CN1624628A - 包括器件使用评估和功率状态控制的功率管理方法和系统 - Google Patents

包括器件使用评估和功率状态控制的功率管理方法和系统 Download PDF

Info

Publication number
CN1624628A
CN1624628A CNA2004100953140A CN200410095314A CN1624628A CN 1624628 A CN1624628 A CN 1624628A CN A2004100953140 A CNA2004100953140 A CN A2004100953140A CN 200410095314 A CN200410095314 A CN 200410095314A CN 1624628 A CN1624628 A CN 1624628A
Authority
CN
China
Prior art keywords
device controller
power management
evaluator
couple
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100953140A
Other languages
English (en)
Other versions
CN1321362C (zh
Inventor
黄海
小托马斯·W·凯勒
埃里克·范亨斯伯根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1624628A publication Critical patent/CN1624628A/zh
Application granted granted Critical
Publication of CN1321362C publication Critical patent/CN1321362C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

包括基于器件控制器的器件使用评估和功率状态控制的功率管理的方法和系统在功率管理的处理系统中提供改善的性能。每个器件使用信息在处理执行期间被测量和评估，并且在关联转换时从器件控制器被检索，以便在重新启动处理时，可以恢复前一个使用评估状态。器件控制器可以提供所附加的器件功率管理状态的每个处理的控制而不用处理器的介入和当处理被关断时不丢失历史评估状态。所述器件控制器可以与使用评估一致地控制所连接的器件的节能状态而不用处理器介入并且不用跨越多个处理执行片。本地门限提供用于每个受控器件的决定作出机制。所述门限一般被操作系统初始地设置，并且可以由存储器控制器来更新。

Description

包括器件使用评估和功率状态控制的功率管理方法和系统
技术领域
本发明一般地涉及一种在处理系统中的功率管理，具体涉及包括智能器件控制器的功率管理方案，所述智能器件控制器用于提供器件功率管理状态的本地控制。
背景技术
当前的计算系统由于多种原因而包括复杂的功率管理方案。对于诸如“笔记本”、“膝上型电脑”和包括个人数字助理(PDA)的其它便携单元之类的便携计算机，主要的电源是电池电源。智能功率管理延长了电池寿命，因此延长了在不连接到辅助电源的情况下用户可以操作系统的时间量。同时，基于“绿色系统”考虑已经实现了功率管理，因此由于能源节约和发热降低的原因而降低了在建筑物内消耗的能量。
近来，功率管理已经变为在线路功率连接系统中、尤其是在高处理功率核心和系统中的一个要求，因为部件和/或系统现在被设计为具有超过独立的集成电路或机柜的功率消耗限制的总可能功耗水平，或者总的可用功率不被设计为足够同时用于所有单元的操作。例如，处理器可以被设计为具有多个执行单元，它们由于下述原因而不能全部同时工作：由于或者过量的功率消耗水平或者在没有过量的电压降的情况下在整个处理器中分布必要的电流电平(current level)时的问题。或者，一个存储器系统可以允许安装比系统功率预算/消耗预算所允许的更多的存储量，以便容纳大盘/服务器高速缓冲存储器和科学数据阵列等而不必包括可以支持在全功率下工作的最大可安装存储器的功率分布，因为全部存储器一般不总是激活，并且存储器阵列的部分可以被置于节能模式中。
但是，存储器或其它系统部件的功率管理引入了等待时间/可用性问题：从节能状态恢复涉及降低处理能力的开销。而且，在操作系统内的传统的存储器分配方案往往通过频繁扩展在可用的存储器中所访问的存储器位置从而加重所述问题。存储器分配和处理器管理的功率管理技术已经被提出和实现，这在一定程度上缓解了所述问题，但导致不是理想的情况的原因是信息的缺少或信息的等待时间，其中所述信息是关于实际的存储器使用，否则它可以提供对于被分配到运行处理的不常使用的存储器更有效的功率管理。上述的功率管理方案一般激活在节能状态下的存储器——如果所述存储器由在关联转换激活的处理使用。因此，仍然被分配到激活的处理的、不常访问的存储器模块(或库)将在关联转换下从节能模式恢复，即使将该存储器模块保持在节能模式中将由于不常的访问而仅仅引入轻微的性能影响。
因此，期望提供一种方法和系统，用于在处理系统内、尤其是在可以通过下列方式降低功耗的存储器子系统内提供功率管理：将不常使用的资源置于节能状态中，并且同时通过保持经常使用的资源的低资源等待时间来提供高处理能力。
发明内容
在一种方法和系统中以及一种存储器控制器中实现了通过下列方式来降低功耗的目的：将不常使用的资源置于节能状态中，并且同时保持经常使用的资源的低等待时间，所述存储器控制器提供了用于在一个存储器子系统内实现所述方法和系统的机制。
所述方法和系统在诸如存储器控制器的器件控制器内提供了每个器件的功率管理控制寄存器和每个器件的使用评估器。所述每个器件的功率管理寄存器在每个关联转换被填充对于由器件控制器控制的每个器件的功率管理设置。所述器件控制器包括用于读取和设置每个器件的评估器的状态的能力，以便当出现关联转换时不丢失评估器信息。在每个关联转换，对于每个器件从器件控制器检索评估器的状态，并且存储所述状态，以便当重新激活所述处理时可以恢复每个评估器的状态。评估器通过确定何时器件使用变得低于门限而在处理的执行期间提供对于每个器件的功率管理状态的本地控制，由此提供每个器件的智能和独立功率管理而不用操作系统和处理器介入。
一种系统处理器也可以使用被存储的评估器状态信息来执行其自身的评估，由此，对于所述受控的器件的新的功率管理设置和/或评估器门限可以被确定和发送到在器件控制器内的每个器件的寄存器。
所述器件控制器可以是存储器控制器，如上所述，并且所述受控的器件可以是耦接到存储器控制器的存储器模块。计数器和/或评估器可以或者位于存储器模块(或一般而言，为受控的器件)内，并且使用数据然后被从器件控制器从所述受控器件读取以提供使用评估。
通过如附图所示的、下面的对本发明的优选实施例的更具体的说明，本发明的上述和其他目的、特点和优点将会清楚。
附图说明
在所附的权利要求中给出了相信具有本发明的特点的新颖特征。但是，通过结合附图阅读对于一个说明性实施例的详细说明，可以最佳地理解本发明本身以及其优选使用模式、其它的目的和优点，其中相同的附图标号表示相同的部件，并且：
图1是按照本发明的一个实施例的计算系统的方框图；
图2是描述按照本发明的一个实施例的存储器控制器的方框图；
图3是描述按照本发明的一个实施例的功率管理单元的方框图；以及
图4是描述按照本发明的一个实施例的方法的流程图。
具体实施方式
本发明涉及在处理系统内的器件控制器级对于功率管理设置的本地控制和评估。旧功率管理方案在或者经由器件控制器命令或者经由受控器件的功率管理状态的直接控制来设置功率管理等级中涉及处理元件和操作系统软件。因此，在旧实现方式中的功率管理器件设置的每个处理的粒度通常限于时间片间隔。而且，由于会引起的操作系统和处理器的开销，所以实际的实现方式通常不在每个时间片的基础上管理功率。现有的机制也通常在关联转换(context switch)时丢失任何器件使用测量(usage measurement)，或者不能按不同的处理对于器件的使用区别。本发明通过提供用于读取和写入每个受控器件的评估器的状态来在每个处理的基础上进行器件使用的测量和评估。当停用一个处理时，通过操作系统来读取和存储器件的评估器的状态。当稍后重新启动同一处理时，所存储的状态可以被恢复到评估器，在每个处理的基础上提供在处理执行上的相邻操作和对于附接的器件的功率管理状态的改善的控制。
本发明的实施例也包括在器件控制器内的使用计数器/评估器、或者在由器件控制器读取的受控器件内的计数器/评估器，以便器件控制器可以在每个处理的基础上评估受控器件的使用和改变受控器件的功率管理设置。在包括在受控器件内的计数器的替代的实施例中，根据器件使用计数定期更新评估器状态，但是当一个评估器位于受控器件内时，一般将包括一种机制，用于通过器件控制器来存储和检索评估器状态。然后，所述状态可以从被操作系统控制的器件存储和检索。
在此提供的图解实施例集中在与存储器模块耦接的存储器控制器，但是应当明白，本发明的技术也可以被应用到在处理系统内的其它器件和器件控制器，诸如盘控制器、外围控制器和网络/器件集线器控制器。一般，下述控制器和器件可以通过本发明的技术而提供降低的功率使用：对于所述控制器和器件，存在从节能状态恢复所引起的等待时间惩罚，并且其中，未由于将所述器件置于节能状态中而丢失任何器件响应(例如，在输入时唤醒的集线器或网络控制器)。
现在参见附图，具体是图1，其中描述了包括存储器控制器14的计算机系统的方框图，所述存储器控制器14实现按照本发明的方法和装置。存储器控制器14耦接到动态随机存取存储器(DRAM)阵列15，并且以地址行和命令选通脉冲的形式提供控制信号。存储器控制器14也耦接到处理器核心10和外围器件16，用于存储和载入程序指令和数据。如上所述，外围器件16也可以包括实现了本发明的技术和结构的器件控制器和受控器件，但是为了说明的目的，本发明的技术和结构将被描述为被实现在和被应用到存储器控制器14。存储器控制器14包括新颖的功率管理单元17，它对于由处理器核心10在交错的基础上依序执行的两个或更多的处理，在每个处理的基础上在DRAM阵列15中存储每个存储器模块的功率管理设置。处理器核心10包括耦接到输入/输出单元13的多个处理单元，所述输入/输出单元13提供与外围器件16和诸如存储器控制器14的器件控制器的通信。处理器核心10也包括一个或多个高速缓冲存储器单元12，它们一般提供到存储器控制器14的存储器接口。
在更大的系统中，多个DRAM阵列15可以通过一个或多个同步存储器接口(SMI)18耦接到存储器控制器，所述SMI 18将存储器子系统划分为大的库。如果被并入，则SMI 18也可以包括本发明的一些特征，诸如用于如下所述的存储器节点的使用计数器/评估器和/或每个线程的功率设置。因此，在SMI 18内对于本发明的结构技术的部分的任何包括应当被理解为在本发明的考虑范围内，因为SMI 18是在本发明的上下文内的器件控制器。
DRAM阵列15包括多个双列直插式存储器模块(DIMM)15A-15D，其中每个可以分别进行功率管理。如果库级的功率管理是可能的，则其它功率管理粒度是可能的，诸如在DIMM 15A-15D内的功率下降库。但是，一般，当前的功率管理一般在DIMM级执行。DIMM 15A-15D每个包括存储器件19A和接口电路19B，所述接口电路19B包括锁相环(PLL)，用于将具有DIMM总线接口的存储器件19A与SMI 18或存储器控制器14同步。可用于在DIMM 15A-15D内设置的功率管理状态基于设计而不同，但是一般可以获得低功率待机状态、掉电模式和自刷新状态。在自刷新状态中，可以禁止在接口电路19B内的外部PLL。所述PLL消耗了由DIMM 15A-15D消耗的总功率中的大部分，因此自刷新状态是非常期望的功率管理状态，但是自刷新状态的恢复时间很高，因为PLL必须被重新启动和重新将存储器件19A与外部总线同步。
为了有效地使用每个处理的选择性DIMM功率管理，使用在操作系统存储器管理器内的公知技术来有效地将所分配的存储器资源编组，以便在最小数量的存储器模块内聚集资源。功率检查虚拟存储器(PAVM)向操作系统提供了哪些存储器模块可以被一个处理访问，并且使用对于页面分配器的改进来在优选的模块或模块集内分配页面，以便不在整个物理存储器内随机地分配页面。随机的分配产生一种状态，其中所有的存储器模块必须保持激活以便避免性能变差。但是，当多个处理交错时，期望对于每个处理具有不同的优选模块，以便当一个处理被断开时，与所述处理相关联的存储器可以被置于节能状态中。但是，对于共享的库和盘页面高速缓冲存储器(它不是处理特定的)，所分配的页面一般在优选的模块上扩展。为了解决这个问题，使用一种被公知为库聚集(Library Aggregation)的技术，它使用在页面分配器中的依序“第一触(first touch)”策略来用于这些非处理特定的分配。页面在存储器空间中被线性地对于共享的库和页面高速缓冲存储器分配，在模块0开始并且仅仅当前一个模块满时向前移动，保证由页面高速缓冲存储器和共享的库使用的页面不在比所需要更多的模块上扩展。
即使具有上述的技术，当系统执行进行时，对于每个处理，页面被散布在优选模块的外部。一些效果通过共享引入，但是一些是通过在页面高速缓冲存储器中的旧共享和旧文件访问引起的。定期被唤醒的一个系统线程查看专用于一个处理的页面是否在优选的模块之外，如果肯定的话，它们被迁移到优选的模块——如果可能的话。同样，在一个处理的优选的模块的外部的共享页面被迁移回存储器——如果可能的话，以便聚集所述共享页面。
使用上述的收集技术，由一个处理和由该处理的核心访问的存储器可以预期地位于用于共享库或由页面高速缓冲存储器的核心使用的最小数量的优选的模块和最小数量的非优选的模块中。上述的技术提高了一个或多个存储器模块可以掉电或当启动给定处理时置于低功率模式中的机会。但是PAVM单独不能对于存储器模块进行细微的电源控制，因为操作系统一般不知道一个处理正在访问哪些模块，仅仅知道对于一个处理分配了哪些模块。第二，处理器和操作系统软件必须更新存储器功率状态信息和在每个关联转换时控制哪个引入了核心开销。
基于功率管理的存储器控制器已经被提出，它提供了对于存储器模块功率的细微的控制，并且可以很有效地监控对于一个模块访问的频率。但是，现有的存储器控制器通常不知道访问的起源，并且没有关于处理的操作系统控制的足够信息来作出关于哪些存储器模块可以被置于节能状态中而不引起大的性能恶化的明智决定。而且，任何访问频率信息的状态通常在每个关联转换时被丢失，或者表示在多个处理上访问频率的扩展。本发明通过在关联转换时保存使用评估状态来跨接这个间隙，由此对于每个处理隔离器件使用的评估，同时提供在多个处理片上评估器件使用的能力。器件控制器经由在存储器控制器内引入的寄存器和门限评估器来提供功率管理控制，其中所述存储器控制器的一部分也可以位于SMI或存储器模块本身内。功率管理的本地控制使得器件控制器可以向受控器件发出功率管理控制命令。当器件的使用低于一个门限——它可以是固定的或自适应的——时，所述器件控制器发出一个命令以降低器件的功率使用状态，而不要求系统处理器介入功率管理决定中。
现在参见图2，其中描述了按照本发明的一个实施例的存储器控制器12的细节。图2也一般用于以替代结构的形式来描述本发明的各种实施例，其中一些内部块将被叙述为选用地位于SMI或存储器模块中，如上所述。
地址和控制信号被从处理器核心10、外围部件16提供到地址解码器/映射器24，或者在刷新或高速缓冲存储器控制实现的情况下可以内部地产生。地址解码器/映射器24向提供命令选通脉冲的行/列访问电路20以及DIMM选择器提供信号，并且经由访问控制/命令逻辑电路21向DIMM 15A-D提供列/行地址信号以执行存储器访问。访问控制/命令逻辑电路也从功率管理单元17向DIMM 15A-D转发命令以设置各个DIMM 15A-D的功率管理状态。在DIMM 15A-D内提供访问计数器的实施例中，也转发命令以检索由功率管理单元17使用的访问计数。存储器控制器14也包括：数据缓冲器22，用于缓存被传送到DIMM 15A-D和从DIMM 15A-D传送来的数据；以及控制输入/输出端口29，用于从处理器核心10接收控制信息以及提供寄存器读取端口，从所述寄存器读取端口，处理器核心10可以检索存储器控制器14的当前状态。另外，控制输入/输出端口29通过处理器核心10访问在功率管理单元内的寄存器，如下详细所述。
功率管理单元17包括在每个器件基础上提供的多个能量管理寄存器26(在上述的实施例中，每个DIMM 15A-D一套(one set))。在能量管理寄存器26中设置的值提供对DIMM 15A-D的功率管理状态的控制，并且可以包括直接状态设置值，而不论功率管理单元17的本地控制以及功率管理单元17如何设置特定DIMM的状态控制。也可以经由能量管理寄存器26来编程门限以及要应用的门限的类型——如果功率管理逻辑支持多个门限类型。一般，门限值可以是单个固定的门限，其中将对于给定处理和模块的存储器访问的当前到达之间时间(或其它存储器使用的重要指示符，诸如访问频率)与由操作系统编程的水平相比较。当所述到达之间时间(inter-arrival time)超过预定门限时，特定的模块被器件控制器经由访问控制和命令逻辑电路21置于较低功率操作模式。或者，可以选择一个自适应门限并且通过功率管理单元17来自适应地调整所述门限，以便根据处理对模块的历史访问来调整门限水平，或者根据对其它模块的访问来调整所述门限水平(对于有限功率分配方案的功率优先化)。
功率管理单元17也包括到达之间时间评估器25A-D，用于统计地测量对于当前运行的处理的、每个DIMM 15A-D的到达之间时间。如上所述，到达之间时间评估器25A-D可以位于DIMM内，或者DIMM可以包括评估器25A-D所使用来更新它们的统计的计数器，如果这样实现的话，则可以进行功率管理单元17经由通过访问控制/命令逻辑21发送的命令来读取。不论通过什么机制在由处理器核心10经由控制输入/输出端口29指示的关联转换时获得到达之间计数和/或统计，所述到达之间统计的状态都可以被读取和向外存储到存储器控制器14，并且被写入到存储器控制器14，以便当换出一个处理时，正在进行的评估的状态可以被保存，并且以后被恢复。存储寄存器和输入/输出接口27提供了所述机制，通过它，操作系统经可以由系统处理器捕获和存储评估器25A-D的状态，并且存储寄存器和输入/输出接口27可以是瞬像寄存器，用于捕获每个器件的评估器的状态并且暂时存储所述状态直到操作系统可以存储它们，或存储寄存器和输入/输出接口27可以使用简单的输出缓冲器以允许直接读取评估器状态。存储寄存器和输入/输出接口27也提供了输入端口，用于写入对应于评估器25A-D的状态的值，以便可以在激活那个处理的下一个关联转换时恢复被关断的处理的保存状态。控制输入/输出端口29提供输入/输出接口到外部总线的连接以用于系统处理器的访问。
现在参见图3，其中描述了功率管理单元17的进一步的细节。用于每个节点的到达之间时间计数器/评估器25确定对于每个节点的不常访问是否证明设置了一个较低的功率管理水平，如果作出了这样的确定，则经由命令单元32向DIMM 15A-15D发送命令。如上所述，在关联转换时，计数器/评估器25的状态经由输入/输出接口27读取，并且与其它每个处理状态信息(诸如寄存器)一起存储在由操作系统核心具有的缓冲器中。先前存储的与下一个处理相关联的状态从存储器检索并且经由输入/输出接口27发送到计数器/评估器25。能量管理寄存器26也用于当前处理的核心编程，并且所述寄存器耦接到命令单元32以应用本地控制的任何替换(override)。能量管理寄存器26也耦接到计数器/评估器25以经由门限寄存器35来应用由操作系统设置的任何门限信息。能量管理寄存器26也可以包括能量管理以选择性地使能评估器25，具体用于当停用本地控制时关断评估器，以便保存由评估器25消耗的功率，但是能量管理寄存器26也用于当系统处于功率保存状态中时定期地使能评估器。
评估器25经由比率累加器36将通过访问控制21对于每个器件执行的多个访问与固定时基34相比较，所述比率累加器36根据访问频率对时基34计数来估计访问的到达之间时间。门限比较器38将比率累加器36的值与一个固定的或自适应地得到的门限35相比较，如果访问到达之间时间上升得高于门限35值，则门限比较器38引导命令单元32降低器件的功率消耗状态，如果在所述器件的相关联的能量管理寄存器26中使能本地控制，则命令单元32引导命令逻辑这样做。
现在参见图4，其中示出了用于描述按照本发明的一个实施例的方法的流程图。首先，存储器控制器14(或并入上述公开的功率管理控制机制的其它单元)接收每个节点的初始功率管理设置(步骤40)，并且设置初始门限(步骤41)和用于每个节点的功率管理状态(步骤42)。在执行当前处理期间对于每个存储器节点测量到达之间的时间(步骤43)。如果满足到达之间时间的一个门限值(确定44)，则存储器模块被存储器控制器直接置于低功率消耗状态(步骤45)而不用处理器的介入。接着，当发生关联转换(确定46)时，对于被关断的处理保存到达之间时间统计(步骤47)，并且恢复用于当前处理的前一个被保存的统计数据(步骤48)。直到方案被停用或系统关闭(确定49)，对于被激活的处理设置新的功率管理状态，即重复新的当前处理(步骤42)和步骤42-49。
虽然已经参照本发明的优选实施例具体示出和说明了本发明，本领域的技术人员会明白，在不脱离本发明的精神和范围的情况下，可以在其中进行形式和细节上的上述和其它改变。

Claims (20)

1.一种器件控制器，用于将一个或多个受控器件耦接到在处理系统中的一个或多个处理器，包括：
命令单元，用于向所述一个或多个器件发送命令；
至少一个使用评估器，具有一个耦接到所述命令单元的输出端的输入端，用于评估相关联的受控器件的使用频率；以及
控制逻辑电路，耦接到所述使用评估器，并且还耦接到所述命令单元的一个输入端，用于响应于所述使用评估器检测到所述相关联的器件的使用水平已经低于门限水平而发送功率管理命令，由此所述器件控制器功率管理所述受控器件而不用所述一个或多个处理器介入。
2.按照权利要求1的器件控制器，还包括：
输出端口，耦接到所述至少一个使用评估器，用于读取所述至少一个使用评估器的状态，由此可以将所述至少一个使用评估器的状态向外存储到所述器件控制器；以及
输入端口，耦接到所述至少一个使用评估器，用于设置所述至少一个使用评估器的状态，由此可以将所述至少一个使用评估器的所述状态从被向外存储到所述器件控制器的信息恢复。
3.按照权利要求1的器件控制器，其中所述器件控制器是存储器控制器，其中所述受控器件是存储器模块。
4.按照权利要求3的器件控制器，其中所述至少一个使用评估器包括一个到达之间时间计数器，用于确定在对于所述相关联的存储器模块的访问之间的间隔。
5.按照权利要求1的器件控制器，还包括一个或多个功率管理控制寄存器，每个与所述一个或多个受控器件中的特定的一个相关联，每个耦接到所述器件控制器的一个输入端口，并且还耦接到所述命令单元，由此用于所述相关联的受控器件的功率管理控制状态可以被所述一个或多个处理器设置，并且被所述器件控制器在所述相关联的受控器件中设置。
6.按照权利要求5的器件控制器，其中所述功率管理控制寄存器还耦接到所述至少一个使用评估器，由此与所述评估结果一致地调整所述功率管理控制寄存器的值。
7.按照权利要求1的器件控制器，其中所述评估器还包括自适应门限电路，用于响应于所述一个或多个受控器件的所述评估的使用频率而调整所述门限。
8.按照权利要求1的器件控制器，其中所述一个或多个受控器件包括一个计数器，用于确定在当前处理期间每个受控器件的使用水平，并且其中所述器件控制器还包括耦接到所述受控器件的每个的一个输入端口，用于读取所述计数器的值，并且其中所述控制逻辑电路与所述计数器的所述值一致地更新所述相关联的评估器。
9.按照权利要求6的器件控制器，其中
所述器件控制器是存储器控制器，其中所述受控器件是并入使用计数器的存储器模块，并且其中所述控制逻辑电路耦接到所述命令逻辑电路，由此所述控制逻辑电路定期地从所述存储器模块读取当前的计数。
10.一种处理系统，包括：
处理器；
存储器，耦接到所述处理器，用于存储程序指令和数据值；
器件控制器，耦接到所述处理器；
一个或多个受控器件，耦接到所述器件控制器，其中所述受控器件具有多个功率管理状态，其中所述器件控制器包括：一个命令单元，用于向所述一个或多个器件发送命令，至少一个使用评估器，具有一个耦接到所述命令单元的一个输出的输入端，用于评估相关联的受控器件的使用频率，和控制逻辑电路，耦接到所述使用评估器并且还耦接到所述命令单元的一个输入端，用于响应于所述使用评估器检测到所述相关联的器件的使用水平变得低于门限水平而发送功率管理命令，由此所述器件控制器功率管理所述受控器件而不用所述处理器的介入。
11.按照权利要求10的处理系统，其中所述器件控制器是存储器控制器，并且其中所述受控器件是存储器模块。
12.按照权利要求10的处理系统，其中所述器件控制器还包括：
输出端口，耦接到所述至少一个使用评估器，用于通过所述处理器读取所述至少一个使用评估器的状态，由此，所述至少一个使用评估器的状态可以被所述处理器存储在所述存储器中；和
输入端口，耦接到所述至少一个使用评估器，用于通过所述处理器来设置所述至少一个使用评估器的状态，由此，可以从所述存储器恢复所述至少一个使用评估器的所述状态。
13.按照权利要求10的处理系统，其中所述至少一个评估器包括一个到达之间时间计数器，用于确定在被发送到所述相关联的受控器件的命令之间的间隔。
14.按照权利要求10的处理系统，其中所述器件控制器还包括一个或多个功率管理控制寄存器，每个与所述一个或多个受控器件的特定一个相关联，每个耦接到所述器件控制器的一个输入端口，并且还耦接到所述命令单元，由此，所述相关联的受控器件的功率管理控制状态可以被所述处理器设置，并且可以通过所述器件控制器在所述相关联的受控器件中被设置。
15.一种管理在处理系统中的功率的方法，包括：
向所述器件控制器发送用于由器件控制器控制的器件的功率管理设置信息；
评估在所述器件控制器内的所述控制器件的每个的使用，以便确定所述使用是否已经变得低于一个门限；并且
与所述确定结果一致地从所述器件控制器向所述受控器件发送功率管理命令，由此，所述器件控制器管理所述受控器件的功率管理状态而不用处理器介入。
16.按照权利要求15的方法，还包括：
接收用于启动第二处理和停止第一处理的关联转换的指示；以及
响应于所述接收而保存所述评估的状态，由此，所述状态可以在随后的关联转换被恢复。
17.按照权利要求16的方法，还包括：
第二接收用于重新启动所述第一处理的第二关联转换的第二指示；以及
响应于所述第二接收，恢复所述评估的所述被保存的状态，由此所述评估从前一个存储的状态开始。
18.按照权利要求15的方法，还包括从所述受控器件检索使用计数，其中与所述检索的使用计数一致地执行所述评估。
19.按照权利要求15的方法，还包括按照所述评估的结果来调整所述门限，由此与所述使用自适应地进行所述评估。
20.按照权利要求15的方法，其中所述器件控制器是存储器控制器，其中所述受控器件是存储器模块，其中所述发送向所述存储器模块发送功率管理设置信息，并且其中所述评估确定对于所述存储器模块的访问频率。
CNB2004100953140A 2003-12-03 2004-11-19 包括器件使用评估和功率状态控制的功率管理方法和系统 Expired - Fee Related CN1321362C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/727,319 2003-12-03
US10/727,319 US7752470B2 (en) 2003-12-03 2003-12-03 Method and system for power management including device controller-based device use evaluation and power-state control

Publications (2)

Publication Number Publication Date
CN1624628A true CN1624628A (zh) 2005-06-08
CN1321362C CN1321362C (zh) 2007-06-13

Family

ID=34633463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100953140A Expired - Fee Related CN1321362C (zh) 2003-12-03 2004-11-19 包括器件使用评估和功率状态控制的功率管理方法和系统

Country Status (2)

Country Link
US (1) US7752470B2 (zh)
CN (1) CN1321362C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681644A (zh) * 2011-03-11 2012-09-19 宏碁股份有限公司 便携式装置的电源管理方法
CN101598969B (zh) * 2008-03-31 2013-12-04 英特尔公司 基于等待时间准则的平台功率管理
CN103455129A (zh) * 2012-05-31 2013-12-18 株式会社东芝 计算机可读介质和计算处理装置
CN101986241B (zh) * 2009-07-28 2016-02-03 安华高科技通用Ip(新加坡)公司 用于存储系统中功率分配的方法和设备
CN112445532A (zh) * 2019-08-28 2021-03-05 美光科技公司 存储器装置从功率降低状态的恢复

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120806B1 (en) 2001-10-31 2006-10-10 Western Digital Technologies, Inc. Method for setting a power operating mode transition interval of a disk drive in a mobile device based on application category
US20050125701A1 (en) * 2003-12-03 2005-06-09 International Business Machines Corporation Method and system for energy management via energy-aware process scheduling
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
US7356665B2 (en) * 2003-12-17 2008-04-08 International Business Machines Corporation Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines
US7197652B2 (en) * 2003-12-22 2007-03-27 International Business Machines Corporation Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring
SE528607C2 (sv) * 2004-04-30 2006-12-27 Kvaser Consultant Ab System och anordning för att tidsmässigt relatera händelser i ett fordon
US7224595B2 (en) * 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US7389375B2 (en) * 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7218566B1 (en) * 2005-04-28 2007-05-15 Network Applicance, Inc. Power management of memory via wake/sleep cycles
US8010764B2 (en) * 2005-07-07 2011-08-30 International Business Machines Corporation Method and system for decreasing power consumption in memory arrays having usage-driven power management
US7650472B2 (en) * 2005-07-12 2010-01-19 Electronics And Telecommunications Research Institute Method for reducing memory power consumption
US7380147B1 (en) 2005-10-24 2008-05-27 Western Digital Technologies, Inc. Computer device employing a sliding window to set an idle mode timeout interval
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
JP4789653B2 (ja) * 2006-02-28 2011-10-12 キヤノン株式会社 情報処理装置およびデバイス管理方法およびプログラム
US7627730B1 (en) * 2006-05-02 2009-12-01 Sun Microsystems, Inc. System and method for optimizing a memory controller
US7707437B2 (en) * 2006-05-03 2010-04-27 Standard Microsystems Corporation Method, system, and apparatus for a plurality of slave devices determining whether to adjust their power state based on broadcasted power state data
US7584336B2 (en) * 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
EP3364298B1 (en) * 2006-07-31 2019-12-11 Google LLC Memory circuit system and method
US7493439B2 (en) * 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) * 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7681054B2 (en) 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7603573B2 (en) * 2006-10-24 2009-10-13 Silicon Graphics, Inc. System and method for optimizing computational density
US8117478B2 (en) * 2006-12-29 2012-02-14 Intel Corporation Optimizing power usage by processor cores based on architectural events
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) * 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7584308B2 (en) * 2007-08-31 2009-09-01 International Business Machines Corporation System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel
US7818497B2 (en) * 2007-08-31 2010-10-19 International Business Machines Corporation Buffered memory module supporting two independent memory channels
US8082482B2 (en) * 2007-08-31 2011-12-20 International Business Machines Corporation System for performing error correction operations in a memory hub device of a memory module
US7865674B2 (en) * 2007-08-31 2011-01-04 International Business Machines Corporation System for enhancing the memory bandwidth available through a memory module
US7899983B2 (en) * 2007-08-31 2011-03-01 International Business Machines Corporation Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module
US7861014B2 (en) * 2007-08-31 2010-12-28 International Business Machines Corporation System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel
US8086936B2 (en) * 2007-08-31 2011-12-27 International Business Machines Corporation Performing error correction at a memory device level that is transparent to a memory channel
US7840748B2 (en) * 2007-08-31 2010-11-23 International Business Machines Corporation Buffered memory module with multiple memory device data interface ports supporting double the memory capacity
US8019919B2 (en) * 2007-09-05 2011-09-13 International Business Machines Corporation Method for enhancing the memory bandwidth available through a memory module
US7558887B2 (en) * 2007-09-05 2009-07-07 International Business Machines Corporation Method for supporting partial cache line read and write operations to a memory module to reduce read and write data traffic on a memory channel
US20090083561A1 (en) * 2007-09-26 2009-03-26 Nikos Kaburlasos Dynamic power management of dimms
US20090119114A1 (en) * 2007-11-02 2009-05-07 David Alaniz Systems and Methods for Enabling Customer Service
US7930469B2 (en) * 2008-01-24 2011-04-19 International Business Machines Corporation System to provide memory system power reduction without reducing overall memory system performance
US8140936B2 (en) * 2008-01-24 2012-03-20 International Business Machines Corporation System for a combined error correction code and cyclic redundancy check code for a memory channel
US7770077B2 (en) * 2008-01-24 2010-08-03 International Business Machines Corporation Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem
US7925826B2 (en) * 2008-01-24 2011-04-12 International Business Machines Corporation System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency
US7925825B2 (en) * 2008-01-24 2011-04-12 International Business Machines Corporation System to support a full asynchronous interface within a memory hub device
US7925824B2 (en) * 2008-01-24 2011-04-12 International Business Machines Corporation System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency
US7930470B2 (en) * 2008-01-24 2011-04-19 International Business Machines Corporation System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller
US7992015B2 (en) * 2008-02-05 2011-08-02 Dell Products L.P. Processor performance state optimization
US8281166B2 (en) * 2008-03-10 2012-10-02 Virdiem Corporation System and method for computer power control
US8732488B1 (en) 2008-04-17 2014-05-20 Marvell International Ltd. Millions of instruction per second (MIPS) based idle profiler in a power management framework
US8281160B1 (en) * 2008-04-17 2012-10-02 Marvell International Ltd. Method and system for selecting an operating frequency for a chip to provide a desired overall power dissipation value for the chip
US7903493B2 (en) * 2008-04-25 2011-03-08 International Business Machines Corporation Design structure for estimating and/or predicting power cycle length, method of estimating and/or predicting power cycle length and circuit thereof
US8539185B2 (en) * 2008-11-13 2013-09-17 International Business Machines Corporation Systolic networks for a spiral cache
US8543768B2 (en) * 2008-11-13 2013-09-24 International Business Machines Corporation Memory system including a spiral cache
US8689027B2 (en) * 2008-11-13 2014-04-01 International Business Machines Corporation Tiled memory power management
US8527726B2 (en) * 2008-11-13 2013-09-03 International Business Machines Corporation Tiled storage array with systolic move-to-front reorganization
US8370579B2 (en) 2009-12-17 2013-02-05 International Business Machines Corporation Global instructions for spiral cache management
US8402232B2 (en) * 2009-12-23 2013-03-19 Oracle America, Inc. Memory utilization tracking
US8898674B2 (en) * 2009-12-23 2014-11-25 International Business Machines Corporation Memory databus utilization management system and computer program product
US8352758B2 (en) * 2010-03-22 2013-01-08 International Business Machines Corporation Power bus current bounding using local current-limiting soft-switches and device requirements information
US8799553B2 (en) * 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
US8412972B2 (en) 2010-06-28 2013-04-02 Intel Corporation Method and apparatus for reducing power consumption for memories
US8738937B2 (en) * 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
US8068373B1 (en) 2010-10-25 2011-11-29 Network Appliance, Inc. Power management of memory via wake/sleep cycles
US9235500B2 (en) 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
JP5668559B2 (ja) * 2011-03-22 2015-02-12 日本電気株式会社 情報処理装置、その制御方法およびプログラム
US10108433B2 (en) * 2011-11-22 2018-10-23 Intel Corporation Collaborative processor and system performance and power management
KR101867960B1 (ko) * 2012-01-05 2018-06-18 삼성전자주식회사 매니 코어 시스템을 위한 운영체제 동적 재구성 장치 및 방법
US9535812B2 (en) * 2013-06-28 2017-01-03 Intel Corporation Apparatus and method to track device usage
KR102480017B1 (ko) 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
KR102589410B1 (ko) * 2017-11-10 2023-10-13 삼성전자주식회사 메모리 장치 및 그의 파워 제어 방법
US11436025B2 (en) * 2020-07-09 2022-09-06 Numem Inc. Smart compute resistive memory
US11443802B2 (en) 2020-07-09 2022-09-13 Numem Inc. Adaptive memory management and control circuitry

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041964A (en) * 1989-06-12 1991-08-20 Grid Systems Corporation Low-power, standby mode computer
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5148546A (en) * 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
JP2858542B2 (ja) * 1994-06-03 1999-02-17 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ用ディスク・ドライブの電力消費を節減する方法及び装置
US5623647A (en) * 1995-03-07 1997-04-22 Intel Corporation Application specific clock throttling
US6128641A (en) * 1997-09-12 2000-10-03 Siemens Aktiengesellschaft Data processing unit with hardware assisted context switching capability
US6367023B2 (en) * 1998-12-23 2002-04-02 Intel Corporation Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system
US6657634B1 (en) * 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
US6330639B1 (en) * 1999-06-29 2001-12-11 Intel Corporation Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
US6732203B2 (en) * 2000-01-31 2004-05-04 Intel Corporation Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus
US6895506B1 (en) * 2000-05-16 2005-05-17 Loay Abu-Husein Secure storage and execution of processor control programs by encryption and a program loader/decryption mechanism
CN1352422A (zh) * 2000-11-15 2002-06-05 熊文 安全自动调速计算机系统及方法
US7000130B2 (en) * 2000-12-26 2006-02-14 Intel Corporation Method and apparatus for thermal throttling of clocks using localized measures of activity
US6704877B2 (en) * 2000-12-29 2004-03-09 Intel Corporation Dynamically changing the performance of devices in a computer platform
US6776787B2 (en) * 2001-10-05 2004-08-17 Trinh D. Phung Surgical punch device
US6834353B2 (en) * 2001-10-22 2004-12-21 International Business Machines Corporation Method and apparatus for reducing power consumption of a processing integrated circuit
US6996441B1 (en) * 2002-03-11 2006-02-07 Advanced Micro Devices, Inc. Forward-looking fan control using system operation information
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US7243243B2 (en) * 2002-08-29 2007-07-10 Intel Corporatio Apparatus and method for measuring and controlling power consumption of a computer system
US7653906B2 (en) * 2002-10-23 2010-01-26 Intel Corporation Apparatus and method for reducing power consumption on simultaneous multi-threading systems
US7428644B2 (en) * 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
US20050125701A1 (en) * 2003-12-03 2005-06-09 International Business Machines Corporation Method and system for energy management via energy-aware process scheduling
US7356665B2 (en) * 2003-12-17 2008-04-08 International Business Machines Corporation Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines
US7197652B2 (en) * 2003-12-22 2007-03-27 International Business Machines Corporation Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101598969B (zh) * 2008-03-31 2013-12-04 英特尔公司 基于等待时间准则的平台功率管理
CN101986241B (zh) * 2009-07-28 2016-02-03 安华高科技通用Ip(新加坡)公司 用于存储系统中功率分配的方法和设备
CN102681644A (zh) * 2011-03-11 2012-09-19 宏碁股份有限公司 便携式装置的电源管理方法
CN103455129A (zh) * 2012-05-31 2013-12-18 株式会社东芝 计算机可读介质和计算处理装置
US9471131B2 (en) 2012-05-31 2016-10-18 Kabushiki Kaisha Toshiba Apparatus and machine for reducing power consumption of memory including a plurality of segment areas, method therefore and non-transitory computer readable medium
CN112445532A (zh) * 2019-08-28 2021-03-05 美光科技公司 存储器装置从功率降低状态的恢复

Also Published As

Publication number Publication date
US7752470B2 (en) 2010-07-06
US20050125702A1 (en) 2005-06-09
CN1321362C (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
CN1321362C (zh) 包括器件使用评估和功率状态控制的功率管理方法和系统
US7197652B2 (en) Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring
US10521006B2 (en) Report updated threshold level based on parameter
US8010764B2 (en) Method and system for decreasing power consumption in memory arrays having usage-driven power management
CN1191512C (zh) 动态改变控制存储器的功耗水平的池的尺寸的方法和设备
US9104409B2 (en) Predict computing platform memory power utilization
US7724602B2 (en) Memory controller with programmable regression model for power control
US7155623B2 (en) Method and system for power management including local bounding of device group power consumption
US8984309B2 (en) Reducing network latency during low power operation
US20090019243A1 (en) DRAM Power Management in a Memory Controller
CN105308571A (zh) 基于活动处理器的动态电压和频率管理
US11320890B2 (en) Power-conserving cache memory usage
WO2005069148A2 (en) Memory management method and related system
US8484418B2 (en) Methods and apparatuses for idle-prioritized memory ranks
US20160154452A1 (en) System and method for controlling the power mode of operation of a memory device
US20220318152A1 (en) System support for persistent cache flushing
CN104460941A (zh) 一种降低主存存储器满负荷运行功耗的方法
US7650472B2 (en) Method for reducing memory power consumption
US7958380B2 (en) Coarsely controlling memory power states
US7944770B2 (en) Static random access memory system and control method for static random access memory system
WO2024001994A1 (zh) 节能管理方法、装置、计算设备及计算机可读存储介质
Khargharia et al. Self-optimization of performance-per-watt for interleaved memory systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070613

Termination date: 20151119

EXPY Termination of patent right or utility model