CN1414642A

CN1414642A - InGaAs/InP PIN光电探测器及其制造工艺

Info

Publication number: CN1414642A
Application number: CN02154606A
Authority: CN
Inventors: 陈朝; 刘宝林
Original assignee: Xiamen University
Current assignee: Xiamen University
Priority date: 2002-11-25
Filing date: 2002-11-25
Publication date: 2003-04-30
Anticipated expiration: 2022-11-25
Also published as: CN1188914C

Abstract

涉及一种半导体器件，尤其是一种将光信号转换为电信号的InGaAs/InP PIN光电探测器及其制造工艺。为i－InP顶层/i－In_0.53Ga_0.47As光敏层/i－InP缓冲层/N⁺－InP衬底四层双异质结材料结构。在顶层中有P⁺锌扩散层，P⁺锌扩散层靠近i－In_0.53Ga_0.47As光敏层，但没有到达光敏层；工艺步骤为：在外延片上生长氧化铝钝化膜，以锌作为扩散源进行开管锌扩散；用直接蒸发的方法在InP材料上淀积高质量的氧化铝薄膜，暗电流降低，信噪比提高，容易制备、成本低廉、结构改进，可在较低温度下连续、简便进行开管锌扩散新工艺，以及此膜可用于InP材料饨化膜和锌扩散的屏蔽掩膜，也可用于InP材料的抗反射膜，提高探测器的性能。

Description

InGaAs/InP PIN光电探测器及其制造工艺

(1)技术领域

本发明涉及一种半导体器件，尤其是一种将光信号转换为电信号的InGaAs/InP PIN光电探测器及其制造工艺。

(2)背景技术：

光电探测器是将光信号转换为电信号的半导体器件，用于光纤通讯、计算机网络、有线电视网络和各种光电控制、光电探测的系统中。光电探测器主要有PIN和APD(雪崩二极管)两种结构。前者只探测不放大，通常在-5V反向偏压下工作；后者探测并同时放大，必须在高向偏压下工作。在1310～1550nm长波长下工作的光电探测器一般采用InGaAs/InP材料。PIN光电探测器在低压下工作，响应度高、信噪比好、使用方便，是国内外光通讯中最常用的光电探测器。

已有的InGaAs/InP PIN光电探测器(参见图1)是在N⁺-InP衬底1上用金属有机化学气相淀积(MOCVD)或液相外延(LPE)方法生长一层非掺杂的InP缓冲层2，再在缓冲层上生长一层与InP晶格相互匹配的非掺杂的i-In_0.53Ga_0.47As光敏层3，然后再生长一层非掺杂的i-InP顶层4，形成i-InP顶层/i-In_0.53Ga_0.47As光敏层/i-InP缓冲层/N⁺-InP衬底四层双异质结材料结构。如果采用平面器件结构，那么通常在清洗好的外延片上用低温化学气相淀积(CVD)或增强型等离子体化学气相淀积(PECVD)方法依次生长一层SiO₂膜和Si₃N₄膜，作为扩散掩膜5。然后，采用光刻技术在SiO₂和Si₃N₄掩膜上选择腐蚀一个窗口6，用闭管锌扩散的方法，将Zn从窗口穿过i-InP顶层扩散到i-In_0.53Ga_0.47As光敏层的前端，构成P⁺Zn扩散区7。从而形成P⁺-InP/P⁺-In_0.53Ga_0.47As/i-In_0.53Ga_0.47As/i-InP/N⁺-InP的PIN结构，再采用真空蒸发或磁控溅射方法在扩散的表面镀上Au-Zn/Au或Ti/Pt/Au P-型欧姆接触电极材料8，采用光刻技术形成光敏面和所需的图形。在光敏面上用真空蒸发或磁控溅射方法形成一定厚度的Si₃N₄作为抗反射膜9。背面减薄致250μm左右，再蒸发上AuGeNi/Au N-型欧姆接触电极材料10。最后将片子放在保护气体中于450℃下加热10分钟形成欧姆接触。这种常规InGaAs/InP PIN光电探测器结构和工艺见文献([1]李保根、徐之韬、赵先明，“具有高量子效率、低按电流、高可靠性的平面InGaAs PIN光电二极管”，《光通信研究》，1994，1～2：124～129。[2]PRODUCT CATALOG(产品目录)，WUHAN TELECOMMUNICATION DEVICES Co.，P.35，P.36，P.40.请见Website： http：//www.wtd.com.cn。[3]张燕斌、李世海、张胜琼等，固体电子学研究与进展，1985，5，(3)：189～198。[4]飞通2001/2002光纤通信用器件产品手册，第四版，深圳飞通光电股份有限公司，第3页。请见Website：http：//www.photontec.com.cn)。

已有的闭管锌扩散的工艺流程为吹制双室单端开口石英管。将扩散源和片子分别放入石英管双室内，并抽真空将管密封，然后进行双温区扩散，扩散后敲破石英管取出片子。

综上所述，已有的InGaAs/InP PIN光电探测器由于在结构和制造工艺上的不足，造成存在暗电流较大、响应度偏低、性能不够稳定和成本较高等问题。

(3)发明内容

本发明的目的是提供一种暗电流明显降低，信噪比明显提高，容易制备、成本低廉、结构改进的InGaAs/InP PIN光电探测器。

本发明的另一目的是提供成本低、材料损耗低，可在较低温度下连续、简便进行的开管锌扩散新工艺，以及用直接蒸发的方法在InP材料上淀积高质量的氧化铝薄膜，此膜可用于InP材料饨化膜和锌扩散的屏蔽掩膜，也可用于InP材料的抗反射膜，提高探测器的性能。

所说的InGaAs/InP PIN光电探测器为i-InP顶层/i-In_0.53Ga_0.47As光敏层/i-InP缓冲层/N⁺-InP衬底四层双异质结材料结构，即设有N⁺-InP衬底，在N⁺-InP衬底上为一层非掺杂的InP缓冲层，在缓冲层上为与InP晶格相互匹配的非掺杂的i-In_0.53Ga_0.47As光敏层，顶层为非掺杂的i-InP层。在顶层中有P⁺锌扩散层，P⁺锌扩散层靠近i-In_0.53Ga_0.47As光敏层，但没有到达光敏层。在顶层表面为钝化膜，所说的钝化膜为顶层表面生长的一层Al₂O₃膜。在扩散区和钝化膜上制备P型欧姆接触层膜。衬底的底层为N型欧姆接触层。

所说的InGaAs/InP PIN光电探测器的制造工艺步骤为：

1、外延片清洗；

2、在外延片上生长氧化铝钝化膜；

3、将氧化铝钝化膜光刻腐蚀形成扩散窗口；

4、以锌作为扩散源进行开管锌扩散；

5、在扩散锌后的流片上生成P⁺-型的欧姆接触；

6、将流片表面的金属光刻一个光敏入射窗口；

7、在流片表面蒸发氧化铝膜；

8、将金属膜上的氧化铝膜光刻腐蚀一个窗口，供焊接P-型电极之用；

9、将流片的背面(衬底)减薄，便于划片；

10、在流片的背面生成N-型的欧姆接触；

11、形成P-型和N-型欧姆接触电极；

12、上下电极合金后对流片进行测试、分类、划片。

与已有的InGaAs/InP PIN光电探测器相比，本发明的结构与制造工艺有其明显的进步。

1)利用双异质结新结构的分离效应，降低暗电流

本设计方案是将锌扩散到I-InP顶层中靠近i-In_0.53Ga_0.47As光敏层处，但是没有到达光敏层。形成P⁺-InP(顶层)/i-InP/i-In_0.53Ga_0.47As(光敏层)/i-InP(光敏层)/N⁺-InP(衬底)的PIN双异质结结构。当对PIN管施加-5V的反向工作偏压时，使P⁺I结的耗尽层厚度增大并到达i-In_0.53Ga_0.47As光敏层内。这样可以利用异质结的分离效应，大大降低器件的暗电流。因为和常规结构一样，入射光仍然可以在i-In_0.53Ga_0.47As光敏层内产生光生载流子，但它的暗电流却大大降低了。

光电探测器的暗电流J_d主要由体内暗电流Jv和表面暗电流J_s两部分组成。对于精心设计和理想清洁工艺制备的探测器说来，可以将表面复合暗电流降低到最小。体内暗电流Jv是由产生—复合电流J_g-r、扩散电流J_dif和隧道电流J_tun等三部分组成的。从半导体器件理论中可以证明：J_g-r、J_dif和J_tun这三部分暗电流都和材料的本征载流子浓度n_i成正比，材料的n_i是由其禁带宽度Eg决定的，有

n_{i} = \sqrt{N_{C} N_{V}} e^{- Eg / 2 KT}

关系。所以，可以说光电探测器的暗电流是和材料的禁带宽度有密切相关的，材料的禁带宽度越大，器件的暗电流越小。计算表明在不考虑表面复合的影响下，禁带宽度较大的InP(室温下，Eg≈1.34ev)所产生的暗电流比禁带宽度较小的In_0.53Ga_0.47As(室温下，Eg≈0.75ev)低约3.85×10⁴倍。所以，在同样的工艺条件下，按本方案设计的暗电流将比按常规结构设计制备的暗电流小得多。对于光敏直径75微米的探测器，暗电流一般都比较容易达到0.1nA以下。

其原理如下：

要提高光电探测器的信噪比就必须尽可能降低器件的暗电流。一般说来，光电探测器的暗电流J_d由体内暗电流Jv和表面暗电流J_s两部分组成。通过精心设计和表面清洁的制备工艺，如平面钝化、保护环、超净工艺等，可以将表面暗电流部分降低到最小。体内暗电流Jv由产生—复合电流J_g-r、扩散电流J_dif和隧道电流J_tun组成。产生—复合电流J_g-r可表达为：

J_g-r＝(qn_iAW/τ_e)[1-exp(-qV/kT)] (1)其中，q为电子电荷，n_i为材料的本征载流子浓度，A为受光面积，W为耗尽层宽度，τ_e为有效载流子寿命，V为偏压，T为绝对温度。扩散电流J_dif可表达为：

J_dif＝J′_dif[1-exp(-qV/KT)] (2)其中，J′_dif为P区或N区内产生的扩散电流，它们分别为：

对于P区有，J′_dif，p＝qn_i ²(D_p/τ_p)^1/2(A_n/N_D) (3)

对于N区有，J′_dif，n＝qn_i ²(D_n/τ_n)^1/2(A_p/N_p) (4)其中，D_p’D_n、τ_p’τ_n、A_p’A_n和N_p’N_n分别为空穴和电子的扩散系数、寿命、受光面积和浓度。

隧道电流J_tun在高电场和重掺杂情况下才显得其重要性，对于PIN光电探测器暗电流的贡献不如APD明显。如上分析可知，PIN光电探测器暗电流中产生—复合电流J_g-r与材料的本征载流子浓度n_i成正比，扩散电流J_dif与材料的本征载流子浓度n_i的平方成正比。材料的本征载流子浓度n_i由材料的禁带宽度E_g和温度决定的：

n_{i = \sqrt{N_{C} N_{V}} e^{- Eg / 2 KT}}

，其中，N_C和N_V分别为材料的导带底和价带顶的等效态密度。在室温下InP的E_g为1.34ev，本征载流子浓度n_i为1.4×10⁷cm^-3；在室温下In_0.53Ga_0.47As的E_g为0.75ev，本征载流子浓度n_i为5.4×10¹¹cm^-3。

显然，对于已有的InGaAs/InP PIN探测器，因为将P⁺区制作在禁带宽度E_g较小的In_0.53Ga_0.47As光敏层材料中，本征载流子浓度n_i较大。而本发明的InGaAs/InP PIN探测器，因为将P⁺区制作在禁带宽度E_g较大的InP顶层材料中，本征载流子浓度n_i较小。在受光面积、各层材料掺杂浓度和厚度、材料温度、工艺条件都相同的情况下，按上述的公式(1)和(2)计算本发明的InGaAs/InP PIN探测器暗电流密度将比已有的InGaAs/InP PIN探测器低得多(约3.85×10⁴倍)。

2)锌扩散工艺：本发明采用开管锌扩散工艺，而常规工艺采用闭管锌扩散工艺。

本发明的开管锌扩散采用高纯锌(Zn，99.999％)作为扩散源，其价格比闭管锌扩散源ZnP₂低得多，也容易买到。开管锌扩散是在单温区的扩散炉上采用半箱法进行的，扩散后的样品表面光亮，可用电化学C-V测试仪，测量得到样品的表面空穴浓度为7.5×10¹⁸cm^-3，结线平整，结深为～0.5μm。如果大批量开管扩散锌，则可将多个外延片竖直地插放在石英舟内。显然开管锌扩散工艺可以在较低温度下连续、简便地进行，大大降低了工艺成本并节省工艺时间。

3)氧化铝钝化膜和抗反射膜：

已有的InGaAs/InP PIN光电探测器工艺是在材料表面生长一层SiO₂薄膜或SiO₂+Si₃N₄薄膜作为钝化膜，一方面对芯片起钝化保护作用，另一方面对P⁺-型杂质锌的选择扩散起阻挡和掩蔽作用。

SiO₂薄膜虽然具有较低的界面态密度和较为理想的电学参数，但是其结构疏松，对杂质Zn扩散的屏蔽作用不很理想，造成暗电流增大、反向击穿电压降低、性能不稳定等问题，这就严重影响了器件的性能；Si₃N₄薄膜的界面态密度较SiO₂薄膜稍高，其绝缘性能和屏蔽作用良好，不过其生产设备的投资较高，生产过程较复杂，不利于生产成本的降低；而在SiO₂薄膜上再生长一层Si₃N₄薄膜，形成SiO₂+Si₃N₄双层薄膜作为钝化膜，其效果比单层的SiO₂薄膜和Si₃N₄薄膜都好，但是SiO₂+Si₃N₄双层薄膜增加了在钝化膜生长和选择腐蚀上的复杂性，生产成本增加。

本发明选择Al₂O₃薄膜作为InP/InGaAs/InP PIN光电探测器的钝化膜。它不但结构致密，对锌选择扩散的阻挡和掩蔽效果良好，绝缘性能和抗潮气能力均好，漏电流小，而且在芯片表面所形成Al₂O₃/InP界面的界面态密度很小(小于5×10¹¹cm^-2)，使表面复合减小，暗电流减小。可以用最简单的设备进行生产制备，即在真空度要求不高的情况下直接热蒸发在基片上，因此能够在很低成本的基础上保证了器件的各种性能。

已有的InGaAs/InP PIN光电探测器，在芯片入射窗口上蒸发生长SiO₂或SiO₂+Si₃N₄薄膜作为抗反射膜，以减少入射光在芯片表面的反射，提高芯片对入射光的吸收。而本发明选择用Al₂O₃薄膜作为芯片的抗反射膜，抗反射的效果比SiO₂薄膜或Si₃N₄薄膜好。这是因为根据单层抗反射膜的原理，为了使反射损失达到最小，即希望r＝0，必须满足，d＝λ/4n_a和

n_{a = \sqrt{n_{o} n_{InP}}}

两个条件，其中，d为反射膜的厚度，λ为入射光波长(即1310nm)，n_a、n₀和n_InP分别是抗反射膜、空气和InP材料的折射率。已知n₀≈1，对于1310-1550nm，n_InP≈3.3。因此，最佳的介质膜的折射率n_a应为1.82。我们所生长的Al₂O₃介质膜的折射率刚好在1.7-1.8之间，符合最佳的抗反射设计要求。而无定型的SiO₂和Si₃N₄的折射率，分别为1.46和2.05，不符合最佳的抗反射设计要求，需要采用多层设计，这显然增加了芯片成本。

通常Al₂O₃薄膜生长的方法有溶胶—凝胶法、MOCVD法、AlCl₃水解法、反应溅射、阳极氧化等，这些方法存在着或设备昂贵或不易掌握的问题。本发明提出采用一般的真空镀膜机将高纯Al₂O₃粉末直接蒸发到样品上的方法。试验表明，本发明的设备简单，Al₂O₃膜的质量良好，符合InGaAs/InP PIN光电探测器的钝化掩膜和抗反射膜的要求。

由于氧化物在蒸发时一般会产生分解或者与加热器具发生化学反应，所以通常很少用直接蒸发的方法制备氧化物薄膜。我们考虑到虽然Al₂O₃需要在2000℃左右高温下蒸发，它在高温下几乎不发生分解(在1781℃时Al₂O₃的分解压仅有1.5×10^-8乇)。但是在2000℃以上Al₂O₃会被常用的钨材料所还原。由于金属钼的熔点为2610℃，在2000℃左右高温下不和Al₂O₃发生化学反应。我们选用钼片制作舟状容器，将高纯Al₂O₃粉末装入钼舟内。当钼舟上通大电流时不会使Al₂O₃粉末受污染。在10^-5乇的真空室中，如果我们在装有采用高纯Al₂O₃粉末的钼舟上通过大电流进行快速加热时，Al₂O₃粉末将被蒸发到真空室上方的基片架上。在真空的环境中，Al₂O₃薄膜的生产过程受外界环境的影响不大，能够得到稳定的生长条件，易于控制，能够大批量、大面积地蒸发而重复性、均匀性均很好。

(4)附图说明

图1为已有的InGaAs/InP PIN光电探测器的结构示意图。

图2为本发明的InGaAs/InP PIN光电探测器的结构示意图。

图3为本发明的开管锌扩散示意图。

图4为本发明的多片开管锌扩散舟示意图。

图5为真空镀膜机蒸发系统示意图。

图6为钼舟结构示意图。

图7为Al₂O₃/InP的介面扫描图。

图8为Al₂O₃薄膜的表面扫描图。

(5)具体实施方式

如图2所示，本发明所采用的InGaAs/InP PIN光电探测器新结构为：

i-InP顶层14/i-In_0.53Ga_0.47As光敏层13/i-InP缓冲层12/N⁺-InP衬底11四层双异质结材料结构。在i-InP顶层14上直接蒸发Al₂O₃钝化膜薄膜19，并光刻一个扩散窗口16，用开管扩散方法向窗口中的i-InP顶层作P⁺锌扩，使扩散区17接近i-In_0.53Ga_0.47As光敏层13，在扩散窗口和Al₂O₃钝化膜上蒸发Au/Zn和Ti/Al并光刻出入射光窗口和P-型欧姆接触电极18。底层为N-型欧姆接触层20，采用AuGeNi合金层。

InP/InGaAs/InP PIN光电探测器的制备工艺流程说明如下。

按设计要求准备好用LP-MOCVD生长的外延片。外延片依次经甲苯→丙酮→乙醇→去离子水擦洗后，用去离子水反复冲洗后，用无水乙醇脱水，氮气吹干备用。(注：如果外延生长的片子，经过密封处理可以不必清洗，直接备用)。

在外延片的光亮的外延面上生长一层厚度为2000左右、显深天蓝色的氧化铝饨化膜。用第一块光刻版和负性胶，用常规的光刻工艺，将氧化铝钝化膜光刻腐蚀一个窗口，供锌扩散之用。氧化铝的腐蚀液，用80％的热磷酸，在80℃水浴下腐蚀30-60s。腐蚀速率约为1500～2000/min。应注意必须将氧化铝钝化掩膜完全腐蚀干净。这可以由窗口的颜色来判断，窗口应显示外延片的深灰色，而不能显示氧化铝薄膜的天蓝色。也可用万用表测量窗口的电阻，如果电阻很大，表明氧化铝膜没有腐蚀干净。

应对扩散后陪片的载流子分布进行测量，检验陪片的空穴浓度和结深是否满足设计的要求。可用美国伯乐公司生产的PN4300型电化学C-V载流子浓度分布仪测量空穴纵向分布。也可用铁氰化钾的氢氧化钾溶液染色，用测量显微镜测量结深。用四探针测量方块电阻。

用真空蒸发镀膜或磁控溅射的方法，在扩散锌后的流片上先后覆盖上Au/Zn合金和Ti/Al双层金属，用于形成P⁺-型的欧姆接触最好采用电子束蒸发，真空度应高于10^-5乇，尽量减少，油的污染，防止金属膜的脱落。用磁控溅射时，可分别采用高低两种频率，使金属和氧化铝膜上的失配应力得以释放。采用第二块光刻版，用负性胶和常规的光刻工艺，将流片表面的金属光刻一个光敏窗口。金属刻蚀，可选择等离子干法或化学湿法。化学腐蚀液，可采用KI的碘溶液，在室温下进行，用显微镜下观测窗口上的金属是否腐蚀干净。

在流片的表面蒸发上英寸氧化铝抗反射膜，可采用直接蒸发方法，用椭圆偏振仪测量氧化铝薄膜的厚度和折射率。

用第三块光刻版和负性胶，将金属膜上的氧化铝抗反射膜光刻腐蚀一个窗口，供焊接P-型电极之用。氧化铝的腐蚀液，用80％的热磷酸，在80℃水浴下腐蚀30-60s。腐蚀速率约为1500～2000/min。应注意必须将氧化铝掩膜完全腐蚀干净。这可以由窗口的颜色来判断，窗口应显外延片的深灰色，而不能显氧化铝薄膜的天蓝色。也可用万用表测量窗口的电阻，如果电阻很大，表明氧化铝膜没有腐蚀干净。将流片的背面(衬底)，用机械研磨以便减少串连电阻，便于划片。研磨后的流片依次经甲苯→丙酮→乙醇→去离子水擦洗后，用去离子水反复冲洗后，用无水乙醇脱水，氮气吹干备用。减薄后的流片背面用真空蒸发或磁控溅射的方法，淀积一层Au-Ge-Ni(或Au-Ge)合金薄膜。其中，Au 83％，Ge 12％，Ni 5％(或Au占88％，Ge占12％)。最好采用电子束蒸发，真空度应高于10^-5乇，尽量减少，油的污染，防止金属膜的脱落。在氮气和氢气的保护气氛中，将流片在400-450℃下，加热约10min，形成P-型和N-型欧姆接触电极。操作时应先通N₂气后通H₂气，合金后应先关H₂后关N₂气。

合金后的流片可以进行测试、分类、划片等工序，完成整个芯片制作过程。

参见图3，开管锌扩散是在单温区的扩散炉21上采用半箱法进行的，晶片22和金属锌23放在含有盖子的石英舟24内，再将石英舟放在两端开口的石英管25内并开启氮气(N₂，露点为-56℃)和氢气(H₂，露点为-60℃)作为保护气氛。扩散的温度为460-480℃，扩散的时间为30分左右，N₂和H₂的流量分别为10-12ml/min和3-5ml/min。扩散时间到达后，将石英舟推到石英管出口处并停留5min再取出。扩散后的样品表面光亮，可用电化学C-V测试仪，测量得到样品的表面空穴浓度为7.5×10¹⁸cm^-3，结线平整，结深为～0.5μm。如果大批量开管扩散锌，则可将多个外延片22竖直地插放在石英舟24内(参见图4)，高纯锌粒23则放在舟中扩散源的槽内，一次可放1克左右。放好外延片和锌粒后，用两个一端密封钼制的套管26将石英舟套好并放入石英管内，通N₂和H₂保护气氛后再加热扩散。显然开管锌扩散工艺可以在较低温度下连续、简便地进行，大大降低了工艺成本并节省了工艺时间。

本发明所采用的直接蒸发法生长Al₂O₃薄膜的装置如图5所示。

真空镀膜机蒸发系统可采用真空镀膜机，其主要部分有：1)带窗口的金属真空罩27；2)蒸发源28为高纯的Al₂O₃(99.99％)粉末，放在钼舟29内，钼舟两端为电极30；3)玻璃或金属基片架31，样品衬底用铟沾在基片架上，蒸发面朝下；4)抽真空系统，由机械泵和扩散泵组成，真空度为10^-5乇。

真空蒸发氧化铝的详细工艺流程：

1)清理设备

在蒸发前需要对等设备进行清理，以减少杂质对镀膜的污染。首先要用粗纱纸磨掉真空罩内的杂质，用细砂纸再细磨一遍；然后利用丙酮和无水乙醇清洗数遍直至真空罩内壁、基片架、电极、挡板等上的杂质均清除干净并烘干。

2)放蒸发源：

所制备的钼舟形状如图6所示。分别用丙酮和无水乙醇清洁处理所需的钼舟29和钼丝32后，把钼舟放置在电极上，放入高纯的氧化铝粉末33后，用钼丝缠绕在钼舟上，钼舟的两极夹在两个电极上。

3)放样品：

样品先后用甲苯→丙酮→无水乙醇→去离子水清洗干净并吹干。加热铟球并使其熔化，在样品的背面用熔化的铟把样品粘在玻璃的样品架上，再将样品架装在钼舟的上方，安置好挡板。

4)蒸发：

放下真空罩，打开机械泵对真空室抽真空，当真空度达到5×10^-2mmHg时，把扩散泵打开。经过30min左右，真空度达到10^-5mmHg时，开始加电流加热，缓慢加大加热电流，防止加热过快、受热不均从而使Al₂O₃粉末喷射出来。当电流加到250A时，Al₂O₃粉末蒸发很明显，这时真空测量仪所测得的真空度明显下降，移开挡板后蒸发持续时间为10min。这时用热电偶测得样品架的背面温度为100℃左右。关断电极加热电流、关断扩散泵和机械泵。样品在真空的环境下自然冷却1s后打开真空罩，取出样品架。用热电风吹加热样品架使样品背面的铟熔化，然后取出样品。

5)测量：

①Al₂O₃薄膜厚度和折射率的测量：

利用椭圆偏振仪对所生长的Al₂O₃薄膜的厚度进行测量，测得的厚度均在1000-2000nm左右，折射率为1.7-1.9的范围。利用分辨率为50的HITACHI S-520扫描电子显微镜测量薄膜的厚度，在15000倍的放大倍率下，所蒸发的Al₂O₃薄膜厚度大约为1500nm，在1000-2500nm的范围内。

②、Al₂O₃薄膜的结构

在15000倍的高倍率扫描电子显微镜下的Al₂O₃薄膜的表面结构图如图7、8所示。可以从照片中观察到，此表面非常的致密，没有其它杂质结构显示。

本发明的器件性能和国内外同类产品的比较见下表。

InGaAs/InP PIN光电探测器(以光敏面直径Φ70微米为例)

任务和厂商	工作波长	响应度S	暗电流Is	电容pf/-5v	响应时间
任务和厂商	工作波长	响应度S	暗电流Is	电容pf/-5v	响应时间	本发明性能	900～1600nm	≥0.85A/W(1310nm)≥0.95A/W(1550nm)	0.1～1.0nA(Vr＝5V)	0.7-1.0pf	t≤100ps(Vr＝5V)
深圳飞通光电子	1100～1600nm	≥0.8A/W(1310nm)	典型：1nA，最大：5nA(Vr＝5V)	0.75pf	t_r，t_f100ps	本发明性能	900～1600nm	≥0.85A/W(1310nm)≥0.95A/W(1550nm)	0.1～1.0nA(Vr＝5V)	0.7-1.0pf	t≤100ps(Vr＝5V)
深圳飞通光电子	1100～1600nm	≥0.8A/W(1310nm)	典型：1nA，最大：5nA(Vr＝5V)	0.75pf	t_r，t_f100ps	武汉电信WTD	1100～1650nm	≥0.8A/W(1310nm)	≤5nA(Vr＝5V)	1.0pf	上升时间tr500ps
信息部13所XO(17)(PD75)	1310nm	0.85-0.95A/W(1310nm)	0.15～1.0nA(Vr＝5V)	0.5-0.7	-	武汉电信WTD	1100～1650nm	≥0.8A/W(1310nm)	≤5nA(Vr＝5V)	1.0pf	上升时间tr500ps
信息部13所XO(17)(PD75)	1310nm	0.85-0.95A/W(1310nm)	0.15～1.0nA(Vr＝5V)	0.5-0.7	-	金科(台)TPD-1c12-001	1310nm	0.9A/W(1310nm)	0.1～1nA(Vr＝5V)	0.7-0.8pf	-
日本京都Kyoto KPDE008C	1310～1550nm	0.8-0.9A/W(1310nm)	0.03～0.3nA(Vr＝5V)	0.6-1.2pf	-	金科(台)TPD-1c12-001	1310nm	0.9A/W(1310nm)	0.1～1nA(Vr＝5V)	0.7-0.8pf	-
日本京都Kyoto KPDE008C	1310～1550nm	0.8-0.9A/W(1310nm)	0.03～0.3nA(Vr＝5V)	0.6-1.2pf	-	美国Microsemi.，MXP4002	1310～1550nm	0.8A/W(1310nm)0.95～1.0A/W(1550nm)	2.0nA(Vr＝5V)	0.5pf	-

Claims

1、nGaAs/InP PIN光电探测器，其特征在于为i-InP顶层/i-In_0.53Ga_0.47As光敏层/i-InP缓冲层/N⁺-InP衬底四层双异质结材料结构，即设有N⁺-InP衬底，在N⁺-InP衬底上为一层非掺杂的InP缓冲层，在缓冲层上为与InP晶格相互匹配的非掺杂的i-In_0.53Ga_0.47As光敏层，顶层为非掺杂的i-InP层；在顶层中有P⁺锌扩散层，P⁺锌扩散层靠近i-In_0.53Ga_0.47As光敏层，但没有到达光敏层；在顶层表面为钝化膜，所说的钝化膜为顶层表面生长的一层Al₂O₃膜；在扩散区和钝化膜上制备P型欧姆接触层膜；衬底的底层为N型欧姆接触层。

2、如权利要求1所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于其步骤为：

1)、外延片清洗；

2)、在外延片上生长氧化铝钝化膜；

3)、将氧化铝钝化膜光刻腐蚀形成扩散窗口；

4)、以锌作为扩散源进行开管锌扩散；

5)、在扩散锌后的流片上生成P⁺-型的欧姆接触；

6)、将流片表面的金属光刻一个光敏入射窗口；

7)、在流片表面蒸发氧化铝膜；

8)、将金属膜上的氧化铝膜光刻腐蚀一个窗口，供焊接P-型电极之用；

9)、将流片的背面(衬底)减薄，便于划片；

10)、在流片的背面生成N-型的欧姆接触；

11)、形成P-型和N-型欧姆接触电极；

12)、上下电极合金后对流片进行测试、分类、划片。

3、如权利要求2所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于锌扩散工艺采用开管锌扩散工艺，采用高纯锌作为扩散源。

4、如权利要求3所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于所说的开管锌扩散是在单温区的扩散炉上采用半箱法进行。

5、如权利要求3所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于所说的开管扩散锌，可将多个外延片竖直地插放在石英舟内。

6、如权利要求3所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于开管锌扩散是在单温区的扩散炉21上采用半箱法进行的，晶片22和金属锌23放在含有盖子的石英舟24内，再将石英舟放在两端开口的石英管25内并开启氮气和氢气作为保护气氛；扩散的温度为460-480℃，N₂和H₂的流量分别为10-12ml/min和3-5ml/min；扩散时间到达后，将石英舟推到石英管出口处并停留5min再取出。

7、如权利要求2所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于选择Al₂O₃薄膜作为InP/InGaAs/InP PIN光电探测器的钝化膜。

8、如权利要求2所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于选用Al₂O₃薄膜作为芯片的抗反射膜。

9、如权利要求2所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于采用真空镀膜机将高纯Al₂O₃粉末直接蒸发到样品上。

10、如权利要求2所述的nGaAs/InP PIN光电探测器的制造工艺，其特征在于选用钼片制作舟状容器，将高纯Al₂O₃粉末装入钼舟内。