CN114203860A - 半导体器件的制造方法和pin光电二极管 - Google Patents
半导体器件的制造方法和pin光电二极管 Download PDFInfo
- Publication number
- CN114203860A CN114203860A CN202210154489.2A CN202210154489A CN114203860A CN 114203860 A CN114203860 A CN 114203860A CN 202210154489 A CN202210154489 A CN 202210154489A CN 114203860 A CN114203860 A CN 114203860A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- metal
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- 238000002161 passivation Methods 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 49
- 238000000137 annealing Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 45
- 235000012239 silicon dioxide Nutrition 0.000 claims description 33
- 239000000377 silicon dioxide Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 238000010521 absorption reaction Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- -1 iron ions Chemical class 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 239000011593 sulfur Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 22
- 239000003989 dielectric material Substances 0.000 abstract description 4
- 239000003344 environmental pollutant Substances 0.000 abstract description 2
- 231100000719 pollutant Toxicity 0.000 abstract description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种半导体器件的制造方法以及利用该制造方法制备而成的PIN光电二极管，应用于半导体领域。具体的，通过将现有技术中价格昂贵的有机钝化膜BCB材料替换成传统且价格便宜的无机介质膜材料，作为形成PIN光电二极管的钝化层，从而在保护器件芯片不会直接与空气或工艺设备中的湿气或其他污染物接触的同时，降低了PIN光电二极管器件的制造成本。并且，还将P型和/或N型扩展焊盘底电极下方的部分无机介质膜去除，不仅降低了成本，而且后面金属生长在无机介质膜上的粘附力优于BCB，同时在后续进行退火工艺的过程中也不会因为介质材料应力太大导致介质膜与芯片的表面分离，提升了器件性能、可靠性和一致性。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件的制造方法以及利用该制造方法制备而成的PIN光电二极管。
背景技术
近年来，为了满足人们对信息传递的要求，光通信网络逐步向高速、全光网方向发展。半导体光电探测器作为光通信网络中重要的接收器件，其性能影响整个光通信网络的运转。其中，光电探测器可以分为光电二极管(PIN)以及雪崩光电二极管（APD），而影响光电探测器性能的主要参数有器件的电阻、结电容、暗电流等。目前，光电探测器主要应用于光通讯系统、激光测距等领域，这些领域对光电探测器的响应速度及响应度要求高，其中结电容的大小直接影响器件的响应速度。
针对高速PIN型光电探测器，其现有的器件制作过程中有一步工艺是器件的钝化工艺，例如10GPIN、25G PIN、36G PIN等现有的制作工艺均是采用有机钝化膜BCB (苯并环丁烯BCB)取代化学气相沉积钝化工艺来减少器件的应力，从而降低结电容，但是由于有机钝化膜BCB的成本很高，并且该材料的主要来源依赖于进口，进而导致光电探测器器件的制造成本高的问题；针对此问题，如果采用成本较低的无机钝化膜(Si3N4和SiO2)进行钝化，虽然可以降低光电探测器器件的制造成本，但是无机钝化膜材料会引入较大的应力，并且在快速退火的过程中容易造成部分介质膜与芯片表面分离，从而导致光电探测器器件的抗湿气能力以及结电容等性能变差，最终影响器件的性能、可靠性以及一致性。
发明内容
本发明的目的在于提供一种半导体器件的制造方法以及利用该制造方法制备而成的PIN光电二极管，以在提升包含PIN光电二极管的光电探测器芯片性能、可靠性以及一致性的同时，降低光电探测器器件的制造成本。
第一方面，为解决上述技术问题，本发明提供一种半导体器件的制造方法，具体的，所述制造方法至少包括如下步骤：
步骤S1，提供一半导体衬底，在所述半导体衬底的表面上且沿远离所述半导体衬底的方向依次形成有外延层、吸收层、电荷层、接触层和第一图形化的光刻胶层。
步骤S2，以所述第一图形化的光刻胶层为掩膜，刻蚀所述接触层、电荷层以及吸收层至所述外延层，以形成由刻蚀后的所述接触层、电荷层、吸收层和未刻蚀的所述外延层以及半导体衬底共同构成的台阶结构。
步骤S3，依次形成钝化层和第二图形化的光刻胶层，所述钝化层覆盖在所述台阶结构中暴露出的接触层、吸收层的顶面和侧壁上以及电荷层的侧壁上，并延伸覆盖在所述台阶结构中暴露出的外延层的顶面上，所述第二图形化的光刻胶层覆盖在所述钝化层的表面上。
步骤S4，以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层，以形成PIN光电二极管的P型和/或N型扩展电极沟槽。
进一步的，在步骤S1中所述半导体衬底的材质可以包括InP，且所述半导体衬底可以为掺杂后的绝缘衬底，或者为掺杂后的导电衬底。
进一步的，当所述半导体衬底为绝缘衬底时，其掺杂的离子可以包括铁离子；而当所述半导体衬底为导电衬底时，其掺杂的离子可以包括硫离子。
进一步的，在步骤S3中所述钝化层可以为双层膜结构，而所述双层膜结构可以包括沿远离所述半导体衬底的方向上依次堆叠的二氧化硅层和氮化硅层。
进一步的，所述二氧化硅层的厚度可以为0.5μm~3μm，所述氮化硅层的厚度可以为500Å~2500Å。
进一步的，所述步骤S1中在形成所述第一图形化的光刻胶层之前，本发明提供的制造方法还可以包括：对所述接触层进行P型离子注入，以形成P型接触层，并在形成P型接触层之后，在所述P型接触层的至少部分表面上沉积构成所述PIN光电二极管的P型电极的第一金属层。
进一步的，在步骤S2形成所述台阶结构之后，本发明提供的所述制造方法还可以包括：在所述台阶结构中暴露出的所述外延层的表面上沉淀构成所述PIN光电二极管的N型电极的第二金属层。
进一步的，在步骤S3中形成所述钝化层的步骤，具体可以包括：形成二氧化硅层，所述二氧化硅层覆盖在所述台阶结构中暴露出的第一金属层、吸收层的顶面和侧壁上以及电荷层的侧壁上，并延伸覆盖在所述台阶结构中暴露出的第二金属层的顶面上。
选择性去除所述二氧化硅层，以至少暴露出所述第一金属层和/或第二金属层的部分表面。
在剩余的二氧化硅层的表面上形成氮化硅层，以使形成的氮化硅层和剩余的二氧化硅层组合构成所述钝化层。
进一步的，在步骤S4中以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层，以形成PIN光电二极管的P型和/或N型扩展电极沟槽的步骤，可以包括：刻蚀去除形成在所述接触层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第一金属层的P型扩展电极沟槽。
或者，包括：刻蚀去除形成在所述外延层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第二金属层的N型扩展电极沟槽。
再或者，包括：先去除形成在所述接触层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第一金属层的P型扩展电极沟槽，再去除形成在所述外延层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第二金属层的N型扩展电极沟槽。
进一步的，在步骤S4形成所述P型和/或N型扩展电极沟槽之后，本发明提供的制造方法还可以包括：在所述P型扩展电极沟槽和所述N型扩展电极沟槽中分别沉积金属层，并对所述半导体衬底进行退火处理，以形成用于电性连接P型电极的P型扩展焊盘电极以及用于电性连接N型电极的N型扩展焊盘电极。
进一步的，在所述N型扩展电极沟槽中沉积的所述金属层为第二金属层，所述第二金属层的材料包括金属铬、金属金、金属镍或金锗合金中的至少一种，且在所述P型扩展电极沟槽中沉积的所述金属层为第一金属层，所述第一金属层的材料包括金属钛、金属金或金属铂中的至少一种。
进一步的，所述外延层的材质可以包括掺杂有N型离子的InP，所述吸收层的材质可以包括InGaAs，所述电荷层的材质可以包括InP，所述接触层的材质可以包括InGaAs。
第二方面，基于相同的发明构思，本发明还提供了一种PIN光电二极管，可以采用如上所述的半导体器件的制造方法制备而成。
第三方面，基于相同的发明构思，本发明还提供了一种光电探测器，且该光电探测器包括利用本发明提供的所述半导体器件的制备方法制备而成的PIN光电二极管。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
在本发明提供的半导体器件的制造方法中，通过将现有技术中价格昂贵的有机钝化膜BCB (苯并环丁烯BCB）材料替换成传统且价格便宜的无机介质膜材料，作为形成PIN光电二极管的钝化层，从而在保护器件芯片不会直接与空气或工艺设备中的湿气或其他污染物接触（被氧化）的同时，降低了PIN光电二极管器件的制造成本。
并且，由于在本发明提供的制造方法中，在采用廉价的二氧化硅加氮化硅材料（无机介质膜）作为器件表面的钝化层之外，还将PIN光电二极管器件中的P型和/或N型扩展焊盘底电极下方的氮化硅钝化层刻蚀去除，这样不仅降低了成本，而且后面金属生长在无机介质膜上的粘附力也优于BCB，同时在进行后续快速退火工艺的过程中也不会因为介质材料应力太大导致介质膜与芯片的表面分离，进而提升了器件性能、可靠性和一致性。进一步的这样还可以减小由于氮化硅材料的应力过大而引入的P型和/或N型金属焊盘底电极电容。
附图说明
图1是本发明提供的一种半导体器件的制造方法流程图。
图2a~图2d是本发明一实施例中提供的一种半导体器件在制造过程中的结构示意图。
图3为本发明一实施例中提供的P型和N型扩展电极沟槽101均去除了氮化硅层162后的器件结构的俯视图。
其中，附图标记如下：
100-半导体衬底； 110-外延层；
120/120’-吸收层； 130/130’-电荷层；
140/140’-接触层； 150-第一图形化的光刻胶层；
160-钝化层； 161-二氧化硅层；
162-氮化硅层； 1-台面结构；
2-平面结构； 101-P型扩展电极沟槽或N型扩展电极沟槽。
具体实施方式
承如背景技术所述，目前，针对高速PIN型光电探测器，其现有的器件制作过程中有一步工艺是器件的钝化工艺，例如10GPIN、25G PIN、36G PIN等现有的制作工艺均是采用有机钝化膜BCB (苯并环丁烯BCB)取代化学气相沉积钝化工艺来减少器件的应力，从而降低结电容，但是由于有机钝化膜BCB的成本很高，并且该材料的主要来源依赖于进口，进而导致光电探测器器件的制造成本高的问题；针对此问题，如果采用成本较低的无机钝化膜(Si3N4和SiO2)进行钝化，虽然可以降低光电探测器器件的制造成本，但是无机钝化膜材料会引入较大的应力，并且在快速退火的过程中容易造成部分介质膜与芯片表面分离，从而导致光电探测器器件的抗湿气能力以及结电容等性能变差，最终影响器件的性能、可靠性以及一致性。
针对现有技术中存在的所述问题，本发明研究人员提出，可以将现有技术中用于作为钝化层的价格较高且需要进口的有机钝化膜替换为国内容易找到且较为传统使用的无机介质膜（二氧化硅加氮化硅）材料，从而可以实现降低目前制造PIN光电二极管（光电探测器）的制造成本的目的。其中，二氧化硅可以作为缓冲层，而覆盖在二氧化硅表面上的氮化硅可以作为增透层，进而解决低温沉积的二氧化硅的致密性差，导致器件（PIN光电二极管或光电探测器）的抗高温高湿能力的问题。然后，虽然氮化硅可以起到上述作用，但是，由于其自身材料的应力大的问题，在快速退火的过程中其还容易造成部分介质膜与芯片表面分离，从而导致光电探测器器件的抗湿气能力以及结电容等性能变差，影响器件的性能、可靠性以及一致性的问题，因此，本发明发明人在此基础上，进一步提出可以将作为PIN光电二极管钝化层的二氧化硅和氮化硅层中的部分氮化硅层去除，从而实现根据器件的实际需求或设计要求，通过减小PIN光电二极管局部区域结电容，从而实现提升器件性能、可靠性和一致性的目的。
基于此，本发明提供了一种半导体器件的制造方法以及利用该制造方法制备而成的PIN光电二极管，以在提升包含PIN光电二极管的光电探测器芯片性能、可靠性以及一致性的同时，降低光电探测器器件的制造成本。
参考图1，图1为本发明实施例提供的一种半导体器件的制造方法的流程图。具体的，所述半导体器件的制造方法至少包括以下步骤：
步骤S1，提供一半导体衬底，在所述半导体衬底的表面上且沿远离所述半导体衬底的方向依次形成有外延层、吸收层、电荷层、接触层和第一图形化的光刻胶层。
步骤S2，以所述第一图形化的光刻胶层为掩膜，刻蚀所述接触层、电荷层以及吸收层至所述外延层，以形成由刻蚀后的所述接触层、电荷层、吸收层和未刻蚀的所述外延层以及半导体衬底共同构成的台阶结构。
步骤S3，依次形成钝化层和第二图形化的光刻胶层，所述钝化层覆盖在所述台阶结构中暴露出的接触层、吸收层的顶面和侧壁上以及电荷层的侧壁上，并延伸覆盖在所述台阶结构中暴露出的外延层的顶面上，所述第二图形化的光刻胶层覆盖在所述钝化层的表面上。
步骤S4，以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层，以形成PIN光电二极管的P型和/或N型扩展电极沟槽。
即，在本发明提供的半导体器件的制造方法中，通过将现有技术中价格昂贵的有机钝化膜BCB (苯并环丁烯BCB）材料替换成传统且价格便宜的无机介质膜材料，作为形成PIN光电二极管的钝化层，从而在保护器件芯片不会直接与空气或工艺设备中的湿气或其他污染物接触（被氧化）的同时，降低了PIN光电二极管器件的制造成本。并且，由于在本发明提供的制造方法中，在采用廉价的二氧化硅加氮化硅材料（无机介质膜）作为器件表面的钝化层之外，还将PIN光电二极管器件中的P型和/或N型金属焊盘底电极下方的氮化硅钝化层刻蚀去除，这样不仅降低了成本，而且后面金属生长在无机介质膜上的粘附力也优于BCB，同时在后续进行快速退火工艺的过程中也不会因为介质材料应力太大导致介质膜与芯片的表面分离，进而提升了器件性能、可靠性和一致性。进一步的这样还可以减小由于氮化硅材料的应力过大而引入的P型和/或N型金属焊盘底电极电容。
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法以及利用该制造方法制备而成的PIN光电二极管作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面将通过附图2a~图2d具体介绍本发明提供的所述一种半导体器件的制造方法。其中，图2a~图2d为本发明一实施例中的一种半导体器件在制造过程中的结构示意图。
在步骤S1中，具体可以参考图2a，提供一半导体衬底100，在所述半导体衬底100的表面上且沿远离所述半导体衬底100的方向依次形成有外延层110、吸收层120、电荷层130、接触层140和第一图形化的光刻胶层150。其中，所述半导体衬底100的材质可以为InP，且所述半导体衬底100可以为掺杂后的绝缘衬底，或者为掺杂后的导电衬底。具体的，当所述半导体衬底100为绝缘衬底时，其掺杂的离子可以包括铁离子；当所述半导体衬底100为导电衬底时，其掺杂的离子可以包括硫离子。并且，当所述半导体衬底100为绝缘衬底时，其可以为绝缘体上硅衬底SOI，其为具有自下至上依次堆叠的底部半导体层（未图示）、绝缘埋层（未图示）和顶部半导体层（未图示），所述底部半导体层和所述顶部半导体层的材料可以为硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体中的至少一种，所述绝缘埋层的材料可以包括二氧化硅。当所述半导体衬底100为导电衬底时，其可以为硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体中的至少一种。示例性的，在本发明实施例中，所述半导体衬底100为导电的硅衬底。
在本实施例中，可以利用现有的化学气相沉积或物理气相沉积工艺，在所述半导体衬底100的表面上依次沉积所述多层膜层，以用于作为后续步骤形成PIN光电二极管的器件平台。示例性的，所述外延层110的材质可以是掺杂有N型离子的InP，所述吸收层120的材质可以是InGaAs，所述电荷层130的材质可以是InP，所述接触层140的材质可以是InGaAs。
可以理解的是，上述材料仅仅是以示例的方式提供的，本技术领域人员应理解，其他材料也可以用在本发明实施例中的PIN光电二极管的构造中。
需要说明的是，在所述步骤S1中在形成所述第一图形化的光刻胶层150之前，首先可以对如附图2a所述的接触层140进行P型离子注入，以形成P型接触层（未图示），并在形成P型接触层之后，在所述P型接触层的至少部分表面上沉积构成所述PIN光电二极管的两个P型电极的第一金属层（未图示）。其中，所述第一金属层的材料可以包括金属钛、金属金或金属铂中的至少一种。
在步骤S2中，具体可以参考图2b，以所述第一图形化的光刻胶层150为掩膜，刻蚀所述接触层140、所述电荷层130以及所述吸收层120至所述外延层110，以形成由刻蚀后的所述接触层140’、电荷层130’、吸收层120’和未刻蚀的所述外延层110以及所述半导体衬底100共同构成的台阶结构。
在本实施例中，可以通过光刻和/或刻蚀工艺，例如，光罩和湿法刻蚀工艺刻蚀所述接触层140、所述电荷层130以及所述吸收层120，以形成形状为台阶式的台面结构1，然后，在结合未被刻蚀的所述外延层110和所述半导体衬底100构成的平面结构2，共同构成用于形成本发明所需的PIN光电二极管的台阶结构。
可以理解的是，所述步骤S2通过刻蚀，形成所述台阶结构的目的是要暴露出所述附图2b中的所述平面结构2中的外延层110的两端，然后，再在该暴露出的所述平面结构2中的外延层110的两端沉积构成所述PIN光电二极管的N型电极的第二金属层（未图示），之后再执行步骤S3~S4。
在步骤S3中，具体可以参考图2c，依次形成钝化层160和第二图形化的光刻胶层（未图示），所述钝化层160覆盖在所述台阶结构中暴露出的所述接触层140’、所述吸收层130’的顶面和侧壁上以及所述电荷层120’的侧壁上，并延伸覆盖在所述台阶结构中暴露出的所述外延层110的顶面上，所述第二图形化的光刻胶层覆盖在所述钝化层160的表面上。
其中，在本实施例中，所述钝化层160具体为双层膜结构，具体的，所述双层膜结构可以包括沿远离所述半导体衬底100的方向上依次堆叠的二氧化硅层161和氮化硅层162。并且，所述二氧化硅层161的厚度可以取为0.5μm~3μm，所述氮化硅层162的厚度可以取为500Å~2500Å。
在本实施例中，可以通过等离子增强化学气相沉积工艺(PECVD)先在所述台阶结构的表面上形成一层厚度介于0.5μm~3μm的二氧化硅层（SiO2）161，然后，通过光刻和/或刻蚀工艺，将形成在所述P型接触层上的用于构成PIN光电二极管的P型电极的第一金属层的至少部分表面上的所述二氧化硅层161去除，以暴露出所述P型电极，从而便于后续步骤形成的P型扩展电极将该P型电极电性引出；同理，还需要通过光刻和/或刻蚀工艺，将形成在所述台阶结构中的所述平面结构2中的外延层110的两端上的用于构成PIN光电二极管的N型电极的第二金属层的至少部分表面上的所述二氧化硅层161去除，以暴露出所述N型电极，从而便于后续步骤形成的N型扩展电极将该N型电极电性引出。
之后，再沉积一层厚度介于500Å~2500Å的SiNx层162，例如，氮化硅层作为增透膜覆盖在所述二氧化硅层SiO2的表面上，然后将堆叠的所述二氧化硅层和所述氮化硅层一起作为本发明器件表面的钝化层160。
在步骤S4中，具体参考图2d所示，以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层160，以形成PIN光电二极管的P型和/或N型扩展电极沟槽101。其中，所述第二图形化的光刻胶层用于定义出用于形成所述PIN光电二极管的N型扩展焊盘电极和P型扩展焊盘电极的沟槽的图形。
在本实施例中，可以利用所述第二图形化的光刻胶层为掩膜，刻蚀掉所述第二图形化的光刻胶层定义出的N型扩展焊盘电极和/或P型扩展焊盘电极下方的氮化硅层162（钝化层的一部分），此时的氮化硅层162一是起到增透的作用，另外还有钝化的作用，以解决低温沉积的二氧化硅的致密性差，导致的器件（PIN光电二极管或光电探测器）的抗高温高湿能力的问题，进而提升器件的可靠性。
需要说明的是，在本发明实施例中，通过所述步骤S4形成PIN光电二极管的P型和/或N型扩展电极沟槽101时，其可以是将P型和N型扩展电极沟槽101中的氮化硅层162均去除，形成GSG电极结构，如图2d和图3所示，并实现最大化降低PIN光电二极管结电容的目的。或者，还可以只去除P型或N型扩展电极沟槽101中的氮化硅层162，以根据实际器件的结电容的需求，调整去除所述氮化硅层162的具体部位。其中，图3为本发明一实施例中提供的P型和N型扩展电极沟槽101均去除了氮化硅层162后的器件结构的俯视图。
具体的，在本发明实施例中提供了一种具体以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层160，以形成PIN光电二极管的P型和/或N型扩展电极沟槽的实现方式，具体如下：
方式一：刻蚀去除形成在所述接触层140’顶面上的部分所述钝化层160中的氮化硅层162，以在钝化层160中形成两个底部暴露出所述第一金属层的P型扩展电极沟槽101。
方式一：刻蚀去除形成在所述外延层110顶面上的部分所述钝化层160中的氮化硅层162，以在钝化层160中形成两个底部暴露出所述第二金属层的N型扩展电极沟槽101。
方式三：先去除形成在所述接触层140’顶面上的部分所述钝化层160中的氮化硅层162，以在钝化层160中形成两个底部暴露出所述第一金属层的P型扩展电极沟槽101，再去除形成在所述外延层110顶面上的部分所述钝化层160中的氮化硅层162，以在钝化层160中形成两个底部暴露出所述第二金属层的N型扩展电极沟槽101。
需要说明的是，在本发明中为了便于描述，将形成的P型扩展电极沟槽和N型扩展电极沟槽均标识为101，其也可以分别采用不同的数字进行标识。
进一步的，在步骤S4形成所述P型和/或N型扩展电极沟槽101之后，本发明提供的制造方法还可以包括：在所述P型扩展电极沟槽101和所述N型扩展电极沟槽101中分别沉积金属层（未图示），并对所述半导体衬底100进行快速退火处理，以形成PIN光电二极管的具有良好欧姆接触的P型和N型扩展焊盘电极。其中，在所述N型扩展电极沟槽101中沉积的所述金属层的材料可以包括金属铬、金属金、金属镍或金锗合金中的至少一种，且在所述P型扩展电极沟槽101中沉积的所述金属层的材料可以包括金属钛、金属金或金属铂中的至少一种。
具体的，在本实施例中，可以在上述步骤形成所述P型扩展电极沟槽101和所述N型扩展电极沟槽101之后，先利用沉积工艺在所述P型金属电极沟槽101中沉积金属钛、金属金或金属铂中的至少一种第一金属层材料，然后，在所述N型金属电极沟槽101中沉积材料为金属铬、金属金、金属镍或金锗合金中的至少一种的第二金属材层料，并在该第二金属层的基础上，再沉积一层材料为金属钛、金属金或金属铂中的至少一种第一金属层，以形成N型扩展焊盘电极。
需要说明的是，在本发明实施例中，并不限制形成所述P型扩展焊盘电极和所述N型扩展焊盘电极的先后顺序，而上述实施例只是示例性的展示。
此外，基于与所述半导体器件的制造方法相同的发明构思，本发明还提供了一种PIN光电二极管，其具体可以采用如上所述的半导体器件的制造方法制备而成。具体制造方法请参考上述描述，再次不做累述。
并且，基于本发明提供的所述PIN光电二极管，本发明还可以提供一种包含所述PIN光电二极管的光电探测器。
综上所述，在本发明提供的半导体器件的制造方法中，通过将现有技术中价格昂贵的有机钝化膜BCB (苯并环丁烯BCB）材料替换成传统且价格便宜的无机介质膜材料，作为形成PIN光电二极管的钝化层，从而在保护器件芯片不会直接与空气或工艺设备中的湿气或其他污染物接触（被氧化）的同时，降低了PIN光电二极管器件的制造成本。
并且，由于在本发明提供的制造方法中，在采用廉价的二氧化硅加氮化硅材料（无机介质膜）作为器件表面的钝化层之外，还将PIN光电二极管器件中的P型和/或N型扩展焊盘电极底电极下方的氮化硅钝化层刻蚀去除，这样不仅降低了成本，而且后面金属生长在无机介质膜上的粘附力也优于BCB，同时在后续工艺进行快速退火的过程中也不会因为介质材料应力太大导致介质膜与芯片的表面分离，进而提升了器件性能、可靠性和一致性。进一步的这样还可以减小由于氮化硅材料的应力过大而引入的P型和/或N型金属焊盘底电极电容。
上述描述仅是对本发明较佳实施例的描述，并非对本发明保护范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明的保护范围。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/ 或部分，但是这些元件、组件、区域、层和/ 或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。
为了便于描述，在这里可以使用空间相对术语，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”、“上层”和“下层”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述符做出相应解释。
这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/ 或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/ 或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/ 或它们的组合。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (13)
1.一种半导体器件的制造方法，其特征在于，至少包括如下步骤：
步骤S1，提供一半导体衬底，在所述半导体衬底的表面上且沿远离所述半导体衬底的方向依次形成有外延层、吸收层、电荷层、接触层和第一图形化的光刻胶层；
步骤S2，以所述第一图形化的光刻胶层为掩膜，刻蚀所述接触层、电荷层以及吸收层至所述外延层，以形成由刻蚀后的所述接触层、电荷层、吸收层和未刻蚀的所述外延层以及半导体衬底共同构成的台阶结构；
步骤S3，依次形成钝化层和第二图形化的光刻胶层，所述钝化层覆盖在所述台阶结构中暴露出的接触层、吸收层的顶面和侧壁上以及电荷层的侧壁上，并延伸覆盖在所述台阶结构中暴露出的外延层的顶面上，所述第二图形化的光刻胶层覆盖在所述钝化层的表面上；
步骤S4，以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层，以形成PIN光电二极管的P型和/或N型扩展电极沟槽。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S1中所述半导体衬底的材质包括InP，且所述半导体衬底可以为掺杂后的绝缘衬底或掺杂后的导电衬底。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，当所述半导体衬底为绝缘衬底时，其掺杂的离子包括铁离子；当所述半导体衬底为导电衬底时，其掺杂的离子包括硫离子。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S3中所述钝化层为双层膜结构，所述双层膜结构包括沿远离所述半导体衬底的方向上依次堆叠的二氧化硅层和氮化硅层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述二氧化硅层的厚度为0.5μm~3μm，所述氮化硅层的厚度为500Å~2500Å。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，所述步骤S1中在形成所述第一图形化的光刻胶层之前，还包括：
对所述接触层进行P型离子注入，以形成P型接触层，并在形成P型接触层之后，在所述P型接触层的至少部分表面上沉积构成所述PIN光电二极管的P型电极的第一金属层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，在步骤S2形成所述台阶结构之后，还包括：
在所述台阶结构中暴露出的所述外延层的表面上沉淀构成所述PIN光电二极管的N型电极的第二金属层。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，在步骤S3中形成所述钝化层的步骤，包括：
形成二氧化硅层，所述二氧化硅层覆盖在所述台阶结构中暴露出的第一金属层、吸收层的顶面和侧壁上以及电荷层的侧壁上，并延伸覆盖在所述台阶结构中暴露出的第二金属层的顶面上；
选择性去除所述二氧化硅层，以至少暴露出所述第一金属层和/或第二金属层的部分表面；
在剩余的二氧化硅层的表面上形成氮化硅层，以使形成的氮化硅层和剩余的二氧化硅层组合构成所述钝化层。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，在步骤S4中以所述第二图形化的光刻胶层为掩膜，选择性去除部分厚度的所述钝化层，以形成PIN光电二极管的P型和/或N型扩展电极沟槽的步骤，包括：
刻蚀去除形成在所述接触层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第一金属层的P型扩展电极沟槽；
或者，包括：刻蚀去除形成在所述外延层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第二金属层的N型扩展电极沟槽；
再或者，包括：先去除形成在所述接触层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第一金属层的P型扩展电极沟槽，再去除形成在所述外延层顶面上的部分所述钝化层中的氮化硅层，以在钝化层中形成两个底部暴露出所述第二金属层的N型扩展电极沟槽。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，在步骤S4形成所述P型和/或N型扩展电极沟槽之后，还包括：在所述P型扩展电极沟槽和所述N型扩展电极沟槽中分别沉积金属层，并对所述半导体衬底进行退火处理，以形成用于电性连接P型电极的P型扩展焊盘电极以及用于电性连接N型电极的N型扩展焊盘电极。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述N型扩展电极沟槽中沉积的所述金属层为第二金属层，所述第二金属层的材料包括金属铬、金属金、金属镍或金锗合金中的至少一种，且在所述P型扩展电极沟槽中沉积的所述金属层为第一金属层，所述第一金属层的材料包括金属钛、金属金或金属铂中的至少一种。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，所述外延层的材质包括掺杂有N型离子的InP，所述吸收层的材质包括InGaAs，所述电荷层的材质包括InP，所述接触层的材质包括InGaAs。
13.一种PIN光电二极管，其特征在于，采用权利要求1至12任一项所述的半导体器件的制造方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210154489.2A CN114203860A (zh) | 2022-02-21 | 2022-02-21 | 半导体器件的制造方法和pin光电二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210154489.2A CN114203860A (zh) | 2022-02-21 | 2022-02-21 | 半导体器件的制造方法和pin光电二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114203860A true CN114203860A (zh) | 2022-03-18 |
Family
ID=80645724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210154489.2A Pending CN114203860A (zh) | 2022-02-21 | 2022-02-21 | 半导体器件的制造方法和pin光电二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114203860A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414642A (zh) * | 2002-11-25 | 2003-04-30 | 厦门大学 | InGaAs/InP PIN光电探测器及其制造工艺 |
| CN101030609A (zh) * | 2007-04-04 | 2007-09-05 | 厦门大学 | 一种δ掺杂4H－SiC雪崩紫外光电探测器及其制备方法 |
| CN104009104A (zh) * | 2014-05-26 | 2014-08-27 | 武汉电信器件有限公司 | 一种台面铟镓砷探测器及其制作方法 |
| CN204130565U (zh) * | 2014-08-12 | 2015-01-28 | 深圳市芯思杰联邦国际科技发展有限公司 | 台面结构的10g pin光电探测器芯片 |
| CN104465676A (zh) * | 2014-12-09 | 2015-03-25 | 厦门大学 | 4H-SiC PIN紫外光电二极管一维阵列芯片及其制备方法 |
| CN205944121U (zh) * | 2016-04-22 | 2017-02-08 | 武汉光安伦光电技术有限公司 | 一种台面型探测器芯片 |
| CN113540263A (zh) * | 2021-09-16 | 2021-10-22 | 福建慧芯激光科技有限公司 | 一种低表面漏电流的探测器及其制作方法 |
-
2022
- 2022-02-21 CN CN202210154489.2A patent/CN114203860A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414642A (zh) * | 2002-11-25 | 2003-04-30 | 厦门大学 | InGaAs/InP PIN光电探测器及其制造工艺 |
| CN101030609A (zh) * | 2007-04-04 | 2007-09-05 | 厦门大学 | 一种δ掺杂4H－SiC雪崩紫外光电探测器及其制备方法 |
| CN104009104A (zh) * | 2014-05-26 | 2014-08-27 | 武汉电信器件有限公司 | 一种台面铟镓砷探测器及其制作方法 |
| CN204130565U (zh) * | 2014-08-12 | 2015-01-28 | 深圳市芯思杰联邦国际科技发展有限公司 | 台面结构的10g pin光电探测器芯片 |
| CN104465676A (zh) * | 2014-12-09 | 2015-03-25 | 厦门大学 | 4H-SiC PIN紫外光电二极管一维阵列芯片及其制备方法 |
| CN205944121U (zh) * | 2016-04-22 | 2017-02-08 | 武汉光安伦光电技术有限公司 | 一种台面型探测器芯片 |
| CN113540263A (zh) * | 2021-09-16 | 2021-10-22 | 福建慧芯激光科技有限公司 | 一种低表面漏电流的探测器及其制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 郭勇;吴郁;金锐;李立;李彭;刘晨静;: "功率半导体器件表面钝化技术综述", 电子科技, no. 12, pages 130 - 135 * |
| 郭勇等: ""功率半导体器件表面钝化技术综述"", 《电子科技》, vol. 30, no. 12, pages 130 - 135 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8290325B2 (en) | Waveguide photodetector device and manufacturing method thereof | |
| US11251326B2 (en) | Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide | |
| US10901150B2 (en) | Metal contact free photodetector with sidewall doping | |
| US9977186B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2580451B2 (ja) | 受信用光電集積素子及びその製造方法 | |
| CN101989630A (zh) | 台面光电二极管及其制造方法 | |
| US20220093674A1 (en) | Optoelectronic device having an array of germanium-based diodes with low dark current | |
| CN112534590A (zh) | 光电探测器及其制造方法 | |
| CN113804291B (zh) | 耦合至一个或多个光电检测器的多个波导 | |
| EP3961727A2 (en) | Diode with light-sensitive intrinsic region | |
| US20240047597A1 (en) | Photodetection device and manufacturing method thereof | |
| CN112285826A (zh) | 一种硅基多模光接收器件及其制备方法 | |
| CN114296190B (zh) | 包括具有多个锥体的耦合区域的光探测器 | |
| CN110854141A (zh) | 一种单片集成型平衡光电探测器芯片及制作方法 | |
| US9583644B2 (en) | Semiconductor optical device | |
| US20190353845A1 (en) | Reducing back reflection in a photodiode | |
| CN109192806A (zh) | 一种光电探测器及其制作方法 | |
| CN110571300B (zh) | 一种外延片、平面型光电二极管及其制备方法 | |
| CN111933753A (zh) | 一种波导型光电探测器及制造方法 | |
| CN114203860A (zh) | 半导体器件的制造方法和pin光电二极管 | |
| CN112652674A (zh) | 一种波导式光电探测器 | |
| CN112186075B (zh) | 一种波导型光电探测器及制造方法 | |
| US11705529B2 (en) | Photodetectors integrated with an inverse taper including a curved tip | |
| JPH0237746A (ja) | 半導体装置 | |
| US11600735B2 (en) | Method for fabricating an avalanche photodiode device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |