CN1404255A - 一种新型数字自动频率控制环路锁定判决的方法 - Google Patents

一种新型数字自动频率控制环路锁定判决的方法 Download PDF

Info

Publication number
CN1404255A
CN1404255A CN 01132755 CN01132755A CN1404255A CN 1404255 A CN1404255 A CN 1404255A CN 01132755 CN01132755 CN 01132755 CN 01132755 A CN01132755 A CN 01132755A CN 1404255 A CN1404255 A CN 1404255A
Authority
CN
China
Prior art keywords
loop
signal
value
peak
peak value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01132755
Other languages
English (en)
Other versions
CN1199386C (zh
Inventor
冯淑兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN 01132755 priority Critical patent/CN1199386C/zh
Publication of CN1404255A publication Critical patent/CN1404255A/zh
Application granted granted Critical
Publication of CN1199386C publication Critical patent/CN1199386C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本发明公开了一种新型数字自动频率控制环路锁定判决的方法，该方法包括步骤：求N个输入信号的均值y(k)；比较输入信号的大小，将保存的峰值作为抖动输入JI，计算当前得到的峰值抖动输入JI与前一次得到的峰值抖动输入PJI的差的绝对值，上述的差的绝对值与峰值门限值相比较等步骤，该方法通过统计环路的闭环响应特性曲线的特性，来判断环路是否锁定。这种锁定判决方法不受输入信号幅度变化的影响，比传统的通过频差信号的余弦分量进行锁定判决的方法更为实时准确。通过比较前后两次峰值的大小，加强了锁定判决约束条件，减小了误判概率。

Description

一种新型数字自动频率控制环路锁定判决的方法
技术领域
本发明涉及通信系统中的同步应用技术领域，更具体地涉及数字自动频率控制环路锁定技术。
技术背景
锁定判决电路是自动频率控制(AFC)环路和锁相环电路中的重要部件。主要应用于载波恢复、频率跟踪等方面，为系统正常运行提供实时、有效的环路状态信息。传统的锁定判决电路采用的判决方法是环路误差信号的余弦的特性，其基本原理是当环路锁定时，误差信号θe很小，cosθe＝1，低通滤波器的输出值较大，当输出值大于某适当门限值时，认为环路锁定。但在移动通信信道中，受瑞利(Kayleigh)衰落的影响，即使是环路已经锁定，但是由于信号幅度较低而辅助鉴相器的输出值小，采用这种方法会误判为环路未锁定，或者环路没有锁定，但是信号幅度较高，辅助鉴相器输出值较大，采用这种方法会误判为环路锁定。即使是加上前端的AGC模块而使输入信号的幅度变化较小，采用这种方法出现误判的概率也较大。这种现有技术在参考资料[1]和[2]《[1].Floyd M.Gardner，锁相技术(第二版)，1979，John Wiley出版；[2].张厥盛，郑继禹，万心平，锁相技术，1994年6月，西安电子科技大学出版社》中详细地公开了。
发明内容
本发明的目的是为了克服上述现有技术中误判的概率较大的缺陷，提供一种不受输入信号幅度衰落特性影响的更为准确实时的一种新型数字自动频率控制环路锁定判决的方法。
本发明的一种新型数字自动频率控制环路锁定判决的方法是通过如下的技术方案实现的，所述的方法包括步骤：
(1)求N个输入信号的均值y(k)；
(2)比较输入信号y(k-2)、y(k-1)和y(k)的大小，即判断[y(k-1)-y(k-2)]*[y(k)-y(k-1)]是否小于或等于零，若满足，保存此时的峰值y(k-1)，若不满足，输出环路状态为捕获状态，之后开始下一轮判断；
(3)将保存的峰值y(k-1)作为抖动输入JI(JitterInput)；
(4)计算当前得到的峰值抖动输入JI(JitterInput)与前一次得到的峰值抖动输入PJI(PrevJitterInput)的差的绝对值；
(5)上述的差的绝对值与峰值门限值相比较，若小于峰值门限值，则峰值计数器加1，并将当前的峰值保留于抖动输入PJI中以供下一次判断，否则，输出环路状态为捕获状态，之后开始下一轮判断；
(6)判断峰值计数器是否大于等于锁定门限值，若大于等于锁定门限值，则输入环路状态为锁定状态，结束判决，否则，输出环路状态为捕获状态，之后开始下一轮判断。
上述的输入信号是指环路的闭环响应信号(对自动频率控制(AFC)环路来说，是指压控振荡器(VCO)输出信号的频率；对锁相环来讲，是指压控振荡器(VCO)输出信号的相位)或与环路闭环响应信号成线性关系的信号，或误差响应信号或与误差响应信号成线性关系的输入信号。
本发明通过统计环路的闭环响应特性曲线的特性，采用峰值计数的方法来判断环路是否稳定，判决方法简单而准确，来判断环路是否锁定，这种锁定判决方法不受输入信号幅度变化的影响，比传统的通过频差信号的余弦分量进行锁定判决的方法更为实时准确；本发明通过比较前后两次峰值的大小，加强了锁定判决约束条件，减小了误判概率。
附图说明
下面结合附图进一步说明本发明的方法。
图1是传统的锁定判决方法使用的锁定判决电路的方框图；
图2是闭环频率响应曲线图；
图3是闭环频率响应在150秒内的积分后的均值曲线图；
图4是本发明方法的锁定判决的流程图；
图5是采用本发明的闭环频率响应曲线图。
具体实施方式
图1是传统的锁定判决方法使用的锁定判决电路的方框图。如图1所示，传统的锁定判决电路采用的判决方法是环路误差信号的余弦的特性，其基本原理是当环路锁定时，误差信号θe很小，cosθe＝1，低通滤波器的输出值较大，当输出值大于某适当门限时，认为环路锁定。但在移动通信信道中，受瑞利(Rayleigh)衰落的影响，即使是环路已经锁定，但是由于信号幅度较低而辅助鉴相器的输出值小，采用这种方法会误判为环路未锁定，或者环路没有锁定，但是信号幅度较高，辅助鉴相器输出值较大，采用这种方法会误判为环路锁定。即使是加上前端的AGC模块而使输入信号的幅度变化较小，采用这种方法出现误判的概率也较大。
图2是闭环频率响应曲线图；本发明利用的是环路的闭环响应特性(误差响应特性)。其基本原理是当环路处于捕获状态时，环路的闭环(误差)响应曲线振荡幅度较大，当环路锁定的时候，环路的闭环(误差)响应曲线的振荡幅度较小。如附图2所示。
图3是闭环频率响应在150秒内的积分后的均值曲线图。如附图3所示，该曲线在一段时间内(例如，在150秒内)的均值也有类似图2所示的闭环频率响应曲线图的特性，因此，如果环路的闭环(误差)响应信号再在一段时间内的均值开始以较小的幅度振荡时，环路锁定。本发明采用峰值计数的方法，判断环路闭环(误差)响应信号在一段时间内的均值是否开始振荡，若是，则环路锁定；若不是，则环路仍处在捕获状态。另外，对于有较长时间衰落的信道来讲，环路的闭环响应或误差响应信号在达到锁定之前，由于噪声和干扰太大，会有一段较短时间的平稳振荡。为了更为准确的判断环路的状态，需加入更强的约束条件，例如判断两个峰值差的大小，如果两次峰值差太大，则将峰值计数器清零重新开始计数，如果两次峰值差小于门限，则认为该峰值为有效峰值，峰值计数器加1。
图4是本发明方法的锁定判决的流程图。下面，参见图4，详细说明本发明的方法的实现过程：在步骤s401为环路的闭环响应信号输入，这里的输入信号是指环路的闭环响应信号(对自动频率控制(AFC)环路来说，是指压控振荡器(VCO)输出信号频率；对锁相环来讲，是指压控振荡器(VCO)输出信号的相位)或与环路闭环响应信号成线性关系的信号，或误差响应信号或与误差响应信号成线性关系的信号，图4中，以环路闭环响应信号输入为例，然后进入到步骤s402，求N个输入信号的均值y(k)，接着进入到步骤s403，比较y(k-2)、y(k-1)和y(k)的大小，即判断[y(k-1)-y(k-2)]*[y(k)-y(k-1)]是否小于或等于零，若不满足，则进入到步骤s404，输出环路状态为捕获状态，之后开始下一轮判断，回到步骤s402，若满足，则进入到步骤s405，将保存的峰值y(k-1)作为抖动输入JI(JitterInput)，接着在步骤s406计算当前得到的峰值抖动输入JI(JitterInput)与前一次得到的峰值抖动输入PJI(PrevJitterInput)的差的绝对值，在步骤s407，将上述的差的绝对值与峰值门限值相比较，判断前一步得到的值是否小于或等于峰值门限值，若小于峰值门限值，则进入到步骤s408，峰值计数器加1，并将当前的峰值保留于抖动输入PJI中以供下一次判断，否则，则经过步骤s411，峰值计数器清零，并将当前的峰值保留于PrevJitterInput中以供下一次判断，然后进入到步骤s404，输出环路状态为捕获状态，之后开始下一轮判断，然后在s409判断峰值计数器是否大于等于锁定门限值，若大于或等于锁定门限值，则进入到步骤s410，输入环路状态为锁定状态，然后在步骤s412结束判决，否则，进入到步骤s404，输出环路状态为捕获状态，之后，回到步骤s402，开始下一轮判决，直到环路锁定。
图5是采用本发明的闭环频率响应曲线图。如图5所示，从采用这种方法时的自动频率控制(AFC)环路闭环响应曲线可知，环路启动时，采用大带宽，当环路锁定判决电路输出环路锁定信号时，采用小带宽。由图可见，这种锁定判决方法在各种不同的固有频差下都能够准确及时作出判断。
在WCDMA系统中，应用该发明作为自动频率控制(AFC)环路的锁定判决电路。为了快速锁定且稳态误差小，可以采用变带宽的方法，这时，可以采用本发明进行变带宽判决，当捕获时，采用大带宽；当环路锁定后，采用小带宽。

Claims (5)

1、一种新型数字自动频率控制环路锁定判决的方法，其特征在于：所述的方法包括步骤：
(1)求N个输入信号的均值y(k)；
(2)比较输入信号y(k-2)、y(k-1)和y(k)的大小，即判断[y(k-1)-y(k-2)]*[y(k)-y(k-1)]是否小于或等于零，若满足，保存此时的峰值y(k-1)，若不满足，输出环路状态为捕获状态，之后开始下一轮判断；
(3)将保存的峰值y(k-1)作为抖动输入JI；
(4)计算当前得到的峰值抖动输入JI与前一次得到的峰值抖动输入PJI的差的绝对值；
(5)上述的差的绝对值与峰值门限值相比较，若小于峰值门限值，则峰值计数器加1，并将当前的峰值保留于抖动输入PJI中以供下一次判断，否则，输出环路状态为捕获状态，之后开始下一轮判断；
(6)判断峰值计数器是否大于等于锁定门限值，若大于等于锁定门限值，则输入环路状态为锁定状态，结束判决，否则，输出环路状态为捕获状态，之后开始下一轮判断。
2、根据权利要求1所述的方法，其特征在于：所述的输入信号是指环路的闭环响应信号或与环路的闭环响应信号成线性关系的信号。
3、根据权利要求1所述的方法，其特征在于：所述的输入信号是指误差响应信号或与误差响应信号成线性关系的输入信号。
4、根据权利要求2所述的方法，其特征在于：所述的闭环响应信号对自动频率控制(AFC)环路来说，是指压控振荡器(VCO)输出信号的频率。
5、根据权利要求2所述的方法，其特征在于：所述的闭环响应信号对锁相环来讲，是指压控振荡器(VCO)输出信号的相位。
CN 01132755 2001-09-03 2001-09-03 一种新型数字自动频率控制环路锁定判决的方法 Expired - Fee Related CN1199386C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01132755 CN1199386C (zh) 2001-09-03 2001-09-03 一种新型数字自动频率控制环路锁定判决的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01132755 CN1199386C (zh) 2001-09-03 2001-09-03 一种新型数字自动频率控制环路锁定判决的方法

Publications (2)

Publication Number Publication Date
CN1404255A true CN1404255A (zh) 2003-03-19
CN1199386C CN1199386C (zh) 2005-04-27

Family

ID=4671558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01132755 Expired - Fee Related CN1199386C (zh) 2001-09-03 2001-09-03 一种新型数字自动频率控制环路锁定判决的方法

Country Status (1)

Country Link
CN (1) CN1199386C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931398A (zh) * 2009-06-26 2010-12-29 国际商业机器公司 用于闭环时钟校正的方法及其设备
CN102445698A (zh) * 2011-11-07 2012-05-09 东南大学 一种gps接收机卫星跟踪失锁的判定方法
CN108183708A (zh) * 2018-01-17 2018-06-19 上海艾为电子技术股份有限公司 相位锁定检测方法及其电路、锁相环

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931398A (zh) * 2009-06-26 2010-12-29 国际商业机器公司 用于闭环时钟校正的方法及其设备
CN101931398B (zh) * 2009-06-26 2012-07-18 国际商业机器公司 用于闭环时钟校正的方法及其设备
CN102445698A (zh) * 2011-11-07 2012-05-09 东南大学 一种gps接收机卫星跟踪失锁的判定方法
CN108183708A (zh) * 2018-01-17 2018-06-19 上海艾为电子技术股份有限公司 相位锁定检测方法及其电路、锁相环
CN108183708B (zh) * 2018-01-17 2022-04-15 上海艾为电子技术股份有限公司 相位锁定检测方法及其电路、锁相环

Also Published As

Publication number Publication date
CN1199386C (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
CA2025164C (en) Adaptive phase lock loop system
US7688887B2 (en) Precision adaptive equalizer
Saber et al. A simple design to mitigate problems of conventional digital phase locked loop
CA2045338C (en) Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop
EP1187373A2 (en) Bit rate detection circuit and algorithm for optical networks
CN104320201B (zh) 一种空间相干光通信高动态载波捕获跟踪环路
CN106253945B (zh) 一种超大动态环境的扩频信号广义载波同步系统及方法
CN100342653C (zh) 用于定时恢复系统的定时抖动频率检测器及其操作方法
CN102710257B (zh) 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
CN1199386C (zh) 一种新型数字自动频率控制环路锁定判决的方法
US20020110215A1 (en) RZ recovery
FI107093B (fi) Integroidun oskillaattorin automaattinen virittäminen
CN105959001B (zh) 变频域全数字锁相环及锁相控制方法
CN108462666A (zh) 高动态突发信号载波快速同步器
Ramezani et al. Analysis of a half-rate bang-bang phase-locked-loop
D'Andrea et al. A binary quantized digital phase locked loop: a graphical analysis
CN1276633C (zh) 大动态信号大频偏条件下载波捕获装置及捕获方法
CN107342767B (zh) 判断锁相环锁定状态的方法和装置
CN1172445C (zh) 一种能抑制时钟低频漂移的数字锁相环的实现方法
CN1286530A (zh) 一种时钟同步系统数字锁相环实现方法
Ardila et al. A novel loop gain adaptation method for digital CDRs based on the cross-correlation function
US6087902A (en) Phase-locked loop (PLL) circuit containing a biased phase detector for improved frequency acquisition
WO2000014922A1 (en) Slew phase locked loop
Zhao et al. Convergence behavior of iterative phase synchronization and detection
KR100871838B1 (ko) 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
DD01 Delivery of document by public notice

Addressee: Intellectual property division, HUAWEI Technology Co., Ltd.

Document name: Notification to Pay the Fees

DD01 Delivery of document by public notice

Addressee: Huawei Technology Co Ltd

Document name: Notification to Pay the Fees

DD01 Delivery of document by public notice

Addressee: Huawei Technologies Co., Ltd.

Document name: Notification of Termination of Patent Right

DD01 Delivery of document by public notice
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20160903