CN1404068A - 含双晶体存储单元的存储模组 - Google Patents

含双晶体存储单元的存储模组 Download PDF

Info

Publication number
CN1404068A
CN1404068A CN02127451.7A CN02127451A CN1404068A CN 1404068 A CN1404068 A CN 1404068A CN 02127451 A CN02127451 A CN 02127451A CN 1404068 A CN1404068 A CN 1404068A
Authority
CN
China
Prior art keywords
circuit
storage unit
bit
access transistor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02127451.7A
Other languages
English (en)
Inventor
刘志拯
吴德源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1404068A publication Critical patent/CN1404068A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种含双晶体存储单元的存储模组，包括：复数个存储单元，每一存储单元用来储存数字资料的一个位元；以及一供电电路，供应各存储单元的偏压；而存储单元中包含有：一存取晶体管，电连接于一字元线及一位元线，于字元线开启存取晶体管时输入位元线传来的位元；一开关电路，电连接于存取晶体管，依据存取晶体管传来的资料开启及关闭；一电容，电连接于开关电路，于开关电路开启时储存开关电路传来的电荷以及于开关电路关闭时储存供电电路传来的电荷；当存取晶体管关闭时，开关电路或供电电路于电容流失电荷时对电容补充电荷以维持其位准；本发明不须复杂的控制时脉，既构造简单、并增加了集积度，又不必如习知存储模组般进行复杂的资料重整作业，从而降低了设计、生产、制造成本。

Description

含双晶体存储单元的存储模组
技术领域
本发明提供一种储存数字资料的存储模组，尤指一种构造简单、以电容储存资料却不必重整(refresh)资料的含双晶体存储单元的存储模组。
背景技术
随着资讯产业的发达，各种用来处理大量资料的电脑系统，也深入现代社会生活的每一层面；举凡个人使用的数字个人助理(PDA，PersonalDigital Assistant)、笔记型电脑、个人电脑到处理控制多用户资讯交流的中央控制系统与交换机，无不使用了各种电脑系统强大的数字资料处理能力。在电脑系统中，除了用来处理基本资料运算的中央处理器之外，用来协助中央处理器快速运作的挥发性存储模组，也是提升电脑系统工作效率的重要关键。在电脑系统运作期间，存储模组会储存中央处理器要快速存取的数字资料与程序码，让中央处理器能够快速正确地运作，提升电脑系统整体的效率。
请参考图1。图1为一习知存储模组10的示意图。存储模组10是一动态随机存取存储体(DRAM，Dynamic Random Access Memory)，设有复数个存储单元(图1中绘出六个存储单元A1、A2...至A6做为代表)；配合这些排列为阵列形状的存储单元，在图1中由上而下设有字元线(wordline)PWL1与PWL2，分别电连至形成一横行的存储单元A1、A3、A5，与形成一横行的存储单元A2、A4、A6。在图1中由左而右也设有位元线(bitline)PBL1、PBL2以及PBL3；位元线PBL1电连于形成纵列的存储单元A1、A2，位元线PBL2电连于形成纵列的存储单元A3、A4；位元线PBL3则电连于形成纵列的存储单元A5、A6。各字元线由地址电路12控制，各位元线则由位元存取电路14控制。读出电路16则用来读取各存储单元中的资料。
存储模组10中的每个存储单元的构造相同，都是用来储存数字资料中的一个位元；以存储单元A1为例，此习知技术的存储单元A1中有一存取晶体管Q1与一用来储存电荷达到存储功能的电容C0。存取晶体管Q1为一金属氧化物半导体晶体管(MOS，Metal-Oxide-Semiconductor)，其栅极于节点PN1电连于字元线，存取晶体管Q1的漏极(drain)与源极(source)则电连于位元线与电容C0之间。存储模组10的工作情形与原理可描述如下。举一实例来说，当存储模组10要将一位元的资料存入存储单元A1中时，地址电路12会将电连至该存储单元的字元线(也就是字元线PWL1)的电压升高，使存储单元A1中的存取晶体管导通；在此同时，地址电路12的其他字元线的电压则维持于低位准。如此一来，只有与存储单元A1电连于同一字元线PWL1的存储单元A3、A5的存取晶体管才会导通；而位元存取电路14则会由位元线PBL1将电荷存入存储单元A1的电容C0中。电容C0中电荷的大小，即代表该存储单元中储存的位元的值；譬如说，要在存储单元中存入位元「1」时，位元存取电路14会升高对应位元线的电压，使位元线通过导通的存取晶体管对该存储单元的电容充入对应高位准电压的电荷。相反地，若要在存储单元中存入位元「0」时，位元存取电路14会降低对应位元线的电压，使该存储单元的电容通过导通的存取晶体管向位元线放电而减少电荷；而低电荷就对应了位元「0」。另一方面，当存储模组10要读取某一存储单元中的位元时，对应该存储单元的字元线的高电压会使该存储单元中的存取晶体管导通，读出电路16则会通过位元线与导通的存取晶体管感测该存储单元中电容所储存的电荷量，达到读取资料的目的。在存储单元保存资料的期间，存取晶体管则会关闭，以切断电容与位元线的电连，直到下一次存储模组要写入或读出该存储单元的位元资料时，存储单元中的存取晶体管才会再度导通，让存储单元中的电容得以和位元线电连来写入或读取电容中的电荷。
由以上讨论可知，在习知存储模组10中，是以电容中储存的电荷来代表存储单元所储存的位元。以电容来储存资料可简化每一存储单元的电路设计，使得各存储单元在电路布局中的面积可减少，增加存储模组的集积度。然而，习知存储单元中的电容在储存电荷、保存资料的期间(也就是电容与位元线不再电连的期间)，不可避免地会发生电荷因漏电(leakage)而随时间流失的情形，使电容中的电荷量发生变化，导致存储单元无法正确地储存资料。虽然习知技术中会采用资料重整(refresh)的方式，每隔一定的重整周期就会重新导通存储单元中的存取晶体管，以读出电路16(或位元存取电路14)通过对应的位元线来补充存储单元中电容的电荷；但这种资料重整的操作会使习知存储模组的控制时脉与相关电路更形复杂，增加习知存储模组设计生产制造的成本与使用上的困难。若重整周期太短，频繁地重整作业将会干扰习知存储模组正常写入读出的功能，高频操作还会引入高频的不理想效应。若重整周期太长，各电容中的电荷就会持续地随时间流失，导致习知的存储模组无法正确的储存资料。
发明内容
因此，本发明的主要目的在于提供一种不须资料重整的电容存储单元，以解决习知技术的缺点。
为达成上述目的，本发明公开了一种含双晶体存储单元的存储模组，其包含有：复数个存储单元，每一存储单元用来储存该数字资料的一个位元；以及一供电电路，供应各存储单元的偏压；而该存储单元包含有：一存取晶体管，电连接于一字元线及一位元线，用来于该字元线开启该存取晶体管时输入该位元线传来的位元；一开关电路，电连接于该存取晶体管，用来依据该存取晶体管传来的资料开启及关闭；以及一电容，电连接于该开关电路，用来于该开关电路开启时储存该开关电路传来的电荷以及于该开关电路关闭时储存该供电电路传来的电荷；其中当该存取晶体管关闭时，该开关电路或该供电电路会于该电容流失电荷时对该电容补充电荷以维持该电容的位准。
上述存储模组中的开关电路为一包含有一栅极、一源极以及一漏极的p型金属氧化物半导体晶体管，该栅极电连于该存取晶体管使该开关电路得以根据该存取晶体管传来的位元开启或关闭。
上述存储模组中的每一存储单元中另包含一电阻，电连于该供电电路与该开关电路之间，用来作为该开关电路的负载。
本发明的含双晶体存储单元的存储模组，其中的主动元件能在存取晶体管不导通的情形下，补偿电容流失的电荷，而不须如习知技术般进行资料重整的作业。这样一来，本发明一方面能保持各存储单元的构造简单，使得本发明存储模组的集积度能增加；另一方面，本发明又不须如习知存储模组般进行复杂的资料重整作业，使本发明存储模组不须复杂的控制时脉，设计、生产、制造的时间成本也都能进一步降低。
附图说明
图1为一习知存储模组的电路示意图；
图2为本发明存储模组的电路示意图。
图式的符号说明：
20本发明的存储模组              22地址电路
24位元存取电路                  26读出电路
U1至U6存储单元                  Vdd电源电路
WL1、WL2字元线                  BL1、BL2、BL3位元线
M1存取晶体管                    M2开关电路
N1、N2节点                      V0基准电压
具体实施方式
请参考图2。图2为本发明存储模组20的电路示意图。存储模组20中设有复数个存储单元，在不妨碍本发明技术揭露的情况下，图2中仅绘出六个存储单元U1至U6，作为示意。当然，本发明存储模组的技术可广泛用于更多存储单元的情况。配合图2中排列为阵列形状的存储单元，存储模组20中也有字元线WL1，与各排列为一行的存储单元U1、U3、U5电连；以此类推，字元线WL2就电连于排列为另一行的存储单元U2、U4、U6。纵向方面，位元线BL1电连于排列为一列的存储单元U1、U2；位元线BL2电连于排列为一列的存储单元U3、U4；以此类推，位元线BL3则电连于排列为另一列的存储单元U5、U6。所有的字元线WL1、WL2由地址电路32分别加以控制，所有的位元线BL1至BL3则由位元存取电路24分别加以控制。另外，存储模组20中的供电电路Vdd用来供应直流偏压，电连于各位元线的读出电路26则用来读取各存储单元中储存的资料。
存储模组20中的每一个存储单元U1至U6的构造皆相同；各存储单元都是用来储存数字资料中的一个位元(bit)。以存储单元U1为例，存储单元U1中有一存取晶体管M1、一电阻R、一用来储存电荷的电容C，以及一用来做为开关电路的晶体管M2。在较佳实施例中，开关电路M2是由一p型金属氧化物半导体晶体管(p-type Metal-Oxide-Semiconductor)实现。存取晶体管M1的栅极于节点N3电连于字元线，其源极、漏极则电连于位元线与开关电路M2之间。开关电路M2的栅极于节点N2电连于存取晶体管M1，开关电路M2源、漏极电流通道则电连于地端(ground)与电阻R之间。电阻R的另一端则电连于供电电路Vdd(为求图2的图示清晰，方便本发明技术的揭露，故电阻R电连至电源电路Vdd的电连途径未明显绘出)。电容C的一端与存取晶体管M1电连于节点N2，另一端则电连于直流的基准电压V0。在较佳实施例中，基准电压为一直流电压Vcc的一半，电阻R则为高电阻值的电阻(可以用多晶硅来形成)。
本发明存储模组20的运作情形可描述如下。当存储模组要将一位元的资料存入一存储单元(譬如说是图2中的存储单元U1)中时，地址电路22会将对应该存储单元的字元线(也就是字元线WL1)的电压升高，让该存储单元中的存取晶体管M1导通，使对应的位元线(也就是位元线BL1)得以通过存取晶体管电连于该存储单元中的开关电路M2。若要存入的位元为高位准的「1」，位元存取电路24会升高对应该存储单元的位元线(也就是位元线BL1)的电压至直流电压Vcc，让节点N2的电压也随之升高，开关电路M2的接地源极与栅极间反向偏压，使得开关电路M2关闭而不导通，而供电电路Vdd会通过存储单元中的电阻R，由节点N1、N2向电容C充电使其增加电荷，直到电容C存入的电荷稳定而节点N1的电压约等于供电电路Vdd的电压。此时电容C中就储存了对应高位准位元资料的较多电荷。较佳实施例中的高电阻值电阻可减少直流电源Vdd需要供应的电流。另一方面，若要存入的位元为低位准的「0」，位元存取电路24会降低对应位元线的电压，连带地使节点N2的电压降低。此时开关电路M2会导通而开启，通过导通的开关电路M2，节点N2的电压会降低至地端的电压，使电容C中的电荷减少，让电容中存入对应于低位准位元资料的较少电荷。根据相似的操作方式，当存储模组20要读出一存储单元中的位元资料时，对应字元线会将存储单元中的存取晶体管导通，使存储单元中的电容电连于对应的位元线；通过对应的位元线，存储模组20中的读出电路26就可感测该电容中的电荷量，进而读出对应该电荷量的位元资料，达到读取资料的目的。
当本发明中的存储单元不写入、读出位元资料而处于保存资料期间时，存储单元中的存取晶体管会关闭而不导通，使节点N2不再与对应的位元线电连。此时该存储单元中的主动部份，包括电源电路Vdd与开关电路M2都会动态地补偿电容因漏电而流失的电荷，维持电容中电荷的稳定，使本发明不再需要如习知技术般进行重整作业。在本发明存储模组20保存资料期间，若一存储单元储存的是高位准的位元「1」，即使存储单元中的电荷会流失，电源电路Vdd也会持续地对电容充电，使其始终保持高位准的电荷。另一方面，若一存储单元(举例来说，存储单元U1)储存的是低位准的位元「0」，导通的开关电路会维持电容中电荷的稳定；若电容因电荷改变而使其节点N2的电压漂移，就会改变做为开关电路M2的金属氧化物半导体的栅极电压，使开关电路M2导通的电流改变，而电流的改变会通过节点N1反馈至节点N2，进而稳定电容C于节点N2的电压。这样一来，本发明存储模组中的每一个存储单元都能在其存取晶体管关闭时(也就是保存资料期间)还能动态地补偿电容流失的电荷，不必如习知技术般要定期地导通存取存储体才能重整资料。
总而言之，在习知存储模组在各存储单元的存取晶体管关闭而保存资料的期间，各存储单元中用来储存资料的电容就会持续地流失电荷，也因此习知存储模组要每隔一定的重整周期就要再度导通存取晶体管，以补偿各电容流失的电荷。相较之下，本发明存储模组中的存储单元也是以构造简单、布局容易的电容作为储存资料的主体，但本发明存储单元中的主动元件却能在存取晶体管不导通的情形下，补偿电容流失的电荷，而不须如习知技术般进行资料重整的作业。这样一来，本发明一方面能保持各存储单元的构造简单，使得本发明存储模组的集积度能增加；另一方面，本发明又不须如习知存储模组般进行复杂的资料重整作业，使本发明存储模组不须复杂的控制时脉，设计、生产、制造的时间成本也都能进一步降低。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (4)

1.一种含双晶体存储单元的存储模组，其特征是：其包含有：
复数个存储单元，每一存储单元用来储存该数字资料的一个位元；以及
一供电电路，供应各存储单元的偏压；
而该存储单元包含有：
    一存取晶体管，电连接于一字元线及一位元线，用来于该字元
线开启该存取晶体管时输入该位元线传来的位元；
    一开关电路，电连接于该存取晶体管，用来依据该存取晶体管
传来的资料开启及关闭；以及
    一电容，电连接于该开关电路，用来于该开关电路开启时储存
该开关电路传来的电荷以及于该开关电路关闭时储存该供电电路
传来的电荷；
    其中当该存取晶体管关闭时，该开关电路或该供电电路会于该
电容流失电荷时对该电容补充电荷以维持该电容的位准。
2.如权利要求1所述的存储模组，其特征是：该开关电路为一包含有一栅极、一源极以及一漏极的p型金属氧化物半导体晶体管，该栅极电连于该存取晶体管使该开关电路得以根据该存取晶体管传来的位元开启或关闭。
3.如权利要求1所述的存储模组，其特征是：每一存储单元中另包含一电阻，电连于该供电电路与该开关电路之间，用来作为该开关电路的负载。
4.如权利要求3所述的存储模组，其特征是：该电阻为一高电阻值的电阻。
CN02127451.7A 2001-08-30 2002-08-01 含双晶体存储单元的存储模组 Pending CN1404068A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/682,399 2001-08-30
US09/682,399 US6466474B1 (en) 2001-08-30 2001-08-30 Memory module having a two-transistor memory cell

Publications (1)

Publication Number Publication Date
CN1404068A true CN1404068A (zh) 2003-03-19

Family

ID=24739527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02127451.7A Pending CN1404068A (zh) 2001-08-30 2002-08-01 含双晶体存储单元的存储模组

Country Status (2)

Country Link
US (1) US6466474B1 (zh)
CN (1) CN1404068A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153669A1 (en) * 2010-06-08 2011-12-15 Sichuan Kiloway Electronics Inc. Low voltage and low power memory cell
CN104008771B (zh) * 2013-02-21 2017-08-08 台湾积体电路制造股份有限公司 具有去耦的读/写路径的存储元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101986335B1 (ko) * 2012-10-08 2019-06-05 삼성전자주식회사 보상 저항성 소자를 포함하는 저항성 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016268A (en) * 1997-02-18 2000-01-18 Richard Mann Three transistor multi-state dynamic memory cell for embedded CMOS logic applications
CA2198839C (en) * 1997-02-28 2004-11-02 Richard C. Foss Enhanced asic process cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153669A1 (en) * 2010-06-08 2011-12-15 Sichuan Kiloway Electronics Inc. Low voltage and low power memory cell
CN104008771B (zh) * 2013-02-21 2017-08-08 台湾积体电路制造股份有限公司 具有去耦的读/写路径的存储元件

Also Published As

Publication number Publication date
US6466474B1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
TW410343B (en) Non-volatile semiconductor storage
CN102543153B (zh) 半导体器件和读出半导体器件的数据的方法
CN101615426B (zh) 可编程导体随机存取存储器以及向其中写入的方法
KR100314491B1 (ko) 반도체 기억 장치
TW281762B (en) Ferroelectric memory using reference charge circuit
CN110301007A (zh) 预写入阵列的存储器单元
CN102473453A (zh) 半导体存储装置
US7996600B2 (en) Memory emulation in an electronic organizer
CN107369464A (zh) 存储模块及包括其的系统
CN101986389A (zh) 闪存单元、闪存装置及其编程方法
Akashe et al. Analysis of power in 3T DRAM and 4T DRAM cell design for different technology
CN110033797B (zh) 存储系统及存储方法
TWI300226B (en) A dram refresh scheme with flexible frequency for active and standby mode
KR970017613A (ko) 강유전성 반도체 메모리 및 그 억세스 방법
CN1404068A (zh) 含双晶体存储单元的存储模组
US7826280B2 (en) Integrated circuit and method for reading the content of a memory cell
EP0944092B1 (en) Non-volatile semiconductor memory device
Yoo et al. Variable V CC Design Techniques for Battery-Operated DRAM's
CN102842340B (zh) 基于pnpn结构的sram电路及其读写方法
EP0741388B1 (en) Ferro-electric memory array architecture and method for forming the same
US7057221B2 (en) Semiconductor memory device
CN104900259B (zh) 用于静态随机存储器的存储单元和静态随机存储器
CN100419907C (zh) 铁电存储装置、电子设备、以及驱动方法
CN109427394A (zh) 数据线控制电路及相关的数据线控制方法
US20040052123A1 (en) Semiconductor memory device comprising memory having active restoration function

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication