CN1393994A - 多级调制装置 - Google Patents
多级调制装置 Download PDFInfo
- Publication number
- CN1393994A CN1393994A CN 01129562 CN01129562A CN1393994A CN 1393994 A CN1393994 A CN 1393994A CN 01129562 CN01129562 CN 01129562 CN 01129562 A CN01129562 A CN 01129562A CN 1393994 A CN1393994 A CN 1393994A
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- those
- buffer
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种多级调制装置。可输出m阶模拟信号的转换装置，用以将n位元PCM数值中的n－m个最大位元数值转换成PWM波形，以输出第一输入信号与第二输入信号。2m1个第一输出缓冲装置用以接收第一输入信号，且各个第一输出缓冲器具有输出电流值。2m2个第二输出缓冲装置用以接收第二输入信号，且各个第二输出缓冲器具有各个输出电流值。控制装置用以控制第一输出缓冲装置与第二输出缓冲装置的开关状态。
Description
本发明是有关于一种多级调制装置，且特别是有关于一种数字到模拟的多级脉冲宽度的调制装置。
脉冲宽度调制(Pulse Width Modulation，PWM)是将数字脉冲编码调制(Pulse Code Modulation，PCM)信号转换成以不同的工作周期(dutycycle)来表示。将PCM转换成PWM之后可直接推动喇叭产生模拟信号输出，成为PWM数字模拟转换器(PWM DAC)。PWM DAC的解析度、取样率与输入时脉频率具有下列的关系：
a.单端PWM DAC：解析度×取样率＝输入时脉频率
b.双端PWM DAC：解析度×取样率＝2×输入时脉频率
由上述可知，当系统的输入时脉频率固定时，解析度与取样率是反比关系。也就是说，若要PWM DAC具有高解析度，则势必要降低取样率。反之，若要提高取样率，则必须要牺牲解析度。
请参照图1，其绘示的是传统一种PWM DAC的方块图，其中PCM转换电路接收到PCM信号之后，随即输出P+12与P-14信号至缓冲器16/18，并经由输出缓冲器16/18输出驱动信号至输出装置20，使输出装置20输出PWM的信号。
请参照图2，其绘示的是传统一种PWM DAC的示意图。
传统PWM DAC主要是由输出缓冲器(output driver)22与输出缓冲器24所组成。输出缓冲器22的输入端接收一输入信号P+，其输出端连接至一个扬声器(speaker)26，的一输入端。而输出缓冲器24的输入端接收一输入信号P-，其输出端连接至扬声器26的另一输入端。扬声器26藉由来自输出缓冲器22与输出缓冲器24的两输入信号，以输出一声音信号至外部。上述输入信号P+与P-是来自用以将n位元PCM数值中的n-m个最大位元数值转换成PWM波形的转换电路，其中，n与m为任意正数，且n＞m。
在图1的输出缓冲器22与输出缓冲器24的PWM输出波形只有0与1两准位的数字波形。由于传统PWM DAC是数字式输出，其最小单位为1，故只能表示X与X+1、X+2等整数值。然而，若要进一步表示X+(1/4)、X+(1/2)甚至X+(7/8)的PCM值，则传统PWMDAC并无法完成。
有鉴于此，本发明提出一种多级调制装置，包括装置有：转换电路、2m个第一输出缓冲装置、2m个第二输出缓冲装置、控制装置、与输出装置。上述的m阶转换电路，用以将n位元PCM数值中的n-m个最大位元数值转换成PWM波形，以输出第一输入信号与第二输入信号。第一输出缓冲器用以接收第一输入信号，且每个第一输出缓冲器具有各输出电流值。第二输出缓冲器用以接收第二输入信号，且每个第二输出缓冲器具有各输出电流值。
以及，控制装置用以控制第一输出缓冲器与第二输出缓冲器的开关状态。其中，控制装置会依据PCM的m个最低位元，于每个取样周期的某一区间内，将数个第一输出缓冲器与数个第二输出缓冲器转变成高输出阻抗状态。此外，第一输出缓冲装置与第二输出缓冲装置的个数可以不同，亦即，可以有2m1个第一输出缓冲装置与2m2个第二输出缓冲装置，其中，m1与m2分别为小于n的正数。本发明提出的多准位脉冲宽度调制数字模拟转换器，不但可以提高解析度，并且也可以维持原来的取样率。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
图式的简单说明：
图1绘示的是传统一种PWM DAC的方块图；
图2绘示的是传统一种PWM DAC的装置的示意图；
图3绘示的是依照本发明的MPWM DAC的方块图；
图4绘示的是依照本发明一较佳实施例的一种双端四阶MPWM DAC的装置的示意图；
图5绘示的是依照本发明一较佳实施例的一种MPWM DAC的控制装置示意图；
图6绘示的是传统PWM DAC的输出波形；以及
图7绘示的是本发明MPWM DAC的输出波形。
如先前所述，传统PWM的输出波形只有0与1两准位的数字波形，然而本发明则是将PWM输出波形变更为模拟式输出，在此称的为多准位脉冲宽度调制(Multi-level PWM，MPWM)。采用本发明提出的MPWMDAC的方法，不但可以提高解析度，并且也可以维持原来的取样率。以下，将以四阶MPWM DAC为范例，来详述本发明的实现方法。
请参照图3，其所绘制的是依照本发明的一较佳实施例的一种MPWMDAC的方块图，其中PCM转换电路28接收到PCM的信号后，各输出一个输入信号MP+30、输入信号MP-32、与启动信号33分别输出至缓冲装置38/40与控制装置34，而在控制装置34接收到启动信号33之时，则输出控制信号36到第一输出缓冲装置38与第二输出缓冲装置40，而第一输出缓冲装置38与第二输出缓冲装置40各接收到输入信号MP+30、输入信号MP-32、与控制信号36，接著各输出驱动信号到输出装置42，用以输出PWM信号。
请参照图4，其绘示的是依照本发明一较佳实施例的一种MPWMDAC的方块图与示意图。
本发明的MPWM DAC是将图2传统PWM DAC的输出缓冲器22与24分别各分成四个小输出缓冲器52a-52d与输出缓冲器54a-54d，使每个输出缓冲器52a-52d或输出缓冲器54a-54d的输出电流的总和各为传统PWM DAC的输出缓冲器12或14的输出电流值。其中，除52a与54a可以是一般输出缓冲器或三态缓冲器(Tri-State Buffer)，而其馀的输出缓冲器52bn-52d与54b-54d是以三态缓冲器来实现的，而以下所述皆以三态缓冲器为例来说明。
每个三态缓冲器52a-52d的输入端都接收一输入信号MP+，且其输出端E、F、G与H都连接至扬声器56的一输入端。每个三态缓冲器53a-52d分别具有一控制端，且这些控制端分别接收控制信号A、B、C与D，用以控制三态缓冲器52a-52d的开关状态，其中控制信号A、B、C与D是由图3的控制装置34所产生。同样地，每个三态缓冲器54a-54d的输入端都接收一输入信号MP.，且其输出端I、J、K与L都连接至扬声器56的另一输入端。每个三态缓冲器54a-54d分别具有一控制端，且这些控制端分别接收上述控制信号A、B、C与D，用以控制三态缓冲器54a-54d的开关状态。上述输入信号MP+与MP-是来自用以将n位元PCM数值中的n-m个最大位元数值转换成PWM波形的m阶PCM转换电路，其中，n与m为任意正数，且n＞m。
虽然MPWM DAC的每个输出缓冲器52a-52d或输出缓冲器54a-54d的最大输出电流的总和才是传统PWM DAC的电流值，但由于四个输出缓冲器52a-52d或输出缓冲器54a-54d的动作完全相同，所以其结果与传统PWM DAC等效。
若要进一步表示X+(Q/P)的PCM值则传统PWM DAC无法完成，其中P表示输出缓冲器52a-52d或输出缓冲器54a-54d的最大输出电流的总和，而Q则表示控制装置所启动的三态缓冲器的各个电流总和值，因为传统PWM DAC是数字式输出，最小单位为1，故只能表示X与X+1、X+2等整数值，而由于本发明的四阶MPWM DAC每个输出缓冲器52a-52d与输出缓冲器54a-54d的均有其最大输出电流，藉由这四个输出缓冲器52a-52d或输出缓冲器54a-54d的巧妙搭配，可以将最小单位缩小为Q/P，进而表示X+(Q/P)的PCM值。
请同时参照图4与图7。图7所示为本发明MPWM DAC的输出波形。
在时间X与X+1之间，每一个保持低电位的输出缓冲器代表将输出值加上其输出的最大电流，并且在这段期间，不是低电位的输出缓冲器必须变成高输出阻抗状态。在时间X+1之后至该取样周期结束为止，所有输出缓冲器均输出高电位。
举例来说，在第一个取样周期期间，一开始时，输出缓冲器52a-52d与输出缓冲器54a-54d的输入信号MP+与MP.分别为高准位与低准位，而输入信号MP.会维持低准位状态直到时间X+1后才变为高准位状态。此外，控制信号A、B、C与D都为高准位，此时输出缓冲器52a-52d与输出缓冲器54a-54d的输出信号B、F、G与H以及1、J、K与L分别处在高准位与低准位。
在时间X之后，控制信号B、C与D会变为低准位，使得输出信号F、G与H会从高准位状态下降一定准位，并且输出信号J、K与L会从低准位状态上升一定准位。接著，在时间X+1之后，控制信号B、C与D会再变为高准位，使得输出信号F、G与H再变为高准位状态，而输出信号J、K与L会完全上升至高准位状态，并且输出信号J、K与L会维持在高准位状态直到此第一个取样周期结束后才变为低准位状态。
在第二个取样周期期间，输出缓冲器52a-52d与54a-54d的输入信号MP+与MP-的准位状态变化如先前第一个取样周期所述。而控制信号A、B、C与D都为高准位，此时输出缓冲器52a-52d与输出缓冲器54a-54d的输出信号E、F、G与H以及I、J、K与L分别处在高准位与低准位。
在时间X之后，控制信号C与D会变为低准位，使得输出信号G与H会从高准位状态下降一定准位，并且输出信号K与L会从低准位状态上升一定准位。接著，在时间X+1之后，控制信号C与D会再变为高准位，使得输出信号G与H再变为高准位状态，而输出信号K与L会完全上升至高准位状态，且输出信号I与J会变为高准位并且输出信号K与L会维持在高准位状态，直到此第二个取样周期结束后输出信号I、J、K与L才都变为低准位状态。
在第三个取样周期期间，输出缓冲器52a-52d与输出缓冲器54a-54d的输入信号MP+与MP-的准位状态变化如先前第一个取样周期所述。而控制信号A、B、C与D都为高准位，此时输出缓冲器52a-52d与输出缓冲器54a-54d的输出信号B、F、G与H以及1、J、K与L分别处在高准位与低准位。
在时间X之后，控制信号D会变为低准位，使得输出信号H会从高准位状态下降一定准位，并且输出信号L会从低准位状态上升一定准位。接著，在时间X+1之后，控制信号D会再变为高准位，使得输出信号H再变为高准位状态，而输出信号L会完全上升至高准位状态，且输出信号I、J与K会变为高准位，直到此第三个取样周期结束后输出信号I、J、K与L才都变为低准位状态。
接著，取样周期的波形再回到如第一个取样周期所示，并依序循环操作。
其中，扬声器56所输出的MPWM DAC可依输出缓冲器52a-52d与输出缓冲器54a-54d的输出电流不同加以变化，举例来说，输出缓冲器52a-52d与输出缓冲器54a-54d的输出电流各为MP+与MP，的1/8、1/8、1/4、1/2，并且经由上述的运作方法，并由图3的34控制装置选择输出缓冲器52a-52d与输出缓冲器54a-54d的输出状况，由此，用以操控扬声器56的输出情形。
请参照图5，其绘示的是依照本发明一较佳实施例的一种MPWMDAC控制器装置的示意图，其中B1与B0为PCM的最低位元，其输入用以操作控制器58/60/62的启动与否，并且，由A、B、C、与D输出控制信号，用以控制图4的输出缓冲器52a-52d与输出缓冲器54a-54d输出的状态。
此处，本实施例是以四阶MPWM DAC为范例，当然也可以八阶MPWM DAC或更多，例如2n，其中n可以是任意正数值。举例来说，若n＝1，则解析度可多出1位元，若n＝2，则解析度可多出2位元，若n＝3，则解析度可多出3位元。
此外，必须注意的是，第一输出缓冲装置与第二输出缓冲装置的个数可以不同。也就是，可以有2m1个第一输出缓冲装置与2m2个第二输出缓冲装置，而其中m1与m2分别为小于n的正数。
综上所述，依照本发明的MPWM DAC，不仅可提高解析度，同时也可维持原来的取样率。其中本实施例虽以MPWM DAD为范例，然而熟知此技术者可知本发明也可以用在数字到模拟调制上。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (15)
1.一种多级调制装置，用以接收一数字脉冲编码调制(PCM)信号，并且输出一脉冲宽度调制(PWM)信号，其特征在于，包括：
一PCM转换电路，用以接收n位元的该PCM信号，将n-m的位元数值转换成PWM波形，其中m是为该PCM信号中的最低位元信号的数目，并且n＞m，接著，该PCM转换电路输出一第一输出信号，一第二输出信号，与一启动信号；
一控制装置，用以接收该启动信号，并且产生一控制信号；
一第一输出缓冲装置，具有2m1个输出缓冲器(其中，m1＜n)，用以接收该第一输出信号与该控制信号，并且输出一第一驱动信号；
一第二输出缓冲装置，具有2m2个输出缓冲器(其中，m2＜n)，用以接收该第二输出信号与该控制信号，并且输出一第二驱动信号；以及
一输出装置，接收该第一驱动信号与该第二驱动信号，并输出该PWM信号；
其中该控制装置会依据PCM的最低位元信号，于每个取样周期的某一区间内，选择并关闭使得该第一输出缓冲装置的该些输出缓冲器与该第二输出缓冲装置的该些输出缓冲器形成高输出阻抗状态，用以控制该第一输出缓冲装置与该第二输出缓冲装置的输出情况。
2.根据权利要求1所述的多级调制装置，其特征在于，其中该第一输出缓冲装置的该些输出缓冲器，是指三态缓冲器。
3.根据权利要求1所述的多级调制装置，其特征在于，其中该第二输出缓冲装置的该些输出缓冲器，是指三态缓冲器。
4.根据权利要求1所述的多级调制装置，其特征在于，其中该第一输出缓冲装置的该些输出缓冲器，其中该些输出缓冲装置为输出缓冲器。
5.根据权利要求1所述的多级调制装置，其特征在于，其中该第二输出缓冲装置的该些输出缓冲器，其中该些输出缓冲装置为输出缓冲器。
6.根据权利要求1所述的多级调制装置，其特征在于，其中该控制装置具有复数个控制器，该些控制器用以接收该转换电路的该启动信号，该启动信号是为该PCM信号的该些最低位元信号，判别该第一输出缓冲装置的该些输出缓冲器与该第二输出缓冲装置的该些输出缓冲器的启动与否。
7.根据权利要求1所述的多级调制装置，其特征在于，其中该输出装置是为一扬声器。
8.一种多级调制装置，用以接收一数字信号，该数字信号具有至少一调制位元与至少一位准位元，并且输出一模拟调制信号，其特征在于，该具有多位准的数字模拟调制装置包括：
一转换电路，用以接收该数字信号，并且，将该数字信号的该调制位元转换成一第一输出信号与一第二输出信号，接着，该转换电路输出该第一输出信号，该第二输出信号，以及该数字信号的该位准位元；
一控制装置，用以接收该数字信号的该位准位元，并且产生一控制信号；
复数个第一输出缓冲器，用以接收该第一输出信号与该控制信号，并且输出一第一驱动信号；
复数个第二输出缓冲器，用以接收该第二输出信号与该控制信号，并且输出一第二驱动信号；以及
一输出装置，接收该第一驱动信号与该第二驱动信号，用以输出该模拟调制信号；
9.根据权利要求8所述的多级调制装置，其特征在于，其中该控制装置会依据该位准位元，于每个取样周期的某一区间内，选择并关闭使得该些第一输出缓冲器与该些第二输出缓冲器形成高输出阻抗状态，用以控制该些第一输出缓冲器与该些第二输出缓冲器的输出情况。
10.根据权利要求8所述的多级调制装置，其特征在于，其中该些第一输出缓冲器是指三态缓冲器。
11.根据权利要求8所述的多级调制装置，其特征在于，其中该些第二输出缓冲器是指三态缓冲器。
12.根据权利要求8所述的多级调制装置，其特征在于，其中该些第一输出缓冲器中有一为输出缓冲器。
13.根据权利要求8所述的多级调制装置，其特征在于，其中该些第二输出缓冲器中有一为输出缓冲器。
14.根据权利要求8所述的多级调制装置，其特征在于，其中该控制装置具有复数个控制器，该些控制器用以接收该转换电路的该位准位元，用以判别该些第一输出缓冲器与该些第二输出缓冲器的启动与否。
15.根据权利要求8所述的多级调制装置，其特征在于，其中该输出装置是为一扬声器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01129562 CN1200512C (zh) | 2001-06-27 | 2001-06-27 | 多级调制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01129562 CN1200512C (zh) | 2001-06-27 | 2001-06-27 | 多级调制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1393994A true CN1393994A (zh) | 2003-01-29 |
| CN1200512C CN1200512C (zh) | 2005-05-04 |
Family
ID=4669275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01129562 Expired - Fee Related CN1200512C (zh) | 2001-06-27 | 2001-06-27 | 多级调制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1200512C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105553915A (zh) * | 2015-12-10 | 2016-05-04 | 中国人民解放军63908部队 | 间歇辐射信号瞬态调制参量解调方法 |
-
2001
- 2001-06-27 CN CN 01129562 patent/CN1200512C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105553915A (zh) * | 2015-12-10 | 2016-05-04 | 中国人民解放军63908部队 | 间歇辐射信号瞬态调制参量解调方法 |
| CN105553915B (zh) * | 2015-12-10 | 2020-07-03 | 中国人民解放军32181部队 | 间歇辐射信号瞬态调制参量解调方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1200512C (zh) | 2005-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5337338A (en) | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order | |
| US4621254A (en) | Apparatus and methods for analogue-to-digital conversion | |
| JPH07193509A (ja) | サーモメータ・バイナリ・エンコード方法 | |
| CN1116741C (zh) | 具有多个输出级的数模转换器 | |
| JP3090200B2 (ja) | パルス幅変調器 | |
| CN1571274A (zh) | 利用两个物理层的多电平d类放大器 | |
| JP2001522572A (ja) | クロック要求を減少したｄ級増幅器及び、関連する方法 | |
| CN1650525A (zh) | Sigma－delta模拟至数字转换器及其方法 | |
| US7215272B2 (en) | Schemes to implement multi-level PWM in digital system | |
| CN1269641A (zh) | 用于衰减数据转换器中的噪声的电路和方法 | |
| CN1200512C (zh) | 多级调制装置 | |
| WO1997042715A1 (en) | Rotated-bit pulse width modulated digital-to-analog converter | |
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| US6927715B2 (en) | Device and control structure of multi-level pulse width modulation | |
| US4685114A (en) | Waveform modulation system | |
| US6281827B1 (en) | Method of converting digital signal to analog signal | |
| US4792916A (en) | Digital signal processing device working with continuous bit streams | |
| CN1112777C (zh) | 信号处理方法和装置 | |
| US3922619A (en) | Compressed differential pulse code modulator | |
| CN1219353C (zh) | 控制pwm脉冲产生音量大小的装置及方法 | |
| CN106849955B (zh) | 一种脉冲密度调制方法及脉冲密度值信号转换电路 | |
| CN1157507A (zh) | 数/模转换器接口装置 | |
| JP2674648B2 (ja) | パルス幅変調信号発生装置 | |
| JP2001077692A (ja) | Ｄ／ａ変換回路 | |
| CN200969623Y (zh) | 高保真数字图像显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050504 |