CN1385782A - 微处理器 - Google Patents

微处理器 Download PDF

Info

Publication number
CN1385782A
CN1385782A CN02101873A CN02101873A CN1385782A CN 1385782 A CN1385782 A CN 1385782A CN 02101873 A CN02101873 A CN 02101873A CN 02101873 A CN02101873 A CN 02101873A CN 1385782 A CN1385782 A CN 1385782A
Authority
CN
China
Prior art keywords
instruction
transfer
mentioned
queue buffer
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02101873A
Other languages
English (en)
Inventor
原口喜行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1385782A publication Critical patent/CN1385782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30054—Unconditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

获得用简便的结构便可以减少转移时的重取并使处理速度提高的微处理器。通过追加新的转移指令(BJMP)、将到由此转移指令(BJMP)所指定的转移目的地之前的指令为止作为相应转移指令(BJMP)的操作数来处理,使指令数成为可变。将包含作为上述操作数处理过的指令的相应转移指令的指令字长输出到程序计数器8,并且在更新程序计数器8的地址的同时,此转移指令(BJMP)时不进行队列缓冲器2的刷新。

Description

微处理器
技术领域
本发明涉及具有指令予取功能的微处理器，特别是涉及这样的微处理器：使其能免除在存储予取指令的队列缓冲器中的转移指令执行时的刷新。
现有技术
作为微处理器的高速化的技巧，有指令的先取(予取)方式。在通常的顺序计算机中，顺序执行存储在连续地址中的指令群是根本。另一方面，在指令予取方式中，与前面的指令的执行和解读并行地进行预测将来要执行的数个指令之前的取出。
就是说，将事先由主存储器或高速缓存所予取出的指令存储到可高速访问的小容量的指令予取缓冲器(队列缓冲器)中，由此就能够真正削减由取指令时的内存访问所产生的执行的迟延。
在现有的技术中，一旦执行转移指令，则不论转移目的地地址如何都中止予取和后续指令的执行，刷新(清除)队列缓冲器，这样使到此时之前所存储的指令变为无效，要等到从转移目的地地址重新予取并将转移指令存储到队列缓冲器后，再度开始指令的执行。
这样，在现有技术中，由于在转移指令执行时要刷新队列缓冲器，所以予取的次数增加，造成流水线处理混乱，妨碍高速化。
于是，在特开平7-73034号公报中，将转移指令执行时的转移目的地地址和存在于队列缓冲器内的指令的相应地址范围进行比较，转移目的地地址处于相应地址范围内时，不刷新队列缓冲器而使用队列缓冲器内的指令，从而减少转移后的予取次数。
在此现有技术中，的确能减少转移后的予取次数，但是，由于是将转移指令作为通常的无条件转移指令来处理，所以，用于指令译码后的转移的地址生成处理变得复杂，因此存在电路也变得复杂且大规模化的问题。
本发明是针对上述问题而，目的是要获得这样的微处理器：使其在内部无须设置复杂的结构而能免除在无条件转移时的不必要的队列缓冲器的刷新。
发明内容
为达到上述目的本发明相关的微处理器，其特征在于：具有主存储器；队列缓冲器，存储从这个主存储器予取的指令；程序计数器，生成存储着主存储器上的下条要执行的指令的地址；指令译码器，解读从上述队列缓冲器输出的指令；队列控制器单元，采用上述程序计数器的输出进行对上述队列缓冲器的指令的输入输出控制，其中，上述指令译码器，一旦识别出从上述队列缓冲器输入的指令是所定的转移指令，则将由到这个转移指令所指定的转移目的地之前的指令为止作为相应转移指令的操作数来处理，将包含该操作数部分的相应转移指令的指令字长输出到上述程序计数器，并且在更新程序计数器的地址的同时，不进行上述队列缓冲器的刷新。
根据本发明，不是作为通常的转移指令而动作、而是将与通常的传送指令、运算指令等同样动作的新的转移指令(如BJMP)追加到微处理器。根据这个转移指令，队列缓冲器内的指令数成为可变的。即，在指令译码器中，一旦识别出从队列缓冲器输入的指令是预先设定的所定的转移指令，则将到这个转移指令(BJMP)所指定的转移目的地之前的指令为止作为相应转移指令(BJMP)的操作数处理，由此就使队列缓冲器内的指令数成为可变的。而后，将包含该操作数部分的相应转移指令的指令字长输出到程序计数器并更新程序计数器的地址。另外，指令译码器，在此转移指令(BJMP)时不进行队列缓冲器的刷新。
下面的发明相关的微处理器，其特征在于：在上述发明中，在上述转移目的地的指定中，使用标号。
根据本发明，将标号(Label)附加到转移指令(BJMP)的操作数部分，到标号(Label)所指定的转移目的地之前的指令为止作为相应转移指令(BJMP)的操作数处理。
下面的发明相关的微处理器，其特征在于：在上述发明中，在上述转移目的地的指定中，指定相应转移指令和转移目的地的相对地址。
根据本发明，将相对地址附加到转移指令(BJMP)的操作数部分，到相对地址所指定的转移目的地之前的指令为止作为相应转移指令(BJMP)的操作数处理。
下面的发明相关的微处理器，其特征在于：在上述发明中，上述队列控制器单元，为了保留从当前所执行的指令到预先设定的所定个数的相对地址数的之前的多个指令而进行上述队列缓冲器的输入输出控制，作为上述相对地址可以指定负的相对地址。
根据本发明，队列控制器单元，为了保留从当前所执行的指令到预先设定的所定个数的相对地址数的之前的多个指令而进行上述队列缓冲器的输入输出控制，由此在队列缓冲器中，至少保留有上述所定的个数的当前所执行的指令之前的地址中存储的指令。因此，如果将负的相对地址附加到转移指令的操作数部分，则能向负地址侧进行转移。
下面的发明相关的微处理器，其特征在于：具有主存储器；队列缓冲器，存储从这个主存储器予取的指令；程序计数器，生成存储着主存储器上的下条要执行的指令的地址；指令译码器，解读从上述队列缓冲器输出的指令；队列控制器单元，采用上述程序计数器的输出进行对上述队列缓冲器的指令的输入输出控制，其中，上述指令译码器，一旦识别出从上述队列缓冲器输入的指令是所定的转移指令，则将到这个转移指令所指定的转移目的地之前的指令为止作为NOP指令处理，将相应转移指令及上述NOP指令部分的指令字长输出到上述程序计数器，并且在更新程序计数器的地址的同时，不进行上述队列缓冲器的刷新。
根据本发明，指令译码器一旦识别出从上述队列缓冲器输入的指令是所定的转移指令，则将到这个转移指令所指定的转移目的地之前的指令为止作为NOP指令处理，将相应转移指令(BJMP)的指令字长和上述NOP指令部分的指令字长输出到程序计数器，并更新程序计数器的地址。另外，在此转移指令(BJMP)时，不进行队列缓冲器的刷新。
附图说明
图1是表示本发明相关的微处理器的内部结构例的方框图。
图2是表示用于说明本发明实施方式1的指令序列图。
图3是表示用于说明本发明实施方式2的指令序列图。
图4是表示用于说明本发明实施方式3的指令序列图。
图5是表示用于说明本发明实施方式4的指令序列图。符号说明1：主存储装置，2：队列缓冲器(指令队列)，3：输入指针，4：输出指针，5：队列控制器，6：译码器，7：执行单元，8：程序计数器，BJMP：转移指令。
实施方式
下面参照附图，详细说明本发明相关的微处理器的适当的实施方式。
图1是表示本发明相关的微处理器的内部结构例子的方框图。在图1中，1是主存储器；2是队列缓冲器(指令队列)；3是输入指针；4是输出指针；5是队列控制器；6是译码器；7是执行单元；8是程序计数器。包括队列控制器5、输入指针3和输出指针4、构成了权力要求中所说的队列控制器单元。
主存储装置1中，存储着要执行的程序的指令序列。队列缓冲器2例如是可以存储32个指令的缓冲器，存储从主存储装置1予取出的指令。指令译码器6对从队列缓冲器2读出的指令的指令代码进行译码(解读)。这个指令译码器6的动作是本发明的主要部分，所以，后面要详细叙述。
指令译码器6的译码结果和指令的操作数部分输入到执行单元7中。执行单元7用所输入的译码结果和操作数部分，进行数据转送、四则运算、逻辑运算、大小比较、移位运算等处理来执行指令。
程序计数器8是存储着在主存储装置1上的下条指令的执行地址的寄存器，它进行动作是将从指令译码器6给出的指令字的长度与当前的程序计数器的计数值(寄存器值)相加。
队列控制器5根据程序计数器8或指令译码器6的输出控制输入指针3和输出指针4，由此来执行对队列缓冲器2的指令的输入输出控制。输入指针3是由来自队列控制器5的写控制信号而增加(或减少)，由此来执行对从主存储装置1予取的指令的队列缓冲器2的写入控制。输出指针4是由来自队列控制器5的读控制信号增加(或减少)，由此来执行对存储在队列缓冲器2的指令的指令译码器6的读出控制。
实施方式1.
下面，图1之外采用图2对本发明的实施方式1进行说明。
在这个实施方式1中，对于图1的微处理器，追加新的转移指令(BJMP)(参照图2)。这个转移指令(BJMP)虽然进行与通常的转移指令不同的处理，但是结果还是进行与通常的转移指令相同的转移处理。只是在这个转移指令(BJMP)中，指令执行时，不刷新队列缓冲器2。图2是表示存储在队列缓冲器2中的指令序列的概念图。
在这个实施方式1中，在表示转移指令(BJMP)的转移目的地的操作数部分，指定标号(label)。
在图1的指令译码器6中，解读从队列缓冲器2输入的指令，一旦识别出所输入的指令是上述转移指令(BJMP)时，就将到由这个转移指令(BJMP)的操作数部分的标号(label)所指定的相对地址之前为止存在的指令(该场合增加指令：INX和INY)作为转移指令(BJMP)的操作数来处理。
即，指令译码器6对队列控制器5发送用于更新输出指针4的控制信号。用这个控制信号，队列控制器5更新输出指针4。此结果，从队列缓冲器2向指令译码器6输入下条指令(该场合为INX)。解读这个输入的指令，判断这个指令是否是标号(label)。这种场合，指令(INX)不是标号，所以指令译码器6对队列控制器5再送出控制信号并更新输出指针4。这样，直到指令译码器6检测出标号(label)，将控制信号送给队列控制器并读入到由标号(label)所指定的相对地址之前为止所存在的指令。这样，指令译码器6检测作为操作数必须处理的指令部分(该场合为INX和INY)的指令数和作为操作数处理的指令部分的指令字长。
而后，指令译码器6将上述作为操作数处理的指令部分(该场合为INX和INY)的指令字长与转移指令(BJMP)的指令字长相加，并将这个相加结果作为该转移指令(BJMP)的指令字长输出到程序计数器8。再者，指令译码器6将用于禁止刷新的所定的控制信号输出到队列控制器5。
程序计数器8将从指令译码器6输入的转移指令(BJMP)的指令字长与当前的地址值相加后，更新地址值。另外，队列控制器5不用来自指令译码器6的上述控制信号的输入进行队列缓冲器2的刷新。
因而，此后通过在指令译码器6从队列缓冲器2读出由标号(label)所指定的相对地址的下条指令(这个场合为取指令：LDA)并进行解读处理，结果是进行与通常的转移指令同样的处理。
这样，在这个实施方式1中，由于将到由转移指令(BJMP)的标号(label)所指定的转移目的地为止的指令代码作为转移指令(BJMP)的操作数部分处理，所以到转移目的地为止的指令代码作为转移指令(BJMP)的1条指令处理，结果所处理的指令数就成为可变的。就是说由于指令数作成可变，所以能获得与无条件转移同样的转移动作。
在实施方式1中，转移指令(BJMP)不作为通常的转移指令动作、而是使其与其它的数据传送指令、运算指令等同样地动作，且不作为通常的转移指令对待、不让其发生队列缓冲器2的刷新，所以转移时的地址运算变得比现在简单，由此就无须在内部设置复杂的电路结构、可以去掉转移时的不必要的队列缓冲器的刷新。因此，可以用简便的结构来减少转移时的重取，从而可以提高处理速度。
再者，图2的场合，表示的是到标号(label)所指定的相对目的地之前存在的指令为2条指令的场合，当然这个指令数也可以是1或3条以上。另外，成为转移指令(BJMP)的操作数的对象的指令，当然也不限于图2所示的增加指令INX、INY。
实施方式2.
下面，用图1和图3对本发明的实施方式2进行说明。
在这个实施方式2中，如图3所示，用相对地址来指定转移指令(BJMP)的转移目的地。在图3中，在转移指令(BJMP)的操作数部分作为相对地址指定“3”。
在指令译码器6中，解读从队列缓冲器2输入的指令，一旦识别出所输入的指令是上述转移指令(BJMP)，则将到由这个转移指令(BJMP)的操作数部分的相对地址(该场合为3)所指定的相对地址之前为止存在的指令(该场合是增加指令：INX和INY)作为转移指令(BJMP)的操作数来处理。
即，指令译码器6对队列控制器5，根据转移指令(BJMP)的操作数部分的相对地址(该场合为3)来识别应作为操作数处理的指令部分(该场合为INX和INY)的指令数(该场合为2)和指令字长。
而后，指令译码器6将上述作为操作数处理了的指令部分(该场合为INX和INY)的指令字长与转移指令(BJMP)的指令字长相加，并将这个相加结果作为该转移指令(BJMP)的指令字长输出到程序计数器8。另外，指令译码器6将向队列控制器5输出用于禁止刷新的所定的控制信号。
程序计数器8将从指令译码器6输入的转移指令(BJMP)的指令字长(包含INX和INY的指令字长)与当前的地址值相加后，更新地址值。另外，在队列控制器5不由来自指令译码器6的上述控制信号的输入来进行队列缓冲器2的刷新。
因而，此后，通过在指令译码器6从队列缓冲器2读出由转移指令(BJMP)的操作数部分所指定的相对地址的指令(这个场合为取指令：LDA)并进行译码处理，结果是进行与通常的转移指令同样的处理。
这样，在这个实施方式2中，由于将在转移指令(BJMP)的操作数部分作为相对地址所指定的转移目的地为止的指令代码作为转移指令(BJMP)的操作数来处理，所以通过作为转移指令(BJMP)的1条指令来对待到转移目的地为止的指令代码，结果是所处理的指令数成为可变的。就是说通过与先前的实施方式1一样设指令数为可变，由此能获得与无条件转移同样的转移动作。
在实施方式2中，由于将转移指令(BJMP)的结果的操作数长作为对应由转移指令(BJMP)的本来的操作数部分所指定的相对地址的长度，由此进行相当于通常的转移指令的动作，所以转移时的地址运算变得比现在更简单，由此无须在内部设置复杂的结构、可以去掉转移时的不必要的队列缓冲器的刷新。因此，可以用简便的结构来减少转移时的重取，可以提高处理速度。
再者，图3的场合，表示的是到由标号(label)所指定的转移目的地为止存在的指令为2条指令的场合，当然这个指令数也可以是1或3条以上。另外，成为转移指令(BJMP)的操作数对象的指令，也不限于图3所示的增加指令INX、INY。
实施方式3.
下面，用图1和图4对本发明的实施方式3进行说明。
在这个实施方式3中，如图4所示，用相对地址(这个场合为“-3”)来指定转移指令(BJMP)的转移目的地。只是，这个场合与先前的实施方式2不同，使向负地址侧的转移成为可能。
在这个实施方式3中，队列控制器5，为保留从当前执行着的指令预先设定的所定个数(例如5个)的相对地址数之前的多个指令而进行上述队列缓冲器的输入输出控制。就是说对输入指针3和输出指针4总是至少空开5个地址数的差来进行各指针3、4的输出。
在指令译码器6中，解读从队列缓冲器2输入的指令，一旦识另出所输入的指令是上述转移指令(BJMP)，则将到由这个转移指令(BJMP)的操作数部分的相对地址(该场合为-3)所指定的相对地址之前存在的指令(该场合是增加指令：INX和INY)作为转移指令(BJMP)的操作数来处理。
即，指令译码器6对于队列控制器5，根据转移指令(BJMP)的操作数部分的相对地址(该场合为-3)，识别应作为操作数来处理的指令部分(该场合为INX和INY)的指令数和指令字长。
而后，指令译码器6将上述作为操作数处理的指令部分(该场合为INX和INY)的指令字长与转移指令(BJMP)的指令字长相加，并将这个相加结果附加上负号、作为相应转移指令(BJMP)的指令字长输出到程序计数器8。另外，指令译码器6将用于禁止刷新的所定的控制信号输出到队列控制器5。
程序计数器8将从指令译码器6输入的转移指令(BJMP)的指令字长与当前的地址值相加后，更新地址值。另外，在队列控制器5不用来自指令译码器6的上述控制信号的输入来进行队列缓冲器2的刷新。
因而，此后，在指令译码器6从队列缓冲器2读出由转移指令(BJMP)的操作数部分所指定的相对地址(-3)的指令(这个场合为取指令：LDA)并进行解读处理，结果，进行与通常的向负地址的转移指令同样的处理。
这样，在这个实施方式3中，由于是将到由转移指令(BJMP)的操作数部分的相对地址所指定的向负地址的转移目的地为止的指令代码作为转移指令(BJMP)的操作数处理，所以也可以作为转移指令(BJMP)的1条指令来对待到转移目的地为止的指令代码，结果，所处理的指令数就成为可变的。
在此实施方式3中，由于将转移指令(BJMP)的结果的操作数长作为对应由转移指令(BJMP)的本来的操作数部分所指定的相对地址的长度，由此进行相当于向负地址的转移指令的动作，所以转移时的地址运算变得比现在要简单，由此就无须在内部设置复杂的结构、而能去掉转移时的不必要的队列缓冲器的刷新。因此，可以用简便的结构来减少转移时的重取，从而可以提高处理速度。
再者，图4的场合，表示的是由标号(label)所指定的到相对地址为止存在的指令为2条的场合，当然，这个指令数也可以是1或3以上。只是，这个上限是由队列缓冲器2中保留的指令个数来规定的。另外，成为转移指令(BJMP)的操作数对象的指令，也不限于图4所示的增加指令INX、INY。
实施方式4.
下面，依据图1和图5对本发明的实施方式4进行说明。
在先前的实施方式1～3中，是将到转移目的地为止存在的指令作为转移指令(BJMP)的操作数来处理的，但是这些操作数处理了的指令实际上是不执行任何指令，所以即使将它们换成空操作指令(NOP)也没有问题。
例如，在提供CISC(Complex Instruction Set Computer：复杂指令集计算机)那样的汇编程序级的高级指令集的处理器中，用一条指令的汇编代码能进行非常高级的处理。其时，如果将操作数中某些实际上不执行而仅仅记述的指令置换成NOP、并使其能够执行，那么不变更指令数就能执行与先前的实施方式同样的转移动作。
在这个实施方式4中，如图5所示，在表示转移指令(BJMP)的转移目的地的操作数部分指定标号(label)。
这种场合，在图1的指令译码器6中，解读从队列缓冲器2输入的指令，一旦识别出所输入的指令是转移指令(BJMP)时，就将到由这个转移指令(BJMP)的操作数部分的标号(label)所指定的相对地址为止存在的指令(该场合为增加指令：INX和INY)都作为NOP来处理。
即，指令译码器6，对队列控制器5发送用于更新输出指针4的控制信号。用这个控制信号，队列控制器5更新输出指针4。此结果，由队列缓冲器2将下条指令(该场合为INX)输入到指令译码器6。将这个输入的指令INX作为NOP处理。指令译码器6，还对队列控制器5发送控制信号并更新输出指针4。队列控制器5用这个控制信号更新输出指针4。结果，从队列缓冲器2输入下条指令(该场合为INY)到指令译码器6。将这个输入的指令INY作为NOP处理。
这样，直到指令译码器6检测出标号(label)为止，将控制信号送给队列控制器5并读入到由标号(label)所指定的相对地址为止存在的指令，并将全部这些作为NOP处理。另外，这个场合，指令译码器6每次从队列缓冲器2输入指令时，都将对应各个指令的指令字长发送给程序计数器8。指令译码器6，还将用于禁止刷新的所定的控制信号输出到队列控制器5。
程序计数器8，每次从指令译码器6送来指令字长(该场合为通常的一条指令的字长)时，就将这个指令字长与当前的地址值相加，更新地址值。另外，队列控制器5不用来自指令译码器6的上述控制信号的输入进行队列缓冲器2的刷新。
因而，此后，在指令译码器6从队列缓冲器2读出由标号(label)所指定的相对地址的指令(这个场合为取指令：LDA)并进行解读处理，结果，进行与不改变指令数的通常的转移指令同样的处理。
这样，在这个实施方式4中，由于将到由转移指令(BJMP)的标号(label)所指定的转移目的地为止的指令代码作为NOP处理，所以不改变指令数就能与无条件转移同样获得转移动作。因此，转移时的地址运算变得简单，由此就无须在内部设置复杂的结构而获得去掉转移时的不必要的队列缓冲器的刷新。因此，可以用简便的结构来减少转移时的重取，从而可以提高处理速度。
再者，图5的场合，表示的是到由标号(label)所指定的转移目的地为止存在的指令为2条的场合，当然这个指令数也可以是1或3条以上。另外，成为NOP处理对象的指令，也不限于图5所示的增加指令INX、INY。
然而，在上述各个实施方式中，指令译码器6在输入了转移指令(BJMP)时，对队列控制器5输出用于禁止刷新的所定的控制信号，但特别要指出的是，不用对队列控制器5输出控制信号而禁止在队列缓冲器2的刷新也是可以的。这种场合，队列控制器5在输入了控制信号时要进行刷新。
如上所述，根据本发明，追加新的转移指令(BJMP)、将到由这个转移指令(BJMP)所指定的转移目的地之前的指令为止作为相应转移指令(BJMP)的操作数处理，由此使队列缓冲器内的指令数成为可变，将包含该操作数部分的相应转移指令的指令字长输出到程序计数器并更新程序计数器的地址，同时在此转移指令(BJMP)时不进行队列缓冲器的刷新，所以转移时的地址运算变得简单，由此就无须在内部设置复杂的结构而可以去掉转移时的不必要的队列缓冲器的刷新。因此可以用简便的结构来减少转移时的重取，可以提高处理速度。
下面的发明相关的微处理器，在转移目的地的指定中能采用标号，所以不必指定到转移目的地为止的相对地址就可以进行转移。另外，可以用简便的结构来减少转移时的重取，可以提高处理速度。
下面的发明相关的微处理器，在转移目的地的指定中，能指定相应转移指令与转移目的地的相对地址，可以用简便的结构来减少转移时的重取，可以提高处理速度。
下面的发明相关的微处理器，进行上述队列缓冲器的输入输出控制以便保留从当前所执行的指令预先设定的所定的相对地址数之前的多个指令，同时可以指定负的相对地址，所以可以向负地址侧进行转移。而且，可以用简便的结构来减少转移时的重取，进而提高处理速度。
下面发明相关的微处理器，追加新的转移指令(BJMP)，将到由这个转移指令(BJMP)所指定的转移目的地之前的指令为止作为NOP指令处理，将相应转移指令和NOP指令的指令字长输出到上述程序计数器并更新程序计数器的地址，同时在此转移指令(BJMP)时，不进行队列缓冲器的刷新，所以转移时的地址运算变得简单，而且，转移时也没有变更指令数。由此就无须在内部设置复杂的结构而可以去掉转移时的不必要的队列缓冲器的刷新。因此，可以用简便的结构来减少转移时的重取，进而提高处理速度。

Claims (5)

1.一种微处理器，其特征在于：包括
主存储器；
队列缓冲器，存储从这个主存储器予取的指令；
程序计数器，生成存储着主存储器上的下条要执行的指令的地址；
指令译码器，解读从上述队列缓冲器输出的指令；
队列控制器单元，采用上述程序计数器的输出进行对上述队列缓冲器的指令的输入输出控制，
其中，上述指令译码器，
一旦识别出从上述队列缓冲器输入的指令是所定的转移指令，则将到由这个转移指令所指定的转移目的地之前的指令为止作为相应转移指令的操作数来处理，将包含该操作数部分的相应转移指令的指令字长输出到上述程序计数器，并且在更新程序计数器的地址的同时，不进行上述队列缓冲器的刷新。
2.权利要求1记载的微处理器，其特征在于：
在上述转移目的地的指定中，使用标号。
3.权利要求1记载的微处理器，其特征在于：
在上述转移目的地的指定中，指定相应转移指令和转移目的地之间的相对地址。
4.权利要求3记载的微处理器，其特征在于：
上述队列控制器单元为了保留从当前所执行的指令到预先设定的所定个数的相对地址数的之前的多个指令而进行上述队列缓冲器的输入输出控制，
作为上述相对地址可以指定负的相对地址。
5.一种微处理器，其特征在于：包括
主存储器；
队列缓冲器，存储从这个主存储器予取的指令；
程序计数器，生成存储着主存储器上的下条要执行的指令的地址；
指令译码器，解读从上述队列缓冲器输出的指令；
队列控制器单元，采用上述程序计数器的输出进行对上述队列缓冲器的指令的输入输出控制，
其中，上述指令译码器，
一旦识别出从上述队列缓冲器输入的指令是所定的转移指令，则将到由这个转移指令所指定的转移目的地的之前的指令为止作为NOP指令处理，将相应转移指令和上述NOP指令部分的指令字长输出到上述程序计数器，并且在更新程序计数器的地址的同时，不进行上述队列缓冲器的刷新。
CN02101873A 2001-05-11 2002-01-16 微处理器 Pending CN1385782A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP142188/01 2001-05-11
JP2001142188A JP2002342075A (ja) 2001-05-11 2001-05-11 マイクロプロセッサ

Publications (1)

Publication Number Publication Date
CN1385782A true CN1385782A (zh) 2002-12-18

Family

ID=18988537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02101873A Pending CN1385782A (zh) 2001-05-11 2002-01-16 微处理器

Country Status (6)

Country Link
US (1) US6862680B2 (zh)
JP (1) JP2002342075A (zh)
KR (1) KR100465250B1 (zh)
CN (1) CN1385782A (zh)
DE (1) DE10201439B4 (zh)
TW (1) TW530263B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492279C (zh) * 2006-07-27 2009-05-27 中国科学院计算技术研究所 对复杂指令译码生成微码的译码装置和方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162617B2 (en) * 2003-02-14 2007-01-09 Fine Arc Incorporated Data processor with changeable architecture
JP2005149297A (ja) * 2003-11-18 2005-06-09 Renesas Technology Corp プロセッサおよびそのアセンブラ
US8166277B2 (en) * 2008-02-01 2012-04-24 International Business Machines Corporation Data prefetching using indirect addressing
US8209488B2 (en) * 2008-02-01 2012-06-26 International Business Machines Corporation Techniques for prediction-based indirect data prefetching
US20170075572A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Extending hardware queues with software queues

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211744A (ja) * 1985-03-18 1986-09-19 Nec Corp 命令先取り制御装置
JPS63178335A (ja) * 1987-01-20 1988-07-22 Mitsubishi Electric Corp マイクロプロセツサ
JPH0540624A (ja) * 1991-02-05 1993-02-19 V M Technol Kk 集積回路マイクロプロセツサの命令フエツチ装置
JP3182438B2 (ja) * 1991-10-28 2001-07-03 株式会社日立製作所 データプロセッサ
JP2694799B2 (ja) 1993-09-07 1997-12-24 日本電気株式会社 情報処理装置
JPH07239781A (ja) 1994-02-25 1995-09-12 Hitachi Ltd 情報処理装置
US5764946A (en) * 1995-04-12 1998-06-09 Advanced Micro Devices Superscalar microprocessor employing a way prediction unit to predict the way of an instruction fetch address and to concurrently provide a branch prediction address corresponding to the fetch address
US5889986A (en) * 1997-01-28 1999-03-30 Samsung Electronics Co., Ltd. Instruction fetch unit including instruction buffer and secondary or branch target buffer that transfers prefetched instructions to the instruction buffer
JP3498831B2 (ja) 1998-06-30 2004-02-23 松下電器産業株式会社 プログラム制御方法およびその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492279C (zh) * 2006-07-27 2009-05-27 中国科学院计算技术研究所 对复杂指令译码生成微码的译码装置和方法

Also Published As

Publication number Publication date
DE10201439A1 (de) 2002-11-21
KR20020086214A (ko) 2002-11-18
US20020169945A1 (en) 2002-11-14
TW530263B (en) 2003-05-01
KR100465250B1 (ko) 2005-01-13
US6862680B2 (en) 2005-03-01
JP2002342075A (ja) 2002-11-29
DE10201439B4 (de) 2005-03-03

Similar Documents

Publication Publication Date Title
US8230144B1 (en) High speed multi-threaded reduced instruction set computer (RISC) processor
CN1127687C (zh) 带外部协处理器可访问的上下文切换寄存器组的risc处理器
CN1267819C (zh) 计算机系统内部处理指令的装置
US5471633A (en) Idiom recognizer within a register alias table
CN1841314A (zh) 双线程处理器
CN1282024A (zh) 具有静态转移预测支持的去耦取指令－执行引擎
CN1890631A (zh) 于卷标边界自指令缓存至追踪缓存的转换
CN101847096B (zh) 包含栈变量函数的优化方法
CN1194302C (zh) 扩展指令字折叠设备
US20160253178A1 (en) Processor and instruction code generation device
CN116483441A (zh) 基于移位缓冲的输出时序优化系统、方法及相关设备
CN1385782A (zh) 微处理器
JP2004529405A (ja) 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ
JP2001527233A (ja) 復帰選択ビットを用いて分岐予測のタイプを分類する分岐予測
CN1508674A (zh) 提供可变宽度的至少六路加法指令的方法及相应装置
WO2008043287A1 (en) Configurable single instruction multiple data unit
US7111127B2 (en) System for supporting unlimited consecutive data stores into a cache memory
US7600102B2 (en) Condition bits for controlling branch processing
CN1248109C (zh) 信息处理单元和信息处理方法
KR19990003937A (ko) 프리페치 장치
CN112559048B (zh) 一种指令处理装置、处理器及其处理方法
CN1791856A (zh) 用于指令对准的方法和设备
US20020052992A1 (en) Fast exception processing with multiple cached handlers
US7107478B2 (en) Data processing system having a Cartesian Controller
KR100516214B1 (ko) 명령어 병렬처리를 위한 디지털 신호처리기 및 그처리방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication