CN1380775A - 一种高速串行数据通讯自适应时钟配置的方法 - Google Patents

一种高速串行数据通讯自适应时钟配置的方法 Download PDF

Info

Publication number
CN1380775A
CN1380775A CN01105989A CN01105989A CN1380775A CN 1380775 A CN1380775 A CN 1380775A CN 01105989 A CN01105989 A CN 01105989A CN 01105989 A CN01105989 A CN 01105989A CN 1380775 A CN1380775 A CN 1380775A
Authority
CN
China
Prior art keywords
clock
sign
presynchronization
serial data
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01105989A
Other languages
English (en)
Other versions
CN100409636C (zh
Inventor
车伟静
王喜瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNB011059893A priority Critical patent/CN100409636C/zh
Publication of CN1380775A publication Critical patent/CN1380775A/zh
Application granted granted Critical
Publication of CN100409636C publication Critical patent/CN100409636C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

发明公开一种高速串行数据通讯自适应时钟配置的方法。所述方法应用于数据通讯领域分组交换网络,针对高速串行通讯,预先设定预值,搜索定界标志,根据预同步状态采用自适应的串行采样时钟配置方法,可以使串行时钟产生180度的相移,增加串行时钟采样的建立、操持时间,而且在两种时钟相位都不能够预同步成功时,上报状态信息。利用本发明能有效地解决高速串行通讯中由于各种线路延时的离散性,造成串行数据采样不稳定的问题。

Description

一种高速串行数据通讯自适应时钟配置的方法
本发明涉及数据通讯系统，具体地说涉及移动通讯系统中分组数据交换网的一种高速串行数据通讯的自适应时钟配置方法。
在当前的移动通讯系统中的机站控制系统中或者其它的分组交换网络中，经常需要一种多路高速串行通讯控制器，用以实现分组交换网络中子网络数据的汇聚节点。就目前的此类产品而言，大致可以分为两类：一类通过专用IC器件实现，此类产品都存在配置复杂、成本较高的缺点。另一类可以通过FPGA自行开发设计，其优点是配置灵活，成本较低，在开发CDMA系统的BSC(基站控制器)的开发过程中，就是通过FPGA自行开发设计高速串行通讯控制器。
就目前应用而言，无论是哪种产品都存在如下问题：由于驱动器件、电缆的线路都存在时延，而且由于驱动器件种类的不同、线路长度的不同，使得这种时延的离散性很大，造成串行通讯过程中时钟和数据比特相位的不确定，经常发生串行通讯的建立、保持时间不足，使系统不稳定。因此提供一种自适应的时钟配置方法，增加数据的建立、保持时间显得十分关键。目前尚未检索到有关解决上述问题的国内外文献。
本发明的目的在于针对高速串行数据通讯提出一种自适应的时钟配置方法。
本发明提供的一种高速串行数据通讯的时钟配置方法，包括如下步骤：(1)搜索定界标志，进行跳转判决；(2)进入预同步定界标志阶段，根据判决条件执行跳转，如果搜索到定界标志，
则进入同步阶段，否则进行时钟配置判决；(3)根据预同步定界标志判决结果，相应地执行同步阶段或时钟配置判决。
所述的步骤(1)中的定界标志即空闲标志，是根据不同的串行数据传送协议事先约定的，搜索定界标志是指接收时钟按比特采样接收数据；如果收到事先约定好的定界标志，则判决进入预同步定界标志阶段；否则判决继续搜索定界标志。
所述的步骤(2)中的预同步定界标志阶段判决条件是指接收时钟同步接收串行数据，根据一定性能要求，事先约定一个定值σ，如果系统连续采样到σ个定界标志，则认为预同步成功；否则，认为预同步失败；其中σ值越大，同步可靠性越好，但需要的时间越长；σ值越小，同步可靠性越差，所需时间越短。
所述的步骤(3)根据预同步定界标志判决结果，执行同步阶段或时钟配置判决是指如果判断预同步定界标志成功，则执行同步阶段；如果判断预同步定界标志失败，则进入时钟配置判决阶段。
所述的步骤(3)中执行同步阶段是指如果判断预同步定界标志成功，则保持原来时钟相位，进入同步阶段，继续用接收时钟采样接收串行数，在此过程中，如果发现错误的定界标志，返回到执行搜索定界标志；
所述的步骤(3)中时钟配置判决阶段判决是指如果判断预同步定界标志失败，则进入时钟配置判决阶段；执行时钟相位反转，计数器加1，同时上报状态信息；根据判决条件使时钟相位反转(即相位变化180度)；
当接收时钟相差180度的两种配置都不能预同步成功时，设置一个计数器(初值设为0)，时钟相位每反转一次，计数器加1；如果计数器值为2时，代表时钟相位差180度的两种配置都不能使预同步成功，此时将计数器清零，上报状态信息；如果计数器的值不等于1，返回执行重新搜索定界标志。
下面结合附图对本方法进行详细描述。
图1为接收时钟采样接收串行数据同步时序图；
图2为本发明方法流程图。
图1为接收时钟采样接收串行数据同步时序图。RX_CLK代表本地接收时钟，本地产生；TX_CLK_R是远端设备的发送时钟，此时钟可以由远端自行产生，也可以是RX_CLK经过线路时延t1所得；TX_DATA_R代表远端设备的发送数据，以TX_CLK_R为准；RX_DATA代表本地的接收数据，是TX_DATA_R经过线路时延所得。其中t1、t2和t3分别代表各段的时延，Tsp代表本地接收段的建立时间。设串行时钟的周期为T，则有如下关系式：
   Tsp＝n×T-(t1+t2+t3)             n＝1，2，3，……由此可知，当各种时延之和t1+t2+t3与时钟周期的正数倍接近时，本地接收的建立时间不足，造成系统不稳定。实际系统中希望将所有时延限制在一个时钟周期T内，即n＝1。
一方面，当选定时钟周期T后，希望尽可能减小各种时延之和(t1+t2+t3)，但是由于驱动器件时延的离散性的存在，而且电缆的长短对线路时延的影响也很明显，因而要保证建立时间Tsp并不容易。另一方面，当各种时延之和(t1+t2+t3)确定后，为了保证充足的建立时间Tsp，要求串行时钟周期足够大，这就限制了系统串行通讯的速度。
基于上述原因，本发明采用自适应的时钟配置，以解决由于各种时延造成的采样串行数据时建立、保持时间不够的问题。
图2为本发明方法流程图。定界标志搜索部分210，也即空闲标志搜索，即按照相应的串行数据传送协议，是以接收时钟按比特采样接收数据，在每一个有效的数据包之间搜索定界标志。如果收到事先约定好的定界标志，判决进入预同步定界标志阶段；否则判决继续搜索定界标志。
预同步阶段220，即用接收时钟去同步接收到串行数据。根据一定的性能要求，事先约定一个定值σ，系统连续采样到σ个定界标志，认为预同步成功；否则，认为预同步失败。这里的约定值σ，要综合考虑数据同步的可靠性和系统的容错时间的要求。σ值越大，同步可靠性越好，但需要的时间越长；σ值越小，同步可靠性越差，但需要的时间越短。如果预同步定界标志成功，判决执行同步阶段；如果预同步失败，判决执行时钟相位反转，计数器加1，同时上报状态信息。
根据判决条件执行时钟配置部分230，包括两部分：预同步成功，执行同步部分231；预同步失败，执行时钟相位反转、计数器加1和状态信息上报部分232。
如果预同步成功，执行同步部分231，保持原来的时钟配置，继续用接收时钟采样接收串行数据，一旦发现错误的定界标志，返回执行搜索定界标志；否则停在同步阶段，循环搜索定界标志。
如果预同步失败，执行时钟相位反转、计数器加1和状态信息上报部分232。一方面执行时钟相位反转，增加接收时钟采样接收串行数据的建立、保持时间，使系统在接收时钟沿处能够采样到稳定的数据；另一方面当计数器值为2时，代表时钟相位差180度的两种配置都不能使预同步成功，此时清0计数器，上报状态信息，重新进入定界标志搜索状态；如果计数器不等于2，返回执行搜索定界标志。
本发明公开了一种高速串行数据通讯自适应时钟配置的方法。所述方法应用于数据通讯领域分组交换网络，针对高速串行通讯，预先设定预值，搜索定界标志，根据预同步状态采用自适应的串行采样时钟配置方法，可以使串行时钟产生180度的相移，增加串行时钟采样的建立、操持时间，而且在两种时钟相位都不能够预同步成功时，上报状态信息。采用本发明所述方法，有效地解决了移动通讯机站控制系统分组交换网络所需的高速串行数据通讯中，由于各种延时造成的采样时钟的建立、保持时间不够，从而使得系统通讯稳定性下降的问题，而且大大提高了点对多点的串行数据通讯速率。

Claims (6)

1、一种高速串行数据通讯自适应时钟配置的方法，其特征在于包括以下步骤：
步骤1：搜索定界标志，进行跳转判决(210)；
步骤2：进入预同步定界标志阶段，根据判决条件执行跳转，如果搜索到定界标志，则进入同步阶段，否则进行时钟配置判决(220)；
步骤3：根据预同步定界标志判决结果，执行同步阶段或时钟配置判决(230)。
2、根据权利要求1所述的高速串行数据通讯的自适应时钟配置的方法，其特征在于：所述的步骤1(210)中的定界标志即空闲标志是根据不同的串行数据传送协议事先约定的；搜索定界标志是接收时钟按比特采样接收数据；如果收到事先约定好的定界标志，则判决进入预同步定界标志阶段；否则继续搜索定界标志。
3、根据权利要求1所述的高速串行数据通讯的自适应时钟配置方法，其特征在于：所述的步骤2(220)中的预同步定界标志阶段判决条件包括接收时钟同步接收串行数据根据一定性能要求，事先约定一个定值σ，如果系统连续采样到σ个定界标志，则认为预同步成功；否则，认为预同步失败；其中σ值越大，同步可靠性越好，但需要的时间越长；σ值越小，同步可靠性越差，所需时间越短。
4、根据权利要求1所述的高速串行数据通讯的自适应时钟配置方法，其特征在于：所述的步骤3(230)根据预同步定界标志判决结果，执行同步阶段或时钟配置判决是指如果判断预同步定界标志成功，则执行同步阶段(231)；如果判断预同步定界标志失败，则进入时钟配置判决阶段(232)。
5、根据权利要求4所述的高速串行数据通讯的自适应时钟配置方法，其特征在于：所述的步骤3中执行同步阶段(231)是指如果判断预同步定界标志成功，则保持原来时钟相位，进入同步阶段，继续用接收时钟采样接收串行数，在此过程中，如果发现错误的定界标志，返回执行搜索定界标志(210)。
6、根据权利要求4或5所述的高速串行数据通讯的自适应时钟配置方法，其特征在于：所述的步骤3中时钟配置判决阶段判决(232)过程中，如果判断预同步定界标志失败，则进入时钟配置判决阶段；执行时钟相位反转，计数器加1，同时上报状态信息；根据判决条件执行时钟相位反转(即相位变化180度)；如果接收时钟相差180度的两种配置都不能使预同步成功时，设置一个计数器(初值设为0)，时钟相位每反转一次，计数器加1；如果计数器值为2时，代表时钟相位差180度的两种配置都不能使预同步成功，此时将计数器清零，上报状态信息；如果计数器的值不等于1，返回执行重新搜索定界标志(210)。
CNB011059893A 2001-04-12 2001-04-12 一种高速串行数据通讯自适应时钟配置的方法 Expired - Fee Related CN100409636C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011059893A CN100409636C (zh) 2001-04-12 2001-04-12 一种高速串行数据通讯自适应时钟配置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011059893A CN100409636C (zh) 2001-04-12 2001-04-12 一种高速串行数据通讯自适应时钟配置的方法

Publications (2)

Publication Number Publication Date
CN1380775A true CN1380775A (zh) 2002-11-20
CN100409636C CN100409636C (zh) 2008-08-06

Family

ID=4655047

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011059893A Expired - Fee Related CN100409636C (zh) 2001-04-12 2001-04-12 一种高速串行数据通讯自适应时钟配置的方法

Country Status (1)

Country Link
CN (1) CN100409636C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808019A (zh) * 2010-04-02 2010-08-18 烽火通信科技股份有限公司 一种检测sdh设备线路接口盘时钟失锁的方法
CN101572834B (zh) * 2008-04-28 2012-08-08 华为技术有限公司 无源光网络数据处理的方法、装置和无源光网络系统
WO2018188127A1 (zh) * 2017-04-14 2018-10-18 华为技术有限公司 存储接口、时序控制方法及存储系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396492A (en) * 1993-04-28 1995-03-07 At&T Corp. Method and apparatus for adaptive clock recovery
SE506080C2 (sv) * 1996-02-02 1997-11-10 Ericsson Telefon Ab L M Virtuell tidsslinga

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572834B (zh) * 2008-04-28 2012-08-08 华为技术有限公司 无源光网络数据处理的方法、装置和无源光网络系统
CN101808019A (zh) * 2010-04-02 2010-08-18 烽火通信科技股份有限公司 一种检测sdh设备线路接口盘时钟失锁的方法
CN101808019B (zh) * 2010-04-02 2012-07-25 烽火通信科技股份有限公司 一种检测sdh设备线路接口盘时钟失锁的方法
WO2018188127A1 (zh) * 2017-04-14 2018-10-18 华为技术有限公司 存储接口、时序控制方法及存储系统
US11023176B2 (en) 2017-04-14 2021-06-01 Huawei Technologies Co., Ltd. Storage interface, timing control method, and storage system

Also Published As

Publication number Publication date
CN100409636C (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
CN1123162C (zh) 电子装置和桥站
CN101641889B (zh) 同步网络设备
RU2006137364A (ru) Устройство и способ для высокоскоростного интерфейса передачи данных
US8170168B2 (en) Clock data recovery circuit
CN101154093A (zh) 一种在并联系统中竞争主机地位的方法及装置
CN107834817A (zh) 一种变流器并联运行控制方法和控制系统
CN104052565B (zh) 一种时间同步方法和通信终端
CN103607270B (zh) 提高Powerlink以太网同步性能的方法
US20060120498A1 (en) System, apparatus, and method to increase information transfer across clock domains
US20080080654A1 (en) Dual clock domain deskew circuit
US20040036516A1 (en) Clock and data recovery circuit and method
CN1613186A (zh) 使用参考信号选择进行时钟生成的方法和设备
CN1380775A (zh) 一种高速串行数据通讯自适应时钟配置的方法
CN1532663A (zh) 用于从第一时钟域向第二时钟域传送数据的系统和方法
US6611538B1 (en) Data transmission synchronization system
JP2002524790A (ja) 同期多相クロック分配システム
CN1507285A (zh) 用fpga器件实现机群交换网络路由芯片的方法
CN204362064U (zh) 数据接收器、数据接收系统和数据传输系统
CN101594189B (zh) 一种帧同步信号的传输方法及接收装置
CN101232344B (zh) 帧定位方法及装置
SE516758C2 (sv) Digitalt bussystem
Chang et al. Connections between the complexity of unique satisfiability and the threshold behavior of randomized reductions
CN102594357B (zh) 信号电路
CN101197654A (zh) 使用半频时钟实现双倍速率数据采样的采样方法和系统
CN108337229A (zh) 多系统互联互通的方法、存储介质及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20190412