CN1360698A - 取样函数波形数据发生装置 - Google Patents

Abstract

本发明目的在于提供一种取样函数波形数据发生装置,可以用简单的电路结构快速发生与取样函数近似的波形数据。存储器20输出阶梯函数的波形数据。第1数字积分电路30对该阶梯函数的波形数据进行积分,输出折线函数的波形数据。第2数字积分电路40对该折线函数的波形数据进行积分,输出与取样函数近似的波形数据。从第2数字积分电路40输出的取样函数是可1次微分的有限阶函数,在取样位置t=0上为1,在其它所有的取样位置上都为0,在t<－3和t>+3时为0,在除此之外的t上具有0以外的值,在取样位置t=±3上收敛为0。

Description

取样函数波形数据发生装置

技术领域

本发明涉及用于产生基于取样函数的波形数据的取样函数波形数据发生装置。

背景技术

过去，在CD(小型激光盘)播放机等中，为了从离散的数字音乐数据中得到连续的模拟声音信号，采用使用了过采样技术的D/A(数字—模拟)变换器。这样的D/A变换器为了在输入的数字数据之间进行内插来模拟提高采样频率，一般使用数字滤波器等，利用采样保持电路保持各内插值，生成阶梯状的信号波形，然后，使其通过低通滤波器，由此，输出平滑的模拟声音信号。

利用上述数字滤波器进行数据内插一般使用称之为sinc函数的取样函数进行。图7是sinc函数的说明图。sinc函数是在对狄拉克的δ函数进行反付里叶变换时出现的函数，当设取样函数为f时，由sin(πft)/(πft)定义。该sinc函数只在t＝0的取样位置上才为1，在其它所有的位置上都为0。再有，在图7中，示出与t＝±3范围对应的sinc函数。

因sinc函数是在±∞处收敛为0的函数，所以，若要求出正确的内插值，必须考虑所有的数字数据的值。但是，实际上，因电路规模等原因而限定考虑的数字数据的范围，再设定数字滤波器的抽头(tap)系数，所以，得到的内插值包含舍位误差。虽然通过将数字滤波器的抽头系数的个数设定为较高阶数可以减小该舍位误差，但这时存在电路规模增大的问题，于是，舍位误差的减小和电路规模的缩小变成一种折衷选择。此外，若利用DSP等进行上述过采样处理，则必须持续进行上述取样函数(sinc函数)值的高速运算，在处理能力方面也存在一定的极限。

这样的问题起因于想要正确地使用作为取样函数的sinc函数。即使使用sinc函数，若考虑会产生舍位误差和量化噪声等方面因素，高精度地发生sinc函数的必要性就值得怀疑了。因此，若能够使用简单的电路快速发生在规定的范围内与sinc函数近似的函数值，就可以和使用sinc函数一样，通过使用这样的电路来进行数据内插处理。

发明的公开

本发明是鉴于上述各点而创作的，其目的在于提供一种取样函数波形数据发生装置，可以用简单的电路结构快速产生与取样函数近似的波形数据。

本发明的取样函数波形数据发生装置具有顺次输出规定的阶梯函数的数字波形数据的数据输出装置和数字积分装置，该数字积分装置通过对从上述数据输出装置输出的上述波形数据进行多次数字积分，输出有限阶的取样函数，该取样函数在取样位置t＝0上为1，在其它所有的取样位置上都为0，当设n为2以上的整数时，在t＜-n和t＞+n时为0，在除此之外的t上具有0以外的值，在取样位置t＝±n上收敛为0。

sinc函数如图7所示，是只在t＝0的取样位置上为1而在其它所有的位置上都为0且在±∞处收敛为0的函数。现实情况是，在将该sinc函数应用到实际电路等上时，以限定了取样位置的范围的形式来使用，忽略所产生的舍位误差。因此，在本发明中，不是输出sinc函数本身，而是输出与sinc函数近似的波形。即，用有限阶的取样函数去代替sinc函数，该有限阶的取样函数可以进行有限次微分，在取样位置t＝0上为1，在其它所有的取样位置上都为0，当设n为2以上的整数时，在t＜-n和t＞+n时为0，在除此之外的t上具有0以外的值，在取样位置t＝±n上收敛为0。为了得到可进行有限次微分的波形，只要进行积分就行。例如，通过对图2所示阶梯函数的波形进行积分，可以得到图5所示折线函数波形，进而，通过对图5所示折线函数的波形进行积分，可以得到图6所示的与取样函数近似的波形。因此，本发明使用数据输出装置，顺次输出图2所示的阶梯函数的数字波形数据，用数字积分装置对其进行多次积分，由此，通过数字处理生成图6所示的取样函数。因图6所示的取样函数在取样位置t＝±3上收敛为0，故通过使用它来进行内插处理，只考虑夹住内插位置前后各3个取样值就行，可以大大地减少运算工作量。此外，不象sinc函数那样，在中途对于作为运算对象的取样位置进行舍位，而是在收敛为0的取样位置上进行舍位，所以，可以消除舍位误差带来的影响。进而，因可以使作为运算对象的取样位置的范围变窄，故需要保持的数据个数变少，可以相应地缩小电路规模。

此外，希望利用上述数字积分装置输出有限阶的取样函数，该取样函数在取样位置t＝0上为1，在t＝±1、t＝±2、t＜-3和t＞+3的各取样位置上为0，在除此之外的t上具有0以外的值，在取样位置t＝±3上收敛为0。这是将上述n的值限定在3时的结果，可以输出象图6所示那样的在取样位置t＝±3上收敛的取样函数。

此外，希望利用上述数字积分装置输出有限阶的取样函数，该取样函数在取样位置t＝0上为1，在t＝±1、t＜-2和t＞+2的各取样位置上为0，在除此之外的t上具有0以外的值，在取样位置t＝±2上收敛为0。这是将上述n的值限定在2时的结果，可以输出在取样位置t＝±2上收敛的取样函数。

此外，希望上述数据输出装置具有保持上述阶梯函数的各个值的存储器和按规定的顺序巡回读出该存储器保持的上述各个值的读出装置。只要保持阶梯函数的各个值，就可以生成数值连续变化的取样函数的波形数据，所以，可以进一步缩小电路规模。

此外，希望上述取样函数可以进行有限次微分。可进行有限次微分的取样函数可以通过对阶梯函数的波形数据进行规定次数的积分来生成，所以，可使处理简化。

附图的简单说明

图1是表示一实施形态的取样函数波形数据发生装置的概略构成的硬件构成方框图。

图2是表示从图1所示的存储器输出的阶梯函数的波形数据的具体例的图。

图3是表示从图1所示的第1数字积分电路输出的折线函数的波形数据的具体例的图。

图4是表示从图1所示的第2数字积分电路输出的取样函数的波形数据的具体例的图。

图5是表示通过对图2所示的阶梯函数的波形进行积分得到的折线函数的波形的图。

图6是表示通过对图5所示的折线函数的波形进行积分得到的取样函数的波形的图。

图7是表示一例sinc函数的波形之一例的图。

实施发明的最佳形态

下面，参照附图说明本发明的取样函数波形数据发生装置的一实施形态。图1是表示本实施形态的取样函数波形数据发生装置的概略构成的硬件构成方框图。

图1所示的取样函数波形数据发生装置的构成包括地址计数器10、存储器20、第1数字积分电路30和第2数字积分电路40。该取样函数波形数据发生装置发生与图7所示那样的sinc函数近似的取样函数。由该取样函数波形数据发生装置发生的取样函数是在取样位置t＝0上为1，在t＝±1、t＝±2、t＝±3、t＜-3和t＞+3上为0，在除此之外的t上具有0以外的值，在t＝±3上收敛为0的有限阶的函数。

地址计数器10输入规定周期的时钟信号CLK，对其进行从‘0’到‘119’的计数，读出该计数值作为地址A00～A119，巡回输出给存储器20。存储器20在规定的地址空间内存储沿图2所示那样的阶梯函数的波形数据。存储器20将数据‘+1’存储在地址A00～A09中，将数据‘-3’存储在地址A10～A19中，将数据‘+2’存储在地址A20～A39中，将数据‘+5’存储在地址A40～A49中，将数据‘-7’存储在地址A50～A59中，将‘-7’的数据存储在地址A60～A69中，将数据‘+5’存储在地址A70～A79中，将数据‘+2’存储在地址A80～A99中，将数据‘-3’存储在地址A100～A109中，将数据‘+1’存储在地址A110～A119中。

第1数字积分电路30按和时钟信号CLK同步的时序顺次对从存储器20输出的数据进行积分，其构成包括D触发器31、32和加法器33。D触发器31与时钟信号CLK同步地暂时保持从存储器20输出的数据，并输入给加法器33的一个输入端子。同样，D触发器32与时钟信号CLK同步地暂时保持从加法器33输出的数据，并输入给加法器33本身的另一个输入端子。加法器33将从这2个D触发器31、32输出的数据相加，将其和值输出给第2数字积分电路40。

第2数字积分电路40按和时钟信号同步的时序顺次对从第1积分电路30输出的数据进行积分，其构成和第1积分电路30一样，包括D触发器41、42和加法器43。D触发器41与时钟信号同步地暂时保持从第1数字积分电路30输出的数据，并输入给加法器43的一个输入端子。D触发器42与时钟信号同步地暂时保持从加法器43输出的数据，并输入给加法器43本身的另一个输入端子。加法器43将从这2个D触发器41、42输出的数据相加，将其和值作为取样函数的波形数据输出。

上述地址计数器10和存储器20与数据输出装置对应；第1数字积分电路30和第2数字积分电路40与数字积分装置对应。此外，地址计数器10与数据读出装置对应。

下面，使用附图说明该实施形态的取样函数波形数据发生装置的工作。首先，地址计数器10与时钟信号CLK同步地顺次向存储器20输出读出地址A00～A119。存储器20根据读出地址A00～A119的输入输出图2所示的阶梯函数的波形数据。即，存储器20顺次输出各地址A00～A119中存储的数据B00～B119。

第1数字积分电路30与时钟信号CLK同步地顺次对从存储器20输出的阶梯函数的波形数据B00～B119进行积分，并输出象图3所示那样的由连续多根折线形成的折线函数波形数据C00～C119。

第1数字积分电路30在输入数据B00～B09的范围内，输出以‘0’为基准顺次加上数据B00～B09的值‘+1’所得到的数据C00～C09＝‘+1’、‘+2’、‘+3’…‘+10’。此外，在输入数据B10～B19的范围内，输出以‘+10’(＝C09)为基准顺次加上数据B10～B19的值‘-3’所得到的数据C10～C19＝‘+7’、‘+4’、‘+1’…‘-20’。

在输入数据B20～B39的范围内，输出以‘-20’(＝C19)为基准顺次加上数据B20～B39的值‘+2’所得到的数据C20～C39＝‘-18’、‘-16’、‘-14’…‘+20’。在输入数据B40～B49的范围内，输出以‘+20’(＝C39)为基准顺次加上数据B40～B49的值‘+5’所得到的数据C40～C49＝‘+25’、‘+30’、‘+35’…‘+70’。

在输入数据B50～B69的范围内，输出以‘+70’(＝C49)为基准顺次加上数据B50～B69的值‘-7’所得到的数据C50～C69＝‘+63’、‘+56’、‘+49’…‘-70’。在输入数据B70～B79的范围内，输出以‘-70’(＝C69)为基准顺次加上数据B70～B79的值‘+5’所得到的数据C70～C79＝‘-65’、‘-60’、‘-55’…‘-20’。

在输入数据B80～B99的范围内，输出以‘～20’(＝C79)为基准顺次加上数据B80～B99的值‘+2’所得到的数据C80～C99＝‘-18’、‘-16’、‘-14’…‘+20’。在输入数据B100～B109的范围内，输出以‘+20’(＝C99)为基准顺次加上数据B100～B109的值‘-3’所得到的数据C100～C109＝‘+17’、‘+14’、‘+11’…‘-10’。在输入数据B110～B119的范围内，输出以‘-10’(＝C109)为基准顺次加上数据B100～B109的值‘+1’所得到的数据C110～C119＝‘-9’、‘-8’、‘-7’…‘0’。这样，从第1数字积分电路30输出的数据C00～C119输入到第2数字积分电路40的D触发器41中。

第2数字积分电路40与时钟信号CLK同步地顺次对从第1数字积分电路30输出的折线函数的波形数据C00～C119进行积分，并输出象图4所示那样的与取样函数近似的波形数据D00～D119。

第2数字积分电路40在输入数据C00时，输出作为数据D00的值‘+1’。此外，在输入数据C01时，将数据C01(＝‘+2’)和数据D00的值‘+1’相加后的值‘+3’作为数据D01输出。在输入数据C02时，将数据C02(＝‘+3’)和作为数据D01的值‘+3’相加后的值‘+6’作为数据D02输出。在输入数据C03时，将数据C03(＝‘+4’)和数据D02的值‘+6’相加后的值‘+10’作为数据D03输出。以下同样，第2数字积分电路40顺次对折线函数的波形数据进行积分，输出象图4所示那样的与取样函数近似的波形数据。

再有，图3和图4所示的折线函数的波形数据及与取样函数近似的波形数据由阶梯状的波形构成，但这是因为将图2所示的阶梯函数的波形数据的一区间分成10等分的缘故，通过将该一区间分割得更细一些，可以输出象图5和图6那样的平滑的直线和曲线的波形。

按照该实施形态的取样函数波形数据发生装置，可以输出象图6所示那样的取样函数的波形。图6的取样函数与图7所示的sinc函数近似，是在取样位置t＝0上为1，在t＝±1、t＝±2、t＜-3和t＞+3的取样位置上为0，在除此之外的t上具有0以外的值，在取样位置t＝±3上收敛为0的有限阶函数。这里，有限阶是指函数值在局部区域内具有0以外的有限值，在除此之外的区域内为0。

若使用sinc函数内插离散的数字数据，则必须与直到t＝±∞的各取样值对应计算内插位置上的sinc函数的值，并对其进行卷积计算。与此相对，图6所示的取样函数因在t＝±3的取样位置上收敛为0，故只要考虑夹住内插位置前后各3个取样值即可，可以大幅度削减运算工作量。此外，因不象sinc函数那样在中途的取样位置上进行舍位，将收敛为0的取样位置t＝±3作为运算对象，所以，还可以消除舍位误差带来的影响。

此外，由于具有保持阶梯函数的各个值的存储器20和按规定的顺序巡回读出该存储器保持的上述各个值的地址计数器10，并生成阶梯函数的波形数据，只通过保持阶梯函数的各个值，就可以生成数值连续变化的取样函数的波形数据，所以，可以进一步缩小电路规模。

此外，由本实施形态的取样函数波形数据发生装置生成的取样函数是可进行有限次(在本实施形态中是1次)微分的函数，可以通过对阶梯函数的波形进行2次数字积分来得到，所以，可以使处理简化。

再有，本发明不局限于上述实施形态，在本发明的要则范围内可以有各种变形实施。例如，在上述实施形态中，如图7所示，本实施形态发生的取样函数在t＝±3处收敛为0，但也可以在t＝±2或t＝±4以上的取样位置上收敛为0。例如，作为存储在存储器20中的数据，也可以将数据‘-1’存储在地址A00～A09中，将数据‘+3’存储在地址A10～A19中，将数据‘+5’存储在地址A20～A29中，将数据‘-7’存储在地址A30～A49中，将数据‘+5’存储在地址A50～A59中，将数据‘+3’存储在地址A60～A69中，将数据‘-1’存储在地址A70～A79中，并从地址计数器10巡回输出读出地址A00～A79。这时，基于从第2数字积分电路40输出的取样函数的波形数据成为在取样位置t＝0上为1，在t＝±1、t＜-2和t＞+2的取样位置上为0，在除此之外的t上具有0以外的值，在t＝±2上收敛为0的有限阶取样函数。通过把n的值取作2，使作为运算对象的范围进一步变窄，所以，可以使处理进一步简化，使电路规模小型化等。

此外，在上述实施形态中，说明了利用计数器10对存储器20进行顺序读出的情况，但也可以根据从地址计数器10输出的计数值顺次选择存储了存储器20所示那样的数据的寄存器。还说明了将数据存储在存储器20中的与来自计数器10的输出对应的存储空间上的情况，但也可以按地址A00～A11的顺序将12个数据存储在存储器20中，将地址计数器10输出的计数值的低4位屏蔽，由此将高位作为计数值、即读出地址A00～A11供给存储器20。在该情况下，图2的阶梯波形的一区间被16等分。这时，通过使屏蔽位的个数增加，可以决定图2的阶梯波形的一区间的分割数。

也可以使图1所示的第2数字积分电路40输出的数字取样函数的波形数据经低通滤波器输出。工业上利用的可能性

如上所述，通过使用本发明生成的取样函数，只需要考虑夹住内插位置前后各n个取样值，可以使运算工作量大幅度减小。此外，因不象sinc函数那样在中途舍位作为运算对象的取样位置，而在收敛为0的取样位置上进行舍位，所以，可以消除舍位误差带来的影响。进而，因可以使作为运算对象的取样位置的范围变窄，故必需要保持的数据量减少，可以相应地缩小电路规模。

Claims (5)

1、一种取样函数波形数据发生装置，其特征在于：具有顺次输出阶梯函数的数字波形数据的数据输出装置和数字积分装置，

该数字积分装置通过对从上述数据输出装置输出的上述波形数据进行多次数字积分，输出有限阶的取样函数，该取样函数在取样位置t＝0上为1，在其它所有的取样位置上都为0，当设n为2以上的整数时，在t＜-n和t＞+n时为0，在除此之外的t上具有0以外的值，在取样位置t＝±n上收敛为0。

2、权利要求1记载的取样函数波形数据发生装置，其特征在于：上述数字积分装置输出有限阶的取样函数，该取样函数在取样位置t＝0上为1，在t＝±1、t＝±2上为0，在t＜-3和t＞+3上为0，在除此之外的t上具有0以外的值，在取样位置t＝±3上收敛为0。

3、权利要求1记载的取样函数波形数据发生装置，其特征在于：上述数字积分装置输出有限阶的取样函数，该取样函数在取样位置t＝0上为1，在t＝±1上为0，在t＜-2和t＞+2上为0，在除此之外的t上具有0以外的值，在取样位置t＝±2上收敛为0。

4、权利要求1记载的取样函数波形数据发生装置，其特征在于：上述数据输出装置具有保持上述阶梯函数的各个值的存储器和按规定的顺序巡回读出该存储器保持的上述各个值的数据读出装置。

5、权利要求1记载的取样函数波形数据发生装置，其特征在于：上述取样函数可以进行有限次微分。

Images