CN1348141A - 3780点离散傅里叶变换处理器系统及其结构 - Google Patents
3780点离散傅里叶变换处理器系统及其结构 Download PDFInfo
- Publication number
- CN1348141A CN1348141A CN 01140060 CN01140060A CN1348141A CN 1348141 A CN1348141 A CN 1348141A CN 01140060 CN01140060 CN 01140060 CN 01140060 A CN01140060 A CN 01140060A CN 1348141 A CN1348141 A CN 1348141A
- Authority
- CN
- China
- Prior art keywords
- dft
- module
- modules
- mapping block
- prime factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
3780点DFT处理器系统及其结构属于DFT处理器技术领域,其特征在于,它含有:按运算顺序依次相连的63点离散傅里叶变换(DFT)模块,复数乘法器模块,行列交织处理器模块和60点DFT模块,其中,63点和60点的DFT模块中或复数乘法器模块和行列交织器模块中各模块的相互位置可以互换;在结构上,前后面两块模块各自共用一个FPGA芯片,而两片FPGA芯片用双口RAM相连。按运算和连接顺序,63点DFT模块由7点(或9点)DFT模块→63点DFT素因子算法下标映射模块→9(或7点)DFT模块构成;60点DFT模块也可按3×20、4×15、5×12点DFT模块作相似的分解,而12点和15点DFT模块又可分别按3×4、3×5点DFT模块分解。整个3780点DFT处理器系统只需2片30万门FPGA芯片,成本大为降低。
Description
技术领域
一种3780点DFT(离散傅里叶变换)处理器系统及其结构属于DFT快速算法的硬件实现，特别涉及多载波信号DFT处理器系统技术领域。
背景技术
本发明涉及DFT在通信技术中正交频分多载波调制解调技术中的应用。为了实现正交频分多载波调制，需将经正交相位调制的单载波基带信号进行离散傅里叶反变换(IDFT)以获得正交频分复用多载波调制用的子载波。在解调时，要将多载波信号进行离散傅里叶变换以得到经正交相位调制的单载波基带信号，再经正交相位解调得到信息的码元。根据数字信号处理理论，DFT可以通过IDFT来实现。对于N点的IDFT运算，用DFT来实现的方法就是：首先对输入数据取复共轭，经过DFT运算，把运算结果再取复共轭并且把结果除以N，就可得到IDFT的运算结果。于是，所有用于计算DFT的快速算法同时也可用于IDFT计算。由此可见，在正交频分多载波调制解调系统的硬件实现中DFT处理器是其核心处理单元。实现时，它的资源消耗是几十万门到上百万门，DFT处理器占用硬件资源的很大比重。所以它对降低系统成本，推广正交频分多载波调制解调系统的应用有重要意义。
3780点DFT处理器目前仅用于清华大学提出的数字电视地面传输方案中，它采用了具有3780个子载波的正交频分多载波调制技术。它采用的3780点DFT模块在样机中是用3片40万门FPGA来实现的，硬件资源消耗大，成本较高，其原因在于3780点DFT是是这样计算的：首先把3780点DFT分解为3点DFT和1260点DFT，通过3×1260的行列交织处理和旋转因子乘法相合成起来；其中1260点DFT又分解为3点DFT和420点DFT，通过3×420的行列交织处理和旋转因子乘法予以合成；其中420点DFT又分解为4点DFT和35点DFT，通过4×35的行列交织处理和旋转因子乘法予以合成；其中35点DFT又分解为5点DFT和7点DFT，通过5×7的行列交织处理和旋转因子乘法合成起来。计算过程中的硬件消耗除了小点数DFT计算单元外，使用了总计为3780+1260+420+35＝5635个复数字的存储空间作行列交织，和5个旋转因子乘法器即复数乘法器，它相当于20个实数乘法器和总计为5635个复数字的旋转因子系数存储器。其系统结构方框图见图1。
发明内容
本发明的目的在于提供一种硬件消耗很少且运算较快的3780点DFT处理器系统及其结构。
本发明提出的3780点DFT处理器系统，其特征在于：
按照下述箭头所示的运算和连接顺序，它采用以下系统中的任何一种：
(1)63点DFT模块→复数乘法器模块→行列交织处理器模块→60点DFT模块；
(2)63点DFT模块→行列交织处理器模块→复数乘法器模块→60点DFT模块；
(3)60点DFT模块→复数乘法器模块→行列交织处理器模块→63点DFT模块；
(4)60点DFT模块→行列交织处理器模块→复数乘法器模块→63点DFT模块；
其中，63点和60点DFT模块是一种将按小点数的7、9点或3、4、5点进行分解的DFT模块。
本发明提出的3780点DFT处理器系统的结构，其特征在于：按照上述箭头所示的运算和连接顺序，在上述任何一种系统中，前面两模块共用一个芯片FPGA，后面两模块共用另一个芯片FPGA，中间用双口RAM连接。
其中，所述的63点DFT模块按下述箭头所示的运算和连接顺序，它采用以下模块结构中的任何一种：
(1)7点DFT模块→63点DFT的素因子算法的下标映射模块→9点DFT模块；
(2)9点DFT模块→63点DFT的素因子算法的下标映射模块→7点DFT模块。
所述的60点DFT模块按下述箭头所示的运算和连接顺序，它采用以下模块结构中的任何一种：
(1)3点DFT模块→60点DFT的素因子算法的下标映射模块→20点DFT模块：
(2)20点DFT模块→60点DFT的素因子算法的下标映射模块→3点DFT模块；
(3)4点DFT模块→60点DFT的素因子算法的下标映射模块→15点DFT模块；
(4)15点DFT模块→60点DFT的素因子算法的下标映射模块→4点DFT模块；
(5)5点DFT模块→60点DFT的素因子算法的下标映射模块→12点DFT模块；
(6)12点DFT模块→60点DFT的素因子算法的下标映射模块→5点DFT模块。
所述的12点DFT模块按下述箭头所示的运算和连接顺序，它采用下述模块结构中的任何一种：
(1)3点DFT模块→12点DFT的素因子算法的下标映射模块→4点DFT模块；
(2)4点DFT模块→12点DFT的素因子算法的下标映射模块→3点DFT模块。
所述的15点DFT模块按下述箭头所示的运算和连接顺序，它采用下述模块结构中的任何一种：
(1)3点DFT模块→15点DFT的素因子算法的下标映射模块→5点DFT模块；
(2)5点DFT模块→15点DFT的素因子算法的下标映射模块→3点DFT模块。
所述的20点DFT模块按下述箭头所示的运算和连接顺序，它采用下述模块结构中的任何一种：
(1)4点DFT模块→20点DFT的素因子算法的下标映射模块→5点DFT模块；
(2)5点DFT模块→20点DFT的素因子算法的下标映射模块→4点DFT模块。
使用证明：它达到了设计目的。
附图说明
图1：现有的3780点DFT处理系统的结构框图。
图2～图5：本发明提出的四种不同的3780点DFT处理系统的结构框图。
图6～图7：本发明提出的2种不同的63点DFT模块的结构框图。
图8～图13：本发明提出的6种不同的60点DFT模块的结构框图。
图14～图15：本发明提出的2种不同的12点DFT模块的结构框图。
图16～图17：本发明提出的2种不同的15点DFT模块的结构框图。
图18～图19：本发明提出的2种不同的20点DFT模块的结构框图。
图20：本发明提出的一种3780点DFT处理系统的系统电路原理框图。
图21：本发明提出的一种3780点DFT处理系统的硬件结构图。
图22：本发明提出的DFT素因子算法的下标映射模块的电路原理框图。
图23：本发明提出的3、5、7、9点中任何一个点数的DFT模块的电路原理框图。
具体实施方式
请见图2～图5，以63点DFT模块→复数乘法器模块→行列交织处理器模块→60点DFT模块这一DFT处理系统为例，对其运算步骤予以说明；
(1)输入数据序列进行63点DFT运算；
(2)对经过步骤(1)后的数据进行复数乘法运算；
(3)对经过步骤(2)后的数据进行行列交织处理运算；
(4)对经过步骤(2)和(3)的数据进行60点DFT运算。
请见图6～图7：现以7点DFT模块→63点DFT素因子算法的下标映射模块→9点DFT模块这一63点DFT模块为例对其运算步骤进行说明：
(1)输入数据先进行7点DFT运算；
(2)对经过步骤(1)的数据用63点DFT素因子算法的下标映射模块进行数据行列重排；
(3)对经过步骤(2)重排的数据进行9点DFT运算。
请见图8～图13：其各种模块结构的运算步骤与63点DFT模块的相似，不再重述。
请见图14～图15，图16～图17以及图18～19，其各种子模块结构的运算步骤也和63点DFT模块的相似，不再重复。
请见图20：这是一种63点DFT模块→行列交织处理器模拟→复数乘法器模块→60点DFT模块构成的系统的电路原理框图，其他的系统与其相似。其中63点DFT模块的模块结构为：7点DFT模块→63点DFT素因子算法的下标映射模块→9点DFT模块；60点DFT模块的模块结构为：3点DFT模块→15点DFT素因子算法的下标映射模块→5点DFT模块→60点DFT素因子算法的下标映射模块→4点DFT模块。
请见图21：这是本发明的DFT处理器系统的硬件结构图。63(或60)点DFT模块和行列交织处理模块中含有的读写地址和读写控制信号产生电路共用一个芯片FPGA，复数乘法器模块含有复数法器和输出端和上述复数乘法器相连的旋转因子系数存储器，上述复数乘法器模块和60(或63)点DFT模块共用另一个芯片FPGA，它们的型号都是VirtexE XCV300E。两块FPGA之间用一个型号为MCM69D618TQ6的双口RAM相连。N个待变换数据的每个数据经1～M条数据线DATA输入63点DFT单元，后者把63点DFT运算结果经1～M条数据线DATA和读写地址和读写控制信号产生电路写入双口RAM。它是在后者写命令WR控制下通过双口RAM的1～14个地址线ADDR写入214个地址单元中的。然后，在读写地址和读写控制信号产生电路的读命令RD控制下，从214个地址中把1～N个数据经数据线DATA读出送往复数乘法器，上述复数乘法器在控制信号下从旋转因子存储器中取出1～N个旋转因子ROTATOR后使两者作复数乘法，把1～N个乘积数据经复数乘法器1～M条数据线DATA送往60点DFT模块作60点DFT运算，其结果作为变换后数据共1～N个由数据线DATA输出。
图22是下标映射模块的电路原理框图。它含有：输入/出端分别与1～m条数据写入线DATA WRITE和1～m条数据读出线DATA READ相连的存储器，在起始信号START控制下向上述存储器发出写命令WR、写地址命令WR ADDRESS的写控制电路以及在收到写控制电路的启动信号后可向上述存储器发出读出指令READ，读出地址指令RD ADDRESS的读控制电路。在读出结束后，上述读控制电路发出启动下一程序的指令START NEXT。
再见图23：它是小点数如3、5、7、9点DFT模块的电路原理框图。它是采用数字信号处理中常用的Winograd算法实现的。它的数学表述式为X(k)＝ODI×(n)，I矩阵和O矩阵是仅由-1、0、1三种元素构成的平凡矩阵，I矩阵以及O矩阵和某向量的乘积可以各用累加器组实现；D矩阵是对角矩阵，其对角线上的元素为实数或纯虚数，复数乘法便可由两个实数乘法器来完成，整个对角矩阵乘法运算可由乘法系数产生子模块和两个实数乘法器实现，如图23所示。数据输入累加器组1后，由I矩阵系数产生和加减控制逻辑电路向累加器组1发出使能控制信号EN和加减控制逻辑信号AS以完成I矩阵乘法，其输出经多路选通器1送入两个通用乘法器以完成对角矩阵乘法，其输出输送到累加器组2，在O矩阵系数产生和加减控制逻辑电路发出的使能控制信号EN和加减控制逻辑信号AS下完成O矩阵乘法，最终经多路选通器2输出其DFT结果。对3、5、7、9点DFT的区别仅在于O、I、D的系数不同，4点DFT可表述为X(k)＝A×(n)，A矩阵是平凡矩阵，4点DFT可以由一组累加器及平凡系数产生和加减控制逻辑电路构成，其电路原理框图与图23中的I矩阵或O矩阵的电路原理框图相同。
由此可见，本发明仅使用了总计为3780+63+60+15＝3918个复数字的存储空间作为行列交织和素因子算法下标映射用，还有一个旋转因子乘法器，相当于4个实数乘法器和容量为3780个复数字的旋转因子系数存储器，其中DFT素因子算法的下标映射模块的复杂性主要由存储器决定，因为其读写控制单元的资源消耗很少。除了小点数DFT模块外，本发明相当于节省了30％的存储空间和80％的实数乘法器。由于每个实数乘法器约需消耗近1万门，现有技术使用3片40万门FPGA，相当于使用120万门的逻辑资源，而本发明只用2片30万门FPGA，相当于使用60万门的逻辑资源，并且将主要的存储资源消耗，即63×60行列交织处理模块所需要的3780个复数字的存储器，从昂贵的FPGA中提出来用相对较便宜的双口PAM实现，成本可大大下降。
Claims (8)
1.一种3780点DFT(离散傅里叶变换)处理器系统含有DFT模块，复数乘法器模块和行列交织处理器模块，其特征在于：按照下述箭头所示的运算和连接顺序，它采用以下系统中的任何一种：
(1)63点DFT模块→复数乘法器模块→行列交织处理器模块→60点DFT模块；
(2)63点DFT模块→行列交织处理器模块→复数乘法器模块→60点DFT模块；
(3)60点DFT模块→复数乘法器模块→行列交织处理器模块→63点DFT模块；
(4)60点DFT模块→行列交织处理器模块→复数乘法器模块→63点DFT模块；
其中，63点和60点DFT模块是一种将按小点数的7、9点或3、4、5点进行分解的DFT模块。
2、根据权利要求1所述的3780点DFT处理器系统所设计的系统结构，其特征在于：按照上述箭头所示的运算和连接顺序，在上述任何一种系统中，前面两模块共用一个芯片FPGA，后面两模块共用另一个芯片FPGA，中间用双口RAM连接。
3、根据权利要求1所述的3780点DFT处理器系统，其特征在于：所述的63点DFT模块按下述箭头所示的运算和连接顺序，它采用以下模块结构中的任何一种：
(1)7点DFT模块→63点DFT的素因子算法的下标映射模块→9点DFT模块；
(2)9点DFT模块→63点DFT的素因子算法的下标映射模块→7点DFT模块。
4、根据权利要求1所述的3780点DFT处理器系统，其特征在于：所述的60点DFT模块按下述箭头所示的运算和连接顺序，它采用以下模块结构中的任何一种：
(1)3点DFT模块→60点DFT的素因子算法的下标映射模块→20点DFT模块：
(2)20点DFT模块→60点DFT的素因子算法的下标映射模块→3点DFT模块；
(3)4点DFT模块→60点DFT的素因子算法的下标映射模块→15点DFT模块；
(4)15点DFT模块→60点DFT的素因子算法的下标映射模块→4点DFT模块；
(5)5点DFT模块→60点DFT的素因子算法的下标映射模块→12点DFT模块；
(6)12点DFT模块→60点DFT的素因子算法的下标映射模块→5点DFT模块。
5、根据权利要求1或4所述的DFT处理系统，其特征在于：所述的12点DFT模块按下述箭头所示的运算和连接顺序，它采用下述模块结构中的任何一种：
(1)3点DFT模块→12点DFT的素因子算法的下标映射模块→4点DFT模块；
(2)4点DFT模块→12点DFT的素因子算法的下标映射模块→3点DFT模块。
6、根据权利要求1或4所述的DFT处理系统，其特征在于：所述的15点DFT模块按下述箭头所示的运算和连接顺序，它采用下述模块结构中的任何一种：
(1)3点DFT模块→15点DFT的素因子算法的下标映射模块→5点DFT模块；
(2)5点DFT模块→15点DFT的素因子算法的下标映射模块→3点DFT模块。
7、根据权利要求1或4所述的DFT处理系统，其特征在于：所述的20点DFT模块按下述箭头所示的运算和连接顺序，它采用下述模块结构中的任何一种：
(1)4点DFT模块→20点DFT的素因子算法的下标映射模块→5点DFT模块；
(2)5点DFT模块→20点DFT的素因子算法的下标映射模块→4点DFT模块。
8、根据权利要求1或2所述的3780点DFT处理系统及其结构，其特征在于：所述的FPGA采用型号为VirtexE XCV300E的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01140060 CN1118033C (zh) | 2001-11-23 | 2001-11-23 | 3780点离散傅里叶变换处理器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01140060 CN1118033C (zh) | 2001-11-23 | 2001-11-23 | 3780点离散傅里叶变换处理器系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1348141A true CN1348141A (zh) | 2002-05-08 |
| CN1118033C CN1118033C (zh) | 2003-08-13 |
Family
ID=4675627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01140060 Expired - Fee Related CN1118033C (zh) | 2001-11-23 | 2001-11-23 | 3780点离散傅里叶变换处理器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1118033C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1750206A1 (en) | 2005-08-04 | 2007-02-07 | THOMSON Licensing | 3780-point Discrete Fourier Transformation processor |
| CN1909548B (zh) * | 2002-10-02 | 2010-11-03 | 三星电子株式会社 | 具有3780点idft/dft处理器的多载波系统及其方法 |
| CN101136891B (zh) * | 2007-08-09 | 2011-12-28 | 复旦大学 | 流水线结构的3780点快速傅里叶变换处理器 |
| CN102880591A (zh) * | 2012-08-02 | 2013-01-16 | 成都凯腾四方数字广播电视设备有限公司 | 一种3780点离散傅里叶变换处理方法及电路 |
| CN101933012B (zh) * | 2008-01-31 | 2013-07-17 | 高通股份有限公司 | 用于dft演算的器件和方法 |
| CN103294642A (zh) * | 2012-02-28 | 2013-09-11 | 中兴通讯股份有限公司 | 离散傅立叶变换/逆离散傅立叶变换处理方法及处理器 |
| CN108037765A (zh) * | 2017-12-04 | 2018-05-15 | 国网山东省电力公司电力科学研究院 | 一种用于输电线路巡检的无人机避障系统 |
| CN108111458A (zh) * | 2017-12-29 | 2018-06-01 | 中山大学花都产业科技研究院 | 一种应用于NB-IoT的傅里叶逆变换算法 |
| CN112822139A (zh) * | 2021-02-04 | 2021-05-18 | 展讯半导体(成都)有限公司 | 数据输入、数据转换方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008077422A1 (en) * | 2006-12-22 | 2008-07-03 | Micronas Gmbh | PROCESSING DEVICE, METHOD, AND SYSTEM USING 2n POINT FFT TO COMPUTE NON-2n POINT DFT |
-
2001
- 2001-11-23 CN CN 01140060 patent/CN1118033C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909548B (zh) * | 2002-10-02 | 2010-11-03 | 三星电子株式会社 | 具有3780点idft/dft处理器的多载波系统及其方法 |
| EP1750206A1 (en) | 2005-08-04 | 2007-02-07 | THOMSON Licensing | 3780-point Discrete Fourier Transformation processor |
| CN1909529B (zh) * | 2005-08-04 | 2012-05-09 | 汤姆逊许可公司 | 3780点离散傅立叶变换处理器 |
| CN101136891B (zh) * | 2007-08-09 | 2011-12-28 | 复旦大学 | 流水线结构的3780点快速傅里叶变换处理器 |
| CN101933012B (zh) * | 2008-01-31 | 2013-07-17 | 高通股份有限公司 | 用于dft演算的器件和方法 |
| CN103294642A (zh) * | 2012-02-28 | 2013-09-11 | 中兴通讯股份有限公司 | 离散傅立叶变换/逆离散傅立叶变换处理方法及处理器 |
| CN102880591A (zh) * | 2012-08-02 | 2013-01-16 | 成都凯腾四方数字广播电视设备有限公司 | 一种3780点离散傅里叶变换处理方法及电路 |
| CN102880591B (zh) * | 2012-08-02 | 2015-10-21 | 成都凯腾四方数字广播电视设备有限公司 | 一种3780点离散傅里叶变换处理方法及电路 |
| CN108037765A (zh) * | 2017-12-04 | 2018-05-15 | 国网山东省电力公司电力科学研究院 | 一种用于输电线路巡检的无人机避障系统 |
| CN108111458A (zh) * | 2017-12-29 | 2018-06-01 | 中山大学花都产业科技研究院 | 一种应用于NB-IoT的傅里叶逆变换算法 |
| CN112822139A (zh) * | 2021-02-04 | 2021-05-18 | 展讯半导体(成都)有限公司 | 数据输入、数据转换方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1118033C (zh) | 2003-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | Frequency domain acceleration of convolutional neural networks on CPU-FPGA shared memory system | |
| CN108805266A (zh) | 一种可重构cnn高并发卷积加速器 | |
| CN107341133B (zh) | 基于任意维数矩阵lu分解的可重构计算结构的调度方法 | |
| CN102063411A (zh) | 一种基于802.11n的FFT/IFFT处理器 | |
| CN103927290A (zh) | 一种任意阶下三角复矩阵求逆运算方法 | |
| Kuo et al. | VLSI design of a variable-length FFT/IFFT processor for OFDM-based communication systems | |
| CN100346336C (zh) | 使用主要因素算法的最佳离散傅利叶转换方法及装置 | |
| CN1348141A (zh) | 3780点离散傅里叶变换处理器系统及其结构 | |
| CN105975251B (zh) | 一种基于粗粒度可重构架构的des算法轮迭代系统及迭代方法 | |
| CN110765709A (zh) | 一种基于fpga的基2-2快速傅里叶变换硬件设计方法 | |
| CN110851779B (zh) | 用于稀疏矩阵运算的脉动阵列架构 | |
| CN1731345A (zh) | 可扩展高基蒙哥马利模乘算法及其电路结构 | |
| WO2013097219A1 (zh) | 一种用于并行fft计算的数据存取方法及装置 | |
| CN103369326A (zh) | 适于高性能视频编码标准hevc的变换编码器 | |
| CN101938325A (zh) | 有限长度循环缓存速率匹配的解速率匹配方法和装置 | |
| CN1808419A (zh) | 一种实时快速傅立叶变换电路 | |
| CN105095152A (zh) | 一种可配置的128点fft装置 | |
| Yin et al. | FPGA-based high-performance CNN accelerator architecture with high DSP utilization and efficient scheduling mode | |
| CN104268124A (zh) | 一种fft实现装置和方法 | |
| CN102970545A (zh) | 一种基于二维离散小波变换算法的静态图像压缩方法 | |
| CN101763337A (zh) | N点fft/ifft/ifft/ifft方法和装置 | |
| CN104657334B (zh) | 一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用 | |
| CN113159302B (zh) | 一种用于可重构神经网络处理器的路由结构 | |
| CN1874510A (zh) | 一种用于视频编码的整数离散余弦变换方法 | |
| Tsai et al. | Power-efficient continuous-flow memory-based FFT processor for WiMax OFDM mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030813 Termination date: 20151123 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |