CN1347141A - 制作散热型集成电路芯片塑料封装的安装散热片方法 - Google Patents

制作散热型集成电路芯片塑料封装的安装散热片方法 Download PDF

Info

Publication number
CN1347141A
CN1347141A CN01134450A CN01134450A CN1347141A CN 1347141 A CN1347141 A CN 1347141A CN 01134450 A CN01134450 A CN 01134450A CN 01134450 A CN01134450 A CN 01134450A CN 1347141 A CN1347141 A CN 1347141A
Authority
CN
China
Prior art keywords
fin
heat radiating
chip
integrated circuit
type integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01134450A
Other languages
English (en)
Inventor
董一中
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN01134450A priority Critical patent/CN1347141A/zh
Publication of CN1347141A publication Critical patent/CN1347141A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种制作散热型集成电路芯片塑料封装(cavitydown plasticchip carrier)的安装散热片方法,可避免所制作的芯片封装发生翘曲(warpage)或扭曲(twist)。首先,提供一可键结电路板与散热片之键结薄片(bonding sheet),该键结薄片为单层或多层黏着层的叠合(a stacking of several adhesive layers)。所述的黏着层由一黏着材、薄片填充(flake－filled)的黏着材、纤维填充(fiber－filled)的黏着材或粒状物填充(particle－filled)的黏着材所组成。所述电路板上形成有一开口可供芯片设置,而所述的散热片可为厚度大于0.254mm之铜薄板,或厚度大于0.1mm之铜合金(copper basealloy)薄板。

Description

制作散热型集成电路芯片塑料封装的安装散热片方法
技术领域
本发明涉及一种制作散热型集成电路芯片塑料封装的安装散热片方法，特别是有关于在制程上消弭翘曲或扭曲现象的散热型集成电路芯片封装制程。
背景技术
随着半导体工业不断的进步，电子系统与电子封装通常设计为在实用上尽可能使用最小空间(space)。因此承载电路的空间是一项宝贵资源，应尽量利用；为达此目的，小型化电路则不失为善用空间的一有效方法，且小型化的电路亦可增加运行速度，减少噪声及其它所显现的优点。如此的小型化在许多电子产品的应用方面都相当令人满意，如航空器、汽车、行动电话、手提电脑或可携型录放机等方面应用。然而，散热问题亦随着小型化而显现出来，尤其是组件的增加所导致产生的热量，亦随着在单一半导体组件上增加晶体管的数目而跟随着升高。
半导体芯片封装之一的形式，包含一或多个芯片连接至一基板上，可为一陶瓷基板，该陶瓷基板以陶瓷材料作为绝缘层；或一塑料基板，该塑料基板以塑料基材作为绝缘层。传统上将此封装基板称为一芯片载体(chip carrier)，通常将其配置及连接于一印刷电路卡(printed circuit card)或一印刷电路板(printed circuit board)，而芯片则可以多种方式连接一基板上。一般最常见如打金线方式(wirebonding)，是藉由芯片组件处到基板连接点的极细微金线作电性连接；另一种则是覆晶(flip chip)方式，其系以凸块(solder bumps)作为芯片的实体接触及电性连接。
各种不同方式已被开发用于在成本较陶瓷基板低的塑料基板上设置芯片。主要由于塑料基板一直被认为在芯片的运作上，比陶瓷基板具备较多优势，包括高电流载量、于短操作延迟时间(delay time)的低介电常数以及低电感及电容等。然而，塑料基板的高温稳定度则是一个仍然存在的问题，并已对现行塑料基板的发展引起很大的挑战。其一的解决方式则是应用一种开口向下(cavity down)芯片封装的结构，系包含一具有能承接之开口(opening)的封装基板，及在芯片底部贴有一散热金属块或散热片的结构，且其开口端面对印刷电路卡或印刷电路板。
图1及图2所示为传统塑料基板开口向下芯片封装方式(cavitydown plastic chip packaging)。如图1所示，封装装配构成100包含一塑料布线基板101，该塑料布线基板101设有一凹陷处(cavity)102及一藉助键结层(bonding layer)104与基板101键结的散热金属块或散热片103。一侧壁的电导或/和热导层105则可作为连接散热片103与基板101上的电路层，以增进热电性能。芯片106则位在凹陷处102内，而贴覆在散热片103上。导电金线107则用于芯片106与基板101的电性连接。在打金线步骤后，凹陷处102则填以封胶108(encapsulant)覆盖保护导电金线107与芯片106，以避免环境腐蚀破坏。另外，位在基板最外层的对外连接脚109，则作为基板101与印刷电路板110的电性连接。所述的对外连接脚可为导电针(pins)、锡球或锡柱，是分别应用在塑料针阵列(plastic pin grid array，PPGA)、塑料球阵列(plastic ball gridarray，PBGA)或塑料圆柱阵列(plastic columngrid array，PCGA)的封装方式。
图2显示了另一塑料基板开口向下芯片封装方式，封装装配构成200包含一塑料布线基板201，该塑料布线基板201设有一凹陷处(cavity)202及藉由键结层204与基板201键结的散热金属块或散热片203。芯片205则位在凹陷处202内，而利用锡球206连接在基板201上。在半导体芯片205下的区域由芯片下填胶(underfill resin)材料加以填满，如封胶保护易受伤害的电性焊接点。在芯片205上的剩余凹陷空间，则填满填充树脂207，具高导热性尤佳，加以覆盖保护芯片205，以避免环境腐蚀破坏。当然，可依所需加入额外的散热金属块贴于芯片205背后(图中未示出)。另外，位在基板最外层的对外连接脚208，则作为基板201与印刷电路板209的电性连接。所述的对外连接脚系可为导电针(pins)、锡球或锡柱，系分别应用在塑料针阵列(plastic pin grid array，PPGA)、塑料球阵列(plastic ballgrid array，PBGA)或塑料圆柱阵列(plastic column grid array，PCGA)的封装方式。然而需注意的是，额外加入的散热装置(heatsink)亦可直接贴在封装装配构成100(或200)的散热片103(或203)上，以达更佳的散热效果。
美国专利US 5,357,672揭露了一种简易的开口向下芯片塑料载体(cavity down plastic chip carrier)制程。该方法是使用预浸材(prepreg)作为键结层，亦即在图1中的键结层104或图2中的键结层204。然而，根据实际经验，该方法制造的芯片载体(chip carrier)在热压过程中，预浸材经常有因固化收缩而造成翘曲的现象发生。
美国专利US 5,538,378亦揭露了一种开口向下芯片塑料载体制程。该专利揭露了一种以黏着层(adhesion layer)作为键结层的方法，但其未指明使用何种黏着层。该专利揭露了以铜或铝制成厚度低于1mm的散热片，该散热片覆在一可增加黏着强度之黑氧化层表面上。同样的，根据实际量产经验，消弭塑料基板开口向下芯片载体的翘曲现象仍是关键问题，特别是在制造间距(pitch)极小的芯片载体时；在此情形之下，并非所有的黏着层皆适合作为键结层。此外，以铜底材合金(copper base alloy)制成的散热片明显较铜制成的散热片具有更高机械强度，依此散热片的使用厚度，将可继续降低。此外，黑氧化层并非是一良好的黏着增强材质，尤其是被污染之后，更易有刮痕或变衰弱现象。
发明内容
本发明的目的是提供一种制作散热型集成电路芯片封装的安装散热片方法，特别是在制程上消弭翘曲或扭曲现象的散热型集成电路芯片封装制程，而所使用的电路板设有一可装设半导体芯片的开口。
根据本发明的第一方面，一种制作散热型集成电路芯片塑料封装的安装散热片方法，包括以下步骤：a)提供一具有相对的第一表面及第二表面的塑料电路基板，该电路基板并可包含有一个以上可装载芯片的开口；b)提供一具有相对的第一表面及第二表面的散热片，以及介于该第一表面与第二表面间的侧壁面，其中在该散热片的第一表面上进行表面处理(surface treatment)；c)以一键结薄片将所述散热片的第一表面与电路基板的第二表面相连结。
根据本发明的第二方面，一种制作散热型集成电路开口向下芯片塑料封装的安装散热片方法，包括以下步骤：a)提供一具有相对的第一表面及第二表面的塑料电路基板，该电路基板并可包含有一个以上可装载芯片的开口，其中，各该装载芯片的开口只有一朝向该电路基板第一表面的开口；b)提供一具有相对的第一表面及第二表面的散热板，以及介于该第一表面与第二表面间的侧壁面，其中在该散热片的第一表面上进行表面处理；c)以一键结薄片将所述散热片的第一表面与电路基板的第二表面相连结。
此外，本发明提供了一种可键结电路板与散热片的键结薄片(bonding sheet)，该键结薄片由单层或多层叠合的黏着层所组成，所述之黏着层由一黏着材质、薄片填充(flake-filled)的黏着材、纤维填充(fiber-filled)的黏着材或粒状物填充(particle-filled)的黏着材所组成，且非为预浸材。
此外，本发明提供了一散热片，该散热片是厚度大于0.254mm的铜薄板，或厚度大于0.1mm的铜合金薄板。对该铜薄板而言，其添加的合金成分占总铜薄板重比例的0.1％以下；然对该铜合金而言，其添加的合金成分占总铜合金重比例的5％以下。
此外，本发明提供了一种散热片连接方式，特别是该散热片可利用键结薄片(bonding sheet)的辅助而直接贴合于电路板上。
下面结合附图详细说明本发明的目的、特征及功效。当然，本发明可以多种不同方式实施，并不只限于本说明书所述内容。
附图说明
图1是传统技术中塑料基板开口向下芯片封装方式的示意图。
图2是另一传统技术中塑料基板开口向下芯片封装方式的示意图。
图3是本发明第一实施例中形成塑料基板开口向下的示意图。
图4是本发明第二实施例中形成塑料基板开口向下的示意图。
图5是本发明另一实施例散热片的上视图。
图6是本发明另一实施例中形成可供多芯片塑料基板开口向下的示意图。
图7是本发明另一实施例中电路基板具裸露区域的示意图。
图8是本发明另一实施例中散热片具突出连接部的示意图。
附图标号说明：100，200-封装装配构成；1，11，24，33，40，101，201-基板；2，12-开口；3-阶层；4，13-基板的外层表面；5，14-基板的底部表面；6，17，27，30，38-散热片；6a，17a-散热片侧壁；7，18，37-散热片第一表面；8，19-散热片第二表面；9，20，28，31，39-氧化层；10，21，29，34，41-键结薄片；12-开口；15-芯片键结区；16-芯片键结区基板表面；22-开口；23-被动组件部分；25，26-基板开口；32-侧壁保护层；35-露出区域；36-具尖锐端的连结部；110，209-电路板；208-连接脚。
具体实施方式
本发明是一种制作散热型集成电路芯片封装的安装散热片方法，特别是有关于在制程上消弭翘曲及扭曲现象之散热型集成电路开口向下芯片封装制程。同时，此封装亦可保有良好散热的效果。然而，本发明的附图仅为简单说明，并非依实际尺度描绘，亦即未反映出芯片载体结构中，各层次的实际尺寸与特色。
请参阅图3，为本发明第一实施例。首先提供一芯片塑料载体基板1，该基板1系包含一开口2与若干阶层3。该基板1可包含有如传统以有机绝缘层隔开的布线电路层、通孔(through-holes)、导通孔(conductive through-holes)或介层孔(via)等；阶层3表面的电极(或称键结指，bond finger)与保护层；最外层表面4上的电极(或称焊垫，landing pad)、屏障(dam)与保护覆层；底部表面5上的焊垫与保护覆层等。一散热片6(或称热导薄板6)，该散热片可为铜或铜合金薄板，并可在其第一表面7与第二表面8都进行化学或物理粗化(roughen)步骤。该第一表面7系形成有一氧化层9，较佳为一棕氧化层(brown oxide layer)，以增加其黏着性。在第二表面8可形成有保护覆层，如镍、金或环氧树脂(epoxy resin)等。一键结薄片10设在散热片6的第一表面7与基板1的底部表面5之间。藉由压合步骤，在所述键结薄片10以加热或辐射等方式硬化之后，散热片6便与基板1的底部表面5键结。在经过侧壁电镀、芯片设置、打金线、填充封胶及外层末端连接脚设置等一般传统制程之后，如图1的塑料基板开口向下芯片封装装配构成100便能以此方式形成。
请再参阅图4，为本发明的另一实施例。首先，提供一具开口12的芯片塑料载体基板11，该基板11可包含有以有机绝缘层隔开的布线电路层、通孔(through-holes)、导通孔(conductive through-holes)或介层孔(via)等；最外层表面13上的电极(或称焊垫，landing pad)、屏障(dam)与保护覆层；底部表面14上的焊垫与保护覆层等传统设计。需注意的是，所述开口12并未穿透基板11，并在开口12的底部设有芯片键结区15。该芯片键结区15的基板表面16并设有焊垫(图中未示出)，以供覆晶方式封装芯片之用。一散热片17(或称热导薄板17)，该散热片可为铜或铜合金薄板，并可在其第一表面18与第二表面19都进行化学或物理粗化(roughen)步骤。该第一表面18系形成有一氧化层20，较佳为一棕氧化层，以增加其黏着性。在第二表面19可形成有保护覆层，如镍、金或导热颗粒填充的环氧树脂(epoxy resin)、钻石膜或类钻石碳膜等。一键结薄片21设在散热片17的第一表面18与基板11的底部表面14之间。藉由压合步骤，在所述键结薄片21以加热或辐射等方式硬化之后，散热片17便与基板11的底部表面14键结。在经过芯片焊锡凸块(solder bumps)、填充封胶及外层末端连接等一般传统制程进行之后，如图2的塑料基板开口向下芯片封装装配构成200便能以此方式形成。但应注意的是，此实施例中，明显地，芯片并未与散热片6直接接触；因此必须在芯片键结区15之基板制作导热通孔(thermal via)，而且最好亦是导电通孔，作为芯片上的接地端(ground terminal)与散热片6的热及电的联通管道，不仅可协助散热，并且可将散热片作为接地参考电压(ground reference)，因而能提供更稳定的接地参考电压，而降低噪声干扰。
上述的芯片载体塑料基板1，11可为一单层或多层基板，所述基板系由介电材质(为形成绝缘层之用)与导电材质交互重叠组成，所述的介电材质由一有机材料、纤维强化(fiber-reinforced)的有机材料材或粒状物强化(particle-reinforced)的有机材料所组成，如环氧树脂、聚乙醯胺(polyimide)、双顺丁稀二酸醯亚胺/三氮阱(bismaleimide triazine)、氰酯类(cyanate ester)、聚苯环四烯(polybenzocyclobutene)或其玻璃纤维组成物。所述的塑料芯片载体基板1，11最好在与散热片6，17键结之前即先行完成，以使得导通孔能够穿越形成于基板1，11，而形成塑料基板开口向下芯片封装装配构成100，200。以本发明来说，当基板1，11与散热片6，17键结时由于基板已事先固化成形，因此，形成基板1，11期间的固化收缩(cure shrinhag)动作，将可避免因固化收缩所导致任何的翘曲或扭曲现象。
所述的散热片6，17可由铜、铜合金或导电颗粒填充或导电纤维填充的铜或铜合金等所组成。众所传统，当实际操作温度在300-400℃间时，铜薄板会有软化现象。因此如果散热片6，17的铜厚度太薄，低于0.5mm时，则在制造所述塑料基板芯片封装装配构成100，200中的散热片6，17时，将因散热片6，17容易变形而难以控制，造成制程上极大困扰。因此该铜制散热片6，17之厚度至少应选择在0.25mm以上者为佳，最佳者应至少在0.5mm以上。然而，若有需要薄散热片6，17(厚度薄于0.5mm)时，则一向以具较高机械强度的铜合金来形成散热片6，17为佳，较佳者为厚度0.1mm以上。该铜合金的添加合金成分比例应占总铜合金重量的5％以下，如C194或C305铜合金；较佳者，其添加合金成分比例应占总铜合金重量的0.5％以下，如C151铜合金，因添加较高的合金成分将使得铜合金具有较低的热导性(thermalconductivity)。在此需注意的是，本发明所述的“铜”是指难以避免合金成分含量在重量比例0.1％以下的铜合金。
为使散热片6，17能完全的防止环境侵蚀，在散热片6，17的侧壁6a，17a可覆上一保护层，如镍、金、导热颗粒填充的环氧树脂、钻石膜或类钻石碳膜等。
所述之键结薄片10，21由一黏着层或叠合多黏着层所组成。该黏着层系如一黏着材质、薄片填充(flake-filled)的黏着材、短纤维填充(fiber-filled)的黏着材或粒状物填充(particle-filled)的黏着材。而因编织纤维未填充于所述的黏着材料，所以本发明之黏着层也就非为预浸材。该黏着层可为一(1)树脂，系如环氧树脂、聚乙醯胺树脂(polyimide resin)、聚氨酯(polyurethane)或丙烯酸树脂(acrylic)等；(2)异量分子聚合物(copolymer)，系如环氧-丙烯酸树脂(epoxy-acrylic resin)、环氧-丁二烯树脂(epoxy-butadiene resin)或环氧-氨基甲酸酯树脂(epoxy-urethane)等；(3)聚合物混炼，系如epoxy resin/halogenatedpolyhydroxystyrene blend或环氧树脂/酚树脂混炼物(epoxyresin/phenolic resin blend)等。
所述的有机材料更可以经卤素、硅树脂(silicone)或亚磷酸盐(phosphite)等加以更改性质。所述的短纤维(short fiber)以金属、有机或无机材料所制成，如钨短纤维、aramid短纤维或玻璃短纤维等，可填入所述的有机材料以增加机械强度并减低黏着层之热膨胀系数。为实现同一目的，薄片(flake)或粒状物可添加于有机材料，薄片可如银薄片或石磨薄片(graphite)，而粒状物如硅土颗粒(silicaparticles)、硫酸钡颗粒、黏土(clay)、碳酸钙、milamine particles、聚苯乙烯(polystyrene)、铜颗粒或银颗粒等。所述的黏着层亦可包含其它添加物，如化学催化剂、抗氧化剂、流变剂(reologicalagent)、偶合剂或着色剂(color agent)等。
所述黏着材的选择对于减低制造开口向下芯片载体时的翘曲或扭曲现象非常重要。在现今业界中，黏着材主要是以热固型(thermalsetting)树脂为主流。典型的热固型树脂系在较高的温度中固化，室温中冷却。因此，较佳者，黏着层材料为足够柔软(亦即具低机械系数，mechanical modulus)，材料可以扩张变形以补偿在固化步骤中的固化收缩。正常来说，降低黏着层的热膨胀系数(CTE)，及加工前部分固化该热固型树脂将有助于得致低翘曲之良好键结效果。但实质上具高机械系数的预浸材对开口向下芯片载体来说，却难以提供良好的键结效果。为达到良好的键结效果，太高填充材的装载而具较高机械性质，或太低填充材的装载以提供较高的热膨胀系数的情形都须避免。此外，黏着层的热膨胀系数最好在150ppm/℃以下，较佳者在100ppm/℃以下，而50ppm/℃为最佳。
在本发明之较佳实施例，所述之键结薄片并不限定任何形状或结构。为使安装被动组件部分于所述电路基板1，11的第二表面(亦即底部表面)5，14上，可在散热片设立开口22，此开口区域移除散热板材料(亦即铜或铜合金)和黏着材料并裸露出焊垫，如图5所示，其为散热板6(当然也可为散热片17)的上视图。而该开口22可为任何形状，如圆形、椭圆形、方形或矩形等，且被动组件部分23安装于该开口22内。当然，沿着这些孔洞边缘的侧壁部分可以沉积如镍、金及环氧树脂等保护层以避免环境侵蚀。
在本发明的较佳实施例中，所述的芯片载体并不限定于单芯片或多芯片封装。其中一典型的多芯片封装方式如图6所示，一电路基板24包含两开口25，26，各该开口皆各可装置一半导体芯片。以热压方式，借着键结薄片29，将覆有一氧化层28的散热片27与电路基板24接合，以制成一多芯片载体。
在本发明的较佳实施例中，所述的散热片并不限定为与电路板大小相同。其中一典型例子如图7所示，一具有氧化层31与侧壁保护层32的散热片30，藉助键结薄片34与电路基板33接合。而被动组件部分可形成于电路基板33未被散热片30覆盖的区域35(亦即露出区域35)。
在本发明的较佳实施例中，所述的散热片可设有如刀刃般锋利的突出连结部(sharped-edge connector)。如图8所示，若干刀刃般锋利的连结部36形成于散热片38的第一表面37上，且该第一表面37亦覆有一氧化层39。以热压方式，借着键结薄片41，将散热片38与电路基板40接合，同时，各该若干刀刃般锋利的连结部36亦穿透键结薄片41，而与基板40的第一表面42上预定的接触垫(contact pad)(图中未示出)连结。而所述的各该若干刀刃般锋利的连结部36为电导性或热导性，且可为任何形状与结构。此种类型的连结可使散热片38扮演如“接地”的角色，并提供一热传导途径，可传导由晶体管到散热片所产生的热能。如此，可增进所述塑料基板开口向下芯片载体的热电性。
在本发明的较佳实施例中，所述的芯片载体在业界量产时，可以藉助键结薄片而将散热片嵌板(panel)覆着在电路基板嵌板上。而所述嵌板可为任何形状或结构，如细长片(strip)等。
综上所述，本发明揭露了一种制作散热型集成电路芯片塑料封装的安装散热片方法，可在制程上消弭翘曲或扭曲现象，并提供电路层间的良好黏着性、高抗热性及良好可靠度的制程。
以上所述仅为本发明电路的基板结构与制程的较佳实施例，并非用以限制本发明的范围，任何本领域的技术人员在不违背本发明的精神所做的修改，均应属于本发明的范围，因此本发明的范围当以权利要求书为依据。

Claims (14)

1、一种制作散热型集成电路芯片塑料封装的安装散热片方法，包括以下步骤：
(a)提供一具有相对的第一表面及第二表面的塑料电路基板，该电路基板并可包含有一个以上可装载芯片的开口；
(b)提供一具有相对的第一表面及第二表面的散热片，以及介于该第一表面与第二表面间的侧壁面，其中在该散热片的第一表面上进行表面处理(surface treatment)；
(c)以一键结薄片将所述散热片的第一表面与电路基板的第二表面相连结。
2、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中所述之散热片系可为铜制，其厚度并在0.25mm以上。
3、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中所述之散热片系可为铜合金(copper base alloy)所制作，其厚度并在0.1mm以上，且该铜合金的合金成分占铜合金总重的5％以下。
4、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该表面处理指表面粗化(surface roughening)。
5、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该表面处理指先表面粗化再形成表面氧化层。
6、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该表面处理指表面粗化后，再于表面涂布一层黏着增强剂(adhesion promoter)。
7、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该散热片的第二表面上覆上一保护层。
8、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该散热片的第二表面与侧壁面上覆上一保护层。
9、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该散热片的第一表面具有刀刃般锋利的突出连结部(sharped-edge connector)。
10、如权利要求9所述的制作散热型集成电路芯片封装的安装散热片方法，其中该刀刃般锋利的突出连结部是热导性(thermalconductive)□电导性的(electrical conductive)。
11、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该键结薄片由单层□多层黏着层所组成。
12、如权利要求11所述的制作散热型集成电路芯片封装的安装散热片方法，其中该黏着层为薄片填充(flake-filled)、纤维填充(shortfiber-filled)或粒状物填充(particle-filled)的黏着材质。
13、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该键结薄片是热导性或电导性的。
14、如权利要求1所述的制作散热型集成电路芯片封装的安装散热片方法，其中该电路基板第二表面的未被散热片覆盖的区域可形成被动组件部分。
CN01134450A 2001-11-02 2001-11-02 制作散热型集成电路芯片塑料封装的安装散热片方法 Pending CN1347141A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN01134450A CN1347141A (zh) 2001-11-02 2001-11-02 制作散热型集成电路芯片塑料封装的安装散热片方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN01134450A CN1347141A (zh) 2001-11-02 2001-11-02 制作散热型集成电路芯片塑料封装的安装散热片方法

Publications (1)

Publication Number Publication Date
CN1347141A true CN1347141A (zh) 2002-05-01

Family

ID=4672500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01134450A Pending CN1347141A (zh) 2001-11-02 2001-11-02 制作散热型集成电路芯片塑料封装的安装散热片方法

Country Status (1)

Country Link
CN (1) CN1347141A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416782C (zh) * 2004-08-20 2008-09-03 威宇科技测试封装有限公司 一种芯片散热片上片方法
CN102208373A (zh) * 2010-03-30 2011-10-05 力成科技股份有限公司 芯片封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416782C (zh) * 2004-08-20 2008-09-03 威宇科技测试封装有限公司 一种芯片散热片上片方法
CN102208373A (zh) * 2010-03-30 2011-10-05 力成科技股份有限公司 芯片封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US6627997B1 (en) Semiconductor module and method of mounting
US6940162B2 (en) Semiconductor module and mounting method for same
KR100348098B1 (ko) 반도체패키지및그제조방법
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US6223429B1 (en) Method of production of semiconductor device
CN100378972C (zh) 散热器及使用该散热器的封装体
US7135769B2 (en) Semiconductor packages and methods of manufacturing thereof
US5669137A (en) Method of making electronic package assembly with protective encapsulant material
US7531386B2 (en) Semiconductor package
US5414928A (en) Method of making an electronic package assembly with protective encapsulant material
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
CN1129184C (zh) 用于半导体器件的引线框架
TW201947722A (zh) 覆晶封裝基板
US6426565B1 (en) Electronic package and method of making same
JPH0832183A (ja) 半導体素子パッケージ
CN1187805C (zh) 具有支撑效果的散热片应用于芯片封装基板的方法
CN1347141A (zh) 制作散热型集成电路芯片塑料封装的安装散热片方法
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
JPH0855867A (ja) 樹脂封止型半導体装置
CN1209801C (zh) 具有接地参考电位功能的散热板用于散热型芯片塑料封装的制法
KR20030078706A (ko) 반도체 장치
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2970548B2 (ja) 半導体装置
WO1994025984A1 (en) Ic package and method of its manufacture
JP2003243588A (ja) キャビティーダウンプラスチックチップキャリアへのヒートシンク取り付け方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication