CN1330392A - 硅基薄膜的形成方法,硅基薄膜和光电元件 - Google Patents

硅基薄膜的形成方法,硅基薄膜和光电元件 Download PDF

Info

Publication number
CN1330392A
CN1330392A CN01124925A CN01124925A CN1330392A CN 1330392 A CN1330392 A CN 1330392A CN 01124925 A CN01124925 A CN 01124925A CN 01124925 A CN01124925 A CN 01124925A CN 1330392 A CN1330392 A CN 1330392A
Authority
CN
China
Prior art keywords
high frequency
film
semiconductor layer
base material
silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01124925A
Other languages
English (en)
Inventor
近藤隆治
松田高一
东川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1330392A publication Critical patent/CN1330392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1224—The active layers comprising only Group IV materials comprising microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H10F77/1668—Amorphous semiconductors including only Group IV materials presenting light-induced characteristic variations, e.g. Staebler-Wronski effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在用含有卤化硅和氢气的源气的高频等离子体CVD中,将由公式Q=PO×PR/S/d确定的Q值控制为50或更高,其中,PO(W)为供给功率,S(cm2)为高频引入电极的面积,d(cm)为高频引入电极和基材之间的距离,PR(mTorr)为压力。由此,本发明提供了一种形成硅薄膜的方法,硅薄膜和具有优异的光电性能的光电元件,用该方法可获得工业化水平的薄膜形成速度。

Description

硅基薄膜的形成方法，硅基薄膜和光电元件
本发明涉及硅基薄膜的形成方法，硅基薄膜和光电元件，例如太阳能电池或由一套或多套pin结沉积形成的传感器。
在形成具有结晶性的硅薄膜方法中，迄今为止已实施的方法，例如有基于从液相生长的浇铸法，但该方法需要高温处理，并且在批量生产和降低成本方面存在着问题。
除了浇铸法外，在形成具有结晶性的硅薄膜方法中，还已知日本专利申请No.5-136062所公开的这样一种方法：它在无定形硅形成后进行氢等离子体加工并重复这一过程从而形成多晶硅薄膜。
对于使用具有结晶性硅薄膜的光电元件来说，通常知道，硅晶粒边界中悬空键等，晶粒边界附近处的畸变，晶体本身的不完整性等作用都会阻碍载体的输送性，因而会对作为光电元件的光电特性造成不利的影响。
为了减少上述因素的干扰，需要通过降低薄膜形成的速率以改进结晶比和结晶度的装置或者在氢气环境下重复硅薄膜形成和退火的同时进行薄膜形成的装置。这些加工方法使薄膜的形成时间加长从而增加了成本。
由此，本发明的目的是解决上述存在的问题，并提供一种形成硅薄膜的方法，以及硅薄膜和光电元件，它们具有优异的光电性能并且在工业实践中具有良好的薄膜形成速率。
根据本发明的第一方面，它提供了一种形成硅基薄膜的方法，该方法包括使用含有卤化硅和氢气的气体源进行高频等离子体CVD，其中，由Q＝P0×PR/S/d确定的Q值为50或更大，其中P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。
根据本发明的第二方面，它提供一种使用含有卤化硅和氢气的气体源由高频等离子体CVD形成的硅基薄膜，其中，高频等离子体CVI是在下述条件下进行的，由Q＝P0×PR/S/d确定的Q值为50或更大，其中P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。
根据本发明的第三方面，它提供一种光电元件，该光电元件包括由在基材上的至少一个pin结组成的半导体层，使用含有卤化硅和氢气的气体源由高频等离子体CVD形成的至少一个i-型半导体层，其中所述的元件包括在下述条件下形成的含有结晶相的硅基薄膜，所述条件包括由Q＝P0×PR/S/d确定的Q值为50或更大，其中P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。
优选上述卤化硅含有至少氟和氯元素中的一种。
优选在上述气体源中氢气的流量要等于或大于卤化硅的流量。
上述压力PR优选为50mTorr或更大。更优选为100mTorr或更大，最优选为500mTorr或更大。它的上限优选为20Torr。
用上述硅薄膜，在晶体成分中产生的拉曼散射强度优选为在无定形成分中产生的拉曼散射强度的三倍或更多倍。
用上述硅薄膜，X射线或电子束衍射的(220)衍射的衍射强度优选为总衍射强度的50％或更大。当低于50％时，会有非常明显的晶粒边界密度的降低。更优选它为60％或更高，最优选为70％或更高。其上限优选为95％。
图1是根据本发明的光电元件实例的示意截面图；
图2是本发明用于生产硅基薄膜和光电元件的沉积薄膜形成装置的示意截面图；
图3所示的是本发明半导体层实例的示意截面图；
图4所示的是本发明含有硅基薄膜的光电元件实例的示意截面图；
图5所示的是本发明含有硅基薄膜的光电元件的另一实例的示意截面图。
在为解决上述问题所作的深入研究中，本发明人发现：在高频等离子体CVD中使用含有卤化硅和氢气的气体源，以高速在如下的条件下沉积的硅基薄膜具有很高的结晶比率和良好的结晶性，其中由Q＝P0×PR/S/d确定的Q值为50或更大，其中，P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力，将上述硅基薄膜用作在基材上含有至少一个pin结的光电元件中的至少一个i-型半导体层的至少一部分可使得光电元件具有良好的光电转化效率，优异的粘合性和耐环境性，与现有技术的方法相比，极大的降低了生产成本。
上述构成具有如下的作用。
与固相反应相比，由于能缩短生产的时间，同时还能降低加工温度，因此，这种通过使用高频率的等离子体CVD进行含结晶相的硅基薄膜的形成方法有利于降低生产成本。尤其是在含有pin结的光电元件中，其应用于薄膜厚度大的i-型半导体层时会显示出这一效果。
当i-型半导体层含有结晶相时，i-型半导体层基本上起着光吸收层的作用，其优点是：可抑制由于Staebler-Wronski效应(它在无定形材料中会造成问题)所造成的光退化现象。这里高频等离子体CVD法使用了含有卤化硅和氢气的气体源，在等离子体中形成各种活性物质。当X为卤原子时，SiXnHm(0≤n，m≤4)，HX，X，H等都可包括在等离子体中作为各种类型的活性物质。这些活性物质是如何起作用的还不清楚，但据信，该等离子体的特征在于，除了有助于硅基薄膜沉积的活性物质外它还含有有助于刻蚀的活性物质。因此，据信伴随着在薄膜表面相对弱的键合强度的Si-Si键的蚀刻，薄膜沉积过程可使得形成的硅基薄膜具有更小的无定形区域和较大的结晶比率。
除此之外，在蚀刻过程中，由键的断裂形成原子团，并增强了结构的松弛，在较低的加工温度下形成质量优良的硅基薄膜据信是可能实现的。
这里在用于i-型半导体层而采用的含结晶相的硅基薄膜的问题是，已知晶粒边界既会造成多数载流子的性能下降，也会造成少数载流子的性能下降。为抑制晶粒边界的这种作用，扩大i-型半导体层的晶粒尺寸以减小晶粒的边界密度被认为是一种有效的方式。在晶体任意取向条件下进行薄膜沉积时，各个晶粒在其生长的过程中彼此会相互碰撞，于是相对地降低了晶粒尺寸，但是，晶体在给定方向上的取向生长使得生长具有均一的方向性，这抑制了晶粒的任意相互碰撞，其结果是，有望增加结晶晶粒的尺寸。除此之外，在采用钻石结构的结晶硅中，由于(220)面是面内原子密度最高的，所以设定这一晶面为生长平面以使所形成的硅基薄膜具有良好的粘合性，并且它是优选的。由ASTM卡片可见，在(220)平面中衍射强度相对于由低角度侧的11个反射部分的总衍射强度的比例为约23％，并且在(220)平面中衍射强度的比例超过23％的结构在该平面方向上具有取向性能(或取向性)。尤其是在(220)平面中衍射强度的比例等于或大于50％的结构中，上述效果可得到进一步增强并且这种情况是特别优选的。为了抑制由于Staebler-Wronski效应所造成的光退化现象以及降低晶粒的边界密度，本发明人经深入的研究后发现，由晶体成分产生的拉曼散射强度(典型地在520cm-1附近)优选为由无定形成分(典型地在480cm-1附近)产生的拉曼散射强度的至少三倍。
为了在沉积期间实现具有上述取向性和结晶比率的硅基薄膜的形成，以及总体上以高速实现其蚀刻，等离子体过程的控制就成为一项重要的技术工作。为了进行高速薄膜形成，需要增加输入的功率以提高气体源的分解效率，但这时，不仅中性的活性物质起着沉积和蚀刻的作用，而且离子也同时被加速。该离子是在基材附近的护套区域中通过静电吸引加速的，它是造成晶体晶格扭曲或在薄膜中通过离子与沉积薄膜的碰撞产生空隙的主要原因，因此它阻碍了高质量硅基薄膜的形成并且降低了与底层的粘合性或耐环境性。这里如果等离子体是在压力PR很高的条件下产生的话，那么就会增加等离子体中的离子与其它离子，活性物质等的碰撞机会，以致于使离子的冲击作用降低或使离子的密度本身降低
除此之外，在压力PR很高以及基材与作为高频引入电极的电极的附近间的距离很小的情况下，据信高密度等离子体会在基材的附近产生，于是促进了沉积薄膜表面的反应，例如沉积作用和蚀刻作用。
通过调节形成条件，例如等离子体的压力和电功率以及通过控制等离子体的密度或活性物质的类型就可以高速形成上述高质量的硅基薄膜。
经过深入的研究，本发明入发现：在高速形成具有高取向性和高结晶比率的高质量硅基薄膜中优选使用如下的条件：由Q＝P0×PR/S/d确定的Q值为50或更大，其中，P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。尤其是在考虑到降低离子破坏等作用，压力优选为50mTorr或更高。
此外，在SiH4系统中以高压进行高速薄膜形成的情况下，由于作为反应副产物的较高级硅烷的产生，所以可观察到结晶度下降并且诸如产生的聚硅烷等粉末会沉积在装置，排气系统等上，它是装置运转率降低的主要原因，然而在卤化硅系统中，几乎不会看到任何聚硅烷产生的明显痕迹，该系统从维修保养的角度上看是非常优异的。
此外，产生的等离子体不需要散布在整个真空容器中，并且可允许在基材与高频引入电极之间限定等离子体的形状，当等离子体到达真空容器的壁时，由于真空容器壁受到加热，因而释气是不可避免的，但抑制从壁释气的作用也可由基材和高频引入电极间限定的等离子体来实现。
在使用高频等离子体CVD法形成硅薄膜的情况下，高速薄膜的形成可通过形成含氢的硅烷-卤化物基活性物质，例如由向卤化硅中加入氢形成的SiX2H或SiXH2来实现。为了形成含氢的硅烷-卤化物基活性物质，例如上面提到的SiX2H或SiXH2，需要将SiX4与活化氢进行活性反应，但本发明使用相对高的压力和等离子体密度的形成方法据信在这点上也是非常优异的。含氢的硅烷-卤化物基活性物质，例如上面提到的SiX2H或SiXH2对沉积的主要贡献据信在于能实现高速薄膜形成，但对于氢的其它作用，所包括的改进有：由于氢基所造成的表面扩散的活化而改善了结晶度，在薄膜表面内或附近处提取F的作用，由于钝化作用所造成的晶粒边界的失活等，在该反应系统中，氢的作用似乎是很大的。尤其是对于卤化硅和氢流量之间的关系，为更好的显示出上述作用，优选氢流量等于或大于卤化硅的流量。
下面将描述本发明光电元件的结构部件。
图1所示的是本发明光电元件实例的示意截面图。在图1中，参考数字101指的是基材，102为半导体层，103为第二透明导电层，104为电流集电极。此外，101-1为支撑体，101-2为金属层， 101-3为第一透明导电层。它们都是基材101的结构元件。
(支撑体)
由金属，树脂，玻璃，陶瓷，半导体块等制成的板状元件或片状元件均可作为支撑体101-1。其表面可具有精细的不匀度。可使用透明支撑体以使得光能够穿过支撑体。此外，通过将基材制成长规格的形状，使用卷至卷(roll-to-roll)法就可实现连续的薄膜形成。尤其是象不锈钢或聚酰亚胺等柔性材料适合作为支撑体101-1材料。
(金属层)
金属层101-2起着电极和用于反射到达支撑体101-1的光并在半导体层102中对其再利用的反射层的作用。优选使用Al，Cu，Ag，Au，Cumg，AlSi等作为其材料。适合使用的形成方法例如有蒸发、溅射、电沉积或印刷。金属层101-2优选在其表面上具有不匀度。因此，在半导体层102中反射光光程长度会增加使短路电流增强。如果支撑体101-1或第一透明导电层101-3具有高的电导率的话，就可省去金属层101-2。对于光线是通过支撑体入射的结构，优选不配置金属层101-2。
(第一透明导电层)
第一透明导电层101-3起着增加入射光和反射光不规则反射的作用以增加半导体层102中的光程长度。此外，它还起着防止金属层101-2中的原子扩散或迁移到半导体层102而使光电元件分流的作用。而且，由于其具有适中的电阻率，因而它可起着防止由于半导体层中诸如针孔等缺陷造成短路的作用。如果不需要这些作用的话，就可不配置第一透明导电层。对于金属层101-2，优选第一透明导电层101-3在其表面上具有不匀度。还优选第一透明导电层101-3是由导电的氧化物例如ZnO，ITO等制成的，并且它可使用诸如蒸发，溅射，CVD，电沉积等方法来形成。可向这些导电氧化物中加入用于改变电导率的物质。
(基材)
通过上述方法，根据需要将金属层101-2和第一透明导电层101-3堆叠在基材101-1上，从而形成基材101。此外，为了易于将各元件整合在一起，可在基材101中配置绝缘层作为中间层。
(半导体层)
可使用Si的非晶相，结晶相或其多相作为本发明硅基半导体和半导体层102的主要材料。也可以用含有C或Ge的Si合金来代替Si。在半导体层102中含有氢和/或卤素原子。其优选含量在0.1～40原子％。而且，半导体层102可进一步含有氧，氮等。
为了将半导体层变成P型半导体层，可加入元素周期表中第III族元素，然而为了将半导体层变成n型半导体层，可加入第V族元素。作为P型层和n型层的电特性，优选活化能为0.2eV或更小，更优选为0.1eV或更小。此外，电阻率优选为100Ωcm或更小，并且最优为1Ωcm或更小。
在叠层元件(stack cell)(具有多个pin结的光电元件)情况下，优选在光线入射侧附近的pin结的i型半导体层具有宽带隙，并且离光线入射侧的距离越远，pin结的i型半导体层带隙越窄。此外，优选在i型层中，带隙的最小值相对于薄膜厚度方向中心更接近P型层。具有较少光吸收的结晶半导体或宽带隙半导体适合作为在光线入射侧上的掺杂层(P型层或n型层)。作为堆叠有两个pin结的叠层元件的实例，具有i型硅基半导体层的优选组合包括无定形半导体层和含有结晶相的半导体层的组合，含有结晶相的半导体层和含有结晶相的半导体层的组合，每一个都是按从光线入射侧上看的顺序排列的。
此外，作为堆叠有三个pin结的光电元件的实例，具有i型硅基半导体层的优选组合包括无定形半导体层，无定形半导体层和含有结晶相的半导体层的组合，无定形半导体层，含有结晶相的半导体层和含有结晶相的半导体层的组合，含有结晶相的半导体层，含有结晶相的半导体层和含有结晶相的半导体层的组合，每一个都是按从光线入射侧上看的顺序排列的。
作为i型半导体层，优选光(630nm)的吸收系数(α)为5000cm-1或更高，在用太阳模拟器的人造阻光照射(AM1.5，100mW/cm2)下，光电导率(σp)为10×10-5S/cm或更大，无照电导率(σd)为10×10-6或更小，并且由恒定光电流法(CPM)得到的Urbach能为55meV或更小。作为i型半导体层，甚至也可使用那些略呈p型或n型的半导体层。
下面将对作为本发明构成部件的半导体层102作进一步描述。图3是本发明光电元件一个实施例的示意截面图，它含有一具有单pin结的半导体层102。在图3中，标号102-1指的是显示出第一电导率类型和含有结晶相的半导体层，积叠于其上的是包括本发明硅基薄膜的含结晶相的i型半导体层标号102-2，和显示出第二电导率类型的非单晶半导体层102-3。在具有多个pin结的半导体层中，优选至少要有一个结具有上面的构成。
(形成半导体层的方法)
为形成本发明的硅基半导体和上述半导体层102，优选使用高频等离子体CVD法。下面将描述通过高频等离子体CVD法形成半导体层102的步骤的适当实例。
(1)将压力可降低的半导体形成真空容器中的内压降低到给定的沉积压力。
(2)将材料气例如源气，稀释气等引入到沉积室中，沉积室的内部设定在给定的沉积压力下，同时通过使用真空泵排出沉积室内部的气体。
(3)使用加热器将基材101设定在给定的温度下。
(4)由高频电源振荡产生的高频引入到上述沉积室中。引入到上述沉积室中的方法包括：使用导波器输入高频功率并通过由氧化铝陶瓷等制成的介电窗口将其引入到沉积室中，或者使用同轴电缆输入高频功率并经金属电极将其引入到沉积室中。
(5)在沉积室中产生一等离子体以分解源气并在沉积室中放置的基材101上形成一沉积薄膜。根据需要重复该步骤多次，从而形成半导体层102。
当形成半导体层102时，在沉积室中的条件优选为：基材温度为100～450℃，压力为0.5mTorr-20Torr，高频功率密度为0.001～1W/cm3(输入功率/沉积室体积)。
适用于形成本发明硅基半导体和上述半导体层102的源气包括可气化的含有硅原子的化合物，例如SiH4，Si2H6等和卤化硅例如SiF4，Si2F6，SiH2F2，SiH2Cl2，SiCl4和Si2Cl6等。至少一部分i型半导体层使用卤化硅来形成。在此情况下，特别优选使用SiF4。上述材料中，在平常温度下为气态的材料通过汽缸来使用，而呈液态的材料通过隋性气体的鼓泡来使用。在采用合金系统的情况下，希望进一步向源气中加入含Ge或C的可气化化合物，例如GeH4或CH4。
优选在将源气引入到沉积室中的同时用稀释气体进行稀释。该稀释气体可包括H2，He等。而且作为源气或稀释气体可加入含氮气，氧气等可气化的化合物。
为了将半导体层制成一p型层，可使用B2H6，BF3等作为掺杂气体。除此之外，为了将半导体层制成一n型层，可使用PH3，PF3等作为掺杂气体。在沉积一晶体相薄膜或具有吸收光少或宽带隙的层例如SiC的情况下，优选增加稀释气对源气的比例并引入一具有相对高功率密度的高频。
(第二透明导电层)
第二透明导电层103在光线入射侧起着电极的作用，并且通过恰当地设定其薄膜的厚度还可起着抗反射薄膜的作用。对第二透明导电层103来说需要其在半导体层102的可吸收波长区域内具有高透光率和低的电阻率。在550nm下的透光率优选为80％或更高，更优选为85％或更高。
电阻率优选为5×10-3Ωcm或更小，更优选为1×10-3Ωcm或更小。
优选使用ITO，ZnO，In2O3等作为第二透明导电层103的材料。诸如蒸发，CVD，喷涂，旋涂或浸涂等方法优选作为其形成方法使用。可向这些材料中加入改变电导率的物质。
(集流电极)
为了提高电流的收集效率，集流电极104设置在透明电极103上。优选使用通过用漏板(mask)的溅射，印刷导电糊膏或焊料糊膏，用导电糊膏固定金属线等形成电极构图金属的方法作为其形成方法。
顺便提及，当在某些特殊场合需要时，保护层可形成在光电元件的两面上。此外，增强材料例如铜板等可进一步设置在光电元件的表面上(在光线入射和反射侧)。
在下面的实施例中，本发明将通过采用太阳能电池作为光电元件的一个实例进行详细的描述，但这些实施例并不构成对本发明的限制。
(实施例1)
使用图2中所示的沉积薄膜形成装置201，根据下面的步骤形成硅基薄膜。
图2是一示意性的截面图，它示出了用于制造本发明的硅基薄膜和光电元件的沉积薄膜形成装置的一个实例。在图2中所示的沉积薄膜形成装置201包括基材供给容器202，半导体形成真空容器211～216，基材收卷容器203和气体通道221～227的组合。在沉积薄膜形成装置201中，带状导电基材204通过各个容器和气体通道 带状导电基材204从安装在基材供给容器202的线轴上松开并在基材卷绕容器203中缠绕在另一个线轴上。
每个半导体形成真空容器211～216都具有一沉积室并将辉光放电通过将来自高频电源251～256的高频功率施加在室中的高频输入电极241～246而引入，于是源气被分解，从而使半导体层沉积在导电基材204上。此外，为了将源气或稀释气引入，气体输入管231～236与各个半导体形成真空容器211～216相连接。
在图2中所示的沉积薄膜形成装置201装有6个半导体形成真空容器，但是在下面的实施例中，不需要在所有的半导体形成真空容器中产生辉光放电，根据要制造的光电元件的层结构，可分别选择各容器中辉光放电的有无。此外，在每个半导体形成真空容器中，配有一未描述的薄膜形成区调节板以调节导电基材204与放电空间的接触面积，以便通过调节该板，而调节在各个容器中形成的各半导体层的薄膜厚度。此外，排列各半导体形成真空容器中高频引入电极以便通过使用未描述的可移动装置，就可改变每个半导体形成真空容器中的高频输入电极与基材间的距离d。
首先，将由不锈钢(SUS430BA)制成的带状基材(40cm宽，200m长，0.125mm厚)充分地脱脂，清洗并安装在未描述的连续溅射装置上，通过用Ag电极作为靶子的溅射汽化生成100nm厚的Ag薄膜。而且，通过使用ZnO靶子，在Ag薄膜上用溅射法使1.2微米厚的ZnO薄膜汽化形成从而形成带状导电基材204。
下一步，在基材供给容器202中安装导电基材204收卷在其上的线轴，导电基材204经输入侧的气体通道，半导体形成真空容器211，212，213，214，215和216以及在输出侧的气体通达基材收卷容器203，并且为了不使带状导电基材204松驰，还要进行张力调节。然后，通过用一未说明的具有真空泵的排空系统，将基材供给容器202，半导体形成真空容器211，212，213，214，215和216以及基材收卷容器203充分地排空到5×10-6Torr或更低
之后，当运转排空系统时，通过气体输入管232将源气和稀释气供给到半导体形成真空容器212中。
此外，通过每个气体输入管并同时通过每个未说明的各个通道气体供给管，向除了半导体形成真空容器212外的其它半导体形成真空容器中以200sccm供给H2，作为通道气体的H2以500sccm供给到各气体通道中。在此情况下，控制排空系统的排气容量以调节半导体形成真空容器212中的压力达到所要求的压力。形成条件如表1所示。
表1
 212的形成条件 源气 SiF4：50sccmH2：300sccm
基材温度 400℃
压力 100mTorr
在半导体形成真空容器212中的压力稳定后，导电基材204开始从基材供给容器202向基材收卷容器203移动。
下一步，在半导体形成真空容器212中，由高频电源252向高频输入电极242中输入高频，在半导体形成真空容器212的沉积室中产生辉光放电，在固定的时间内，在导电基材204上形成含结晶相的i型半导体层从而形成硅基薄膜。在上述方法中，由表面积S为100cm2的高频输入电极242向半导体形成真空容器212中输入频率为2.45GHz，功率为300W的高频。此外，当通过使用可移动装置把高频输入电极和基材间的距离d设定为3cm和6cm时，进行硅薄膜的形成(实施例1-1A和1-2A)。此时，由公式Q＝P0×PR/S/d获得的Q值分别为100和50。
然后，除了高频输入电极和基材间的距离设定为9cm外，重复实施例1-1A的步骤，由此形成硅基薄膜(比较例1A)。此时，Q值为33.3。
对实施例1-1A和1-2A以及比较例1中形成的硅基薄膜进行切割，对截面进行SEM观察，并测量薄膜的厚度，以及测定薄膜的形成速率。其结果示于表2中。
然后，对于各例中高频输入电极与基材间各个距离d，形成硅基薄膜，其薄膜厚度统一为1μm(实施例1-1B和1-2B以及比较例1B)。
对于实施例1-1B和1-2B以及比较例1B中制备的硅基薄膜，用X射线衍射装置测量衍射峰，测定(220)的衍射强度与总衍射强度的比并进一步从(220)反射的衍射峰的半宽度处测定Scherrer半径。此外，通过恒定的光电流法(CPM)测量Urbach能。这些结果均列于表2中。
表2
实施例1-1  实施例1-2 比较例1
 d  3cm  6cm  9cm
 Q  100  50  33.3
薄膜形成速率  1  0.95  0.4
(220)衍射强度与总衍射强度的比  1  0.98  0.8
(220)Scherrer半径  1  1.02  0.75
Urbach能  30meV  31meV 60meV
注释：在表2中，薄膜形成速率，(220)的衍射强度与总衍射强度的比和(220)的Scherrer半径均是以相对值表示的，它是相对实施例1-1的值进入归一化，在该实施例中的每个相应值均取为1。
如表2所示，实施例1-1和1-2的硅基薄膜与比较例1的薄膜相比，具有较大的薄膜形成速率，较强的(220)取向性较大晶粒尺寸和较好的薄膜质量。由上述结果可见，本发明的硅基薄膜是非常优异的。
(实施例2)
使用图2中所示的沉积薄膜形成装置201，根据下述步骤形成硅基薄膜，
与实施例1一样，制备带状导电基材204并安装在沉积薄膜形成装置201上，然后，通过使用未说明的含有真空泵的排空系统，将基材供给容器202，半导体形成真空容器211，212，213，214，215和216以及基材收卷容器203充分地排空到5×10-6Torr或更低。
然后，当运转排空系统同时，由气体输入管232向半导体形成真空容器212中供给源气和稀释气。
此外，从气体输入管并同时从未说明的各个通道气体供给管，向除了半导体形成真空容器212外的其它半导体形成真空容器中供给200sccm的H2，作为通道气体的500sccm的H2供给到各气体通道中。在此情况下，控制排空系统的排气容量以调节半导体形成真空容器212中的压力达到所要求的压力。
下一步，在半导体形成真空容器212中，由高频电源252向高频输入电极242中输入高频，在半导体形成真空容器212的沉积室中产生辉光放电，在导电基材204上形成含结晶相的i型半导体层(薄膜厚度为1μm)从而形成硅基薄膜。在上述方法中，由表面积S为100cm2的高频输入电极242向半导体形成真空容器212中输入频率为2.45GHz，功率为300W的高频。用表3所示不同的H2流量进行硅薄膜的形成。高频输入电极和基材间的距离d设定为3cm(实施例2-1，2-2和2-3)。
表3
 212的形成条件 源气 SiF4：50sccmH2：25sccm(实施例2-1)H2：50sccm(实施例2-2)H2：75sccm(实施例2-3)
基材温度 400℃
压力 100mTorr
测量实施例2-1，2-2和2-3中形成的硅基薄膜的拉曼散射光谱，并测定在520cm-1附近(源自结晶成分)和480cm-1附近(源自无定形成分)获得的拉曼强度的比。此外，通过恒定的光电流法(CPM)测量Urbach能。这些结果列于表4中。
表4
实施例2-1 实施例2-2 实施例2-3
 SiF4/H2 50/25  50/50  50/75
拉曼强度比(520cm-1/480cm-1) 5.0  7.5  7.8
 Urbach能 35meV 32meV  31meV
由结果可见，实施例2-1，2-2和2-3中的硅基薄膜具有优异的结晶性以及薄膜质量，并优选设定流量为SiF4＜H2。
(实施例3)
使用图2中所示的沉积薄膜形成装置201，根据下述步骤形成硅基薄膜。
与实施例1一样，制备带状导电基材204并安装在沉积薄膜形成装置201上，然后，通过使用未说明的含有真空泵的排空系统，将基材供给容器202，半导体形成真空容器211，212，213，214，215和216以及基材收卷容器203充分地排空到5×10-6Torr或更低
然后，当运转排空系统同时，由气体输入管232向半导体形成真空容器212中供给表5中所示的源气和稀释气。
表5
 212的形成条件 源气 SiF4：50sccmH2：300sccm
基材温度 400℃
压力 50mTorr(实施例3-1)100mTorr(实施例3-2)500mTorr(实施例3-3)10mTorr(比较例3)
此外，从气体输入管并同时从未说明的各个通道气体供给管，向除了半导体形成真空容器212外的其它半导体形成真空容器中供给200sccm的H2，作为通道气体的500sccm的H2供给到各气体通道中。
下一步，在半导体形成真空容器212中，由高频电源252向高频输入电极242中输入高频，在半导体形成真空容器212的沉积室中产生辉光放电，在导电基材204上形成含结晶相的i型半导体层(薄膜厚度为1μm)从而形成硅基薄膜。在上述方法中，由表面积S为100cm2的高频输入电极242向半导体形成真空容器212中输入频率为2.45GHz，功率为800W的高频。用表5所示半导体形成真空容器212中四种不同的压力进行硅薄膜的形成。高频输入电极和基材间的距离d设定为3cm(实施例3-1，3-2和3-3以及比较例3)。
对于实施例3-1，3-2和3-3以及比较例3中制备的硅基薄膜，用X射线衍射装置测量衍射峰，测定(220)的衍射强度与总衍射强度的比并进一步从(220)反射中衍射峰的半宽度处确定Scherrer半径。此外，通过恒定的光电流法(CPM)测量Urbach能这些结果均列于表6中。
表6
实施例3-1 实施例3-2 实施例3-3 比较例3
 PR  50mTorr  100mTorr  500mTorr  10mTorr
 Q  50  100  500  10
(220)衍射强度与总衍射强度的比   1  1.05  1.10  0.75
(220)Scherrer半径   1  1.07  1.12  0.75
 Urbach能  36meV  31meV  31meV  60meV
注释在表6中，薄膜形成速率，(220)的衍射强度与总衍射强度的比和(220)的Scherrer半径均是以相对值表示的，它是以实施例3-1的值为标准进行归一化，在该实施例中的每个相应值均取为1。
如表6所示，实施例3-1，3-2和3-3的硅基薄膜与比较例3的硅基薄膜相比，具有较强的(220)取向性，较大晶粒尺寸和较好的薄膜质量。由上述结果可见，本发明的硅基薄膜是非常优异的。尤其当半导体形成真空容器212中的压力PR为50mTorr或更高时，发现它们具有更佳的性能。
(实施例4)
使用图2中所示的沉积薄膜形成装置201，根据下述步骤形成图4所示的pin型光电元件。图4是一示意性的截面图，它示出了具有本发明硅基薄膜的光电元件的一个实例。在图4中，使用与图1中相同的数字标记，并省去对其说明。该光电元件的半导体层是由无定形的n型半导体层102-1，含有结晶相的i型半导体层102-2和微结晶的p型半导体层102-3组成。即该光电元件是所谓的pin型单电池光电元件。
与实施例1一样，制备带状导电基材204并安装在沉积薄膜形成装置201上，然后，通过使用未说明的含有真空泵的排空系统，将基材供给容器202，半导体形成真空容器211，212，213，214，215和216以及基材收卷容器203充分地排空到5×10-6Torr或更低
然后，当运转排空系统同时，由气体输入管231～233向半导体形成真空容器211～213中供给源气和稀释气。
此外，从气体输入管并同时从未说明的各个通道气体供给管，向除了半导体形成真空容器211～213外的其它半导体形成真空容器中供给200sccm的H2，作为通道气体的500sccm的H2供给到各气体通道中。在此情况下，控制排空系统的排气容量以调节半导体形成真空容器211～213中的压力达到所要求的压力。
表7
 211的形成条件 源气 SiH4：20sccmH2：100sccmPH3(用H2稀释到2％)：30sccm
基材温度 300℃
压力 1.0Torr
 212的形成条件 源气 SiH4：50sccmH2：300sccm
基材温度 400℃
压力 100mTorr
 213的形成条件 源气 SiH4：10sccmH2：800sccmBF3(用H2稀释到2％)：100sccm
基材温度 200℃
压力 1.2Torr
在半导体形成真空容器211～213中的压力稳定后，导电基材204开始从基材供给容器202向基材收卷容器203移动。
下一步，在半导体形成真空容器211～213中，由高频电源251～253向高频输入电极241～243中输入高频，在半导体形成真空容器211～213的每个沉积室中产生辉光放电，然后，在导电基材204上形成无定形n型半导体层(薄膜厚度为30nm)，含结晶相的i型半导体层(薄膜厚度为1.5μm)和微晶的p型半导体层(薄膜厚度为10nm)从而形成硅基薄膜。
在上述方法中，向半导体形成真空容器211中输入频率为13.56MHz，功率密度为5mW/cm3的高频，而向半导体形成真空容器213中输入频率为13.56MHz，功率密度为30mW/cm3的高频。此外，由表面积S为100cm2的高频输入电极242向半导体形成真空容器212中输入频率为2.45GHz，功率密度为300mW/cm3的高频。除此之外，将高频输入电极和基材间的距离d设定为3cm。此时，由公式Q＝P0×PR/S/d确定的Q值为100。然后，将如此形成的带状光电元件用来说明的连续组件形成装置加工成36cm×22cm的太阳能电池细件(实施例4)。
下一步，除了高频输入电极和基材间的距离d设定为9cm外，重复实施例4的步骤，从而形成太阳能电池组件(比较例4)。此时，Q值为33.3。
使用太阳能模拟器(AM1.5，10mW/cm2)测量实施例4和比较例4所生产的太阳能电池组件的光电转化效率。当实施例4中太阳能电池组件的光电转化效率被归一化为1时，比较例4所生产的太阳能电池组件的光电转化效率值为0.85。
此外，用横切带试验(切口间的间隙距离为1mm；方格(或正方形)数：100)，测定导电基材与半导体层间的粘合力。然后，在温度为85℃，湿度为85％的黑暗地方放置预先测量了初始光电转化效率的太阳能电池组件，并保持30分钟，之后在70分钟内将温度降低到-20℃并保持30分钟。然后再在70分钟内将环境恢复到85℃和85％的湿度。在重复该循环100次之后，再测量光电转化效率以测定由于温度和相对湿度试验所造成的光电转化效率的变化。而且，在50℃下保持预先测量了初始光电转化效率的太阳能电池组件，并用AM1.5和100mW/cm2的人造太阳光照射500小时，然后对光电转化效率进行测量以测定由于光退化试验所造成的光电转化效率的变化。其结果示于表8中。
表8
实施例4 比较例4
初始光电转化效率 1  0.85
横切带试验所得存在的方格数 1  0.85
由于温度和相对湿度试验而造成光电转化效率的变化(试验后的效率/初始效率) 1.0  0.90
由于光退化试验而造成的光电转化效率的变化 1.0  0.90
初始光电转化效率和根据横切带试验得到的存在的方格数是以相对值表示的，是相对实施例4的值进行归一化，在该实施例中的每个相应值均取为1。
由结果可见，具有本发明光电元件的太阳能电池组件是非常优异的。
(实施例5)
使用图2中所示的沉积薄膜形成装置201，根据下述步骤形成图5所示的光电元件。图5是一示意性的截面图，它示出了具有本发明硅基薄膜的光电元件的一个实例。在图5中，使用与图1中相同的数字标记，并省去对其说明。该光电元件的半导体层包括无定形的n型半导体层102-1，含有结晶相的i型半导体层102-2，微晶的p型半导体层102-3，无定形的n型半导体层102-4，含有结晶相的i型半导体层102-5和微晶的p型半导体层102-6。即该光电元件是所谓的pin-pin型双电池光电元件。
与实施例1一样，制备带状导电基材204并安装在沉积薄膜形成装置201上，然后，通过使用未说明的含有真空泵的排空系统，将基材供给容器202，半导体形成真空容器211，212，213，214，215和216以及基材收卷容器203充分地排空到5×10-6Torr或更低。
然后，当运转排空系统同时，由气体输入管231～236向半导体形成真空容器211～216中供给源气和稀释气。
此外，从未说明的各个通道气体供给管向各气体通道供给作为通道气体的500sccm的H2。在此情况下，控制排空系统的排气容量以调节半导体形成真空容器211～216中的压力达到所要求的压力。用于底部电池和顶部电池的形成条件均示于表7中。
在半导体形成真空容器211～216中的压力稳定后，导电基材204开始从基材供给容器202向基材收卷容器203移动。
下一步，在半导体形成真空容器211～216中，由高频电源251～256向高频输入电极241～246中输入高频，在半导体形成真空容器211～216的每个沉积室中产生辉光放电，然后，在导电基材204上形成无定形n型半导体层(薄膜厚度为30nm)，含结晶相的i型半导体层(薄膜厚度为2.0μm)和微晶的p型半导体层(薄膜厚度为10nm)从而形成底部电池，然后，进一步在导电基材204上形成无定形n型半导体层(薄膜厚度为30nm)，含结晶相的i型半导体层(薄膜厚度为1.2μm)和微晶的p型半导体层(薄膜厚度为10nm)从而形成顶部电池，由此形成双电池光电元件。
在上述方法中，向半导体形成真空容器211和214中输入频率为13.56MHz，功率密度为5mW/cm3的高频，而向半导体形成真空容器213和216中输入频率为13.56MHz，功率密度为30mW/cm3的高频。此外，由表面积S各为100cm2的高频输入电极242，245向半导体形成真空容器212和215中输入频率为2.45GHz，功率密度为300mW/cm3的高频。除此之外，将高频输入电极和基材间的距离d设定为3cm。此时，由公式Q＝P0×PR/S/d确定的Q值为100。然后，将如此形成的带状光电元件用未说明的连续组件形成装置加工成36cm×22cm的太阳能电池细件(实施例5)。
实施例5的太阳能电池组件的光电转化效率是实施例4的光电转化效率的1.2倍，并且在温度和相对湿度测试和光退化测试中具有优异的粘合性和耐用性。由上述可知，具有本发明光电元件的太阳能电池组件是非常优异的。
如上所述，根据本发明，在用含有卤化硅和氢气的源气的高频等离子体CVD中，通过控制供给的功率P0(W)，高频输入电极的面积S(cm2)，高频输入电极与基材间的距离d(cm)和压力PR(mTorr)，以使由公式Q＝P0×PR/S/d确定的Q值为50或更高，就能以高速沉积出具有高结晶比和具有良好结晶性的硅基薄膜，并且通过使用该硅基薄膜作为含有在基材上至少一个pin结的光电元件的至少一个i型半导体层的至少一部分，就可以在远低于以前的生产成本下形成具有良好光电转化效率，优异的粘合性和耐环境性的光电元件。

Claims (16)

1、一种形成硅基薄膜的方法，它包括用含有卤化硅和氢气的源气进行高频等离子体CVD，其中由公式Q＝P0×PR/S/d确定的Q值为50或更高，其中，P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。
2、根据权利要求1的方法，其中卤化硅含有氟和氯中的至少一种元素。
3、根据权利要求1的方法，其中源气中氢气的流量不小于卤化硅的流量。
4、根据权利要求1的方法，其中压力PR为50mTorr或更高。
5、一种用含有卤化硅和氢气的源气进行高频等离子体CVD形成的硅基薄膜，其中高频等离子体CVD是在下述条件下进行的：由公式Q＝P0×PR/S/d确定的Q值为50或更高，其中，P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。
6、根据权利要求5的薄膜，其中卤化硅含有氟和氯中的至少一种元素。
7、根据权利要求5的薄膜，其中源气中氢气的流量不小于卤化硅的流量。
8、根据权利要求5的薄膜，其中压力PR为50mTorr或更高。
9、根据权利要求5的薄膜，其中由结晶成分产生的拉曼散射强度至少为由无定形成分产生的拉曼散射强度的三倍。
10、根据权利要求5的薄膜，其中用X射线或电子束衍射，(220)的衍射强度占总衍射强度的比例为50％或更高。
11、一种光电元件，它包括由至少一个在基材上的pin结组成的半导体层，其中用含有卤化硅和氢气的源气进行高频等离子体CVD形成的至少一个i型半导体层，其中该元件包括在下述条件下形成的含有结晶相的硅基薄膜：由公式Q＝P0×PR/S/d确定的Q值为50或更高，其中，P0(W)为供给功率，S(cm2)为高频引入电极的面积，d(cm)为高频引入电极和基材之间的距离，PR(mTorr)为压力。
12、根据权利要求11的光电元件，其中卤化硅含有氟和氯中的至少一种元素。
13、根据权利要求11的光电元件，其中源气中氢气的流量不小于卤化硅的流量。
14、根据权利要求11的光电元件，其中压力PR为50mTorr或更高。
15、根据权利要求11的光电元件，其中由硅基薄膜结晶成分产生的拉曼数射强度至少为由无定形成分产生的拉曼散射强度的三倍。
16、根据权利要求11的光电元件，其中用X射线或电子束衍射硅基薄膜，(220)的衍射强度占总衍射强度的比例为50％或更高。
CN01124925A 2000-05-31 2001-05-31 硅基薄膜的形成方法,硅基薄膜和光电元件 Pending CN1330392A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP162805/2000 2000-05-31
JP2000162805A JP2001345273A (ja) 2000-05-31 2000-05-31 シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子

Publications (1)

Publication Number Publication Date
CN1330392A true CN1330392A (zh) 2002-01-09

Family

ID=18666659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01124925A Pending CN1330392A (zh) 2000-05-31 2001-05-31 硅基薄膜的形成方法,硅基薄膜和光电元件

Country Status (4)

Country Link
US (1) US6706335B2 (zh)
EP (1) EP1160879A3 (zh)
JP (1) JP2001345273A (zh)
CN (1) CN1330392A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345272A (ja) * 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
US6706336B2 (en) 2001-02-02 2004-03-16 Canon Kabushiki Kaisha Silicon-based film, formation method therefor and photovoltaic element
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7080528B2 (en) * 2002-10-23 2006-07-25 Applied Materials, Inc. Method of forming a phosphorus doped optical core using a PECVD process
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
US20090293952A1 (en) * 2008-05-27 2009-12-03 Francois Andre Koran Thin Film Photovoltaic Module
DE102010004720B4 (de) 2010-01-15 2019-04-25 Siemens Healthcare Gmbh Solarbetrieb von medizinischen Geräten
EP2547516A1 (en) 2010-03-19 2013-01-23 Solutia Inc. Photovoltaic module with stabilized polymer
WO2011115629A1 (en) 2010-03-19 2011-09-22 Solutia, Inc. Thin film photovoltaic module with contoured deairing substrate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3429899A1 (de) * 1983-08-16 1985-03-07 Canon K.K., Tokio/Tokyo Verfahren zur bildung eines abscheidungsfilms
US5476694A (en) * 1984-10-24 1995-12-19 Canon Kabushiki Kaisha Method for forming deposited film by separately introducing an active species and a silicon compound into a film-forming chamber
US4987008A (en) * 1985-07-02 1991-01-22 Semiconductor Energy Laboratory Co., Ltd. Thin film formation method
CH668145A5 (fr) 1986-09-26 1988-11-30 Inst Microtechnique De L Unive Procede et installation de depot de silicium amorphe hydrogene sur un substrat dans une enceinte a plasma.
EP0538840B1 (en) * 1991-10-22 1997-03-12 Canon Kabushiki Kaisha Photovoltaic device
JP3197036B2 (ja) 1991-11-14 2001-08-13 鐘淵化学工業株式会社 結晶質シリコン薄膜の形成方法
JPH06112509A (ja) * 1992-09-28 1994-04-22 Oki Electric Ind Co Ltd マイクロマシンの製造方法
JP2984537B2 (ja) 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
US6057005A (en) * 1996-12-12 2000-05-02 Canon Kabushiki Kaisha Method of forming semiconductor thin film
EP2251913A3 (en) 1997-11-10 2012-02-22 Kaneka Corporation Method of Manufacturing Silicon-Based Thin Film Photoelectric Converter and Plasma CVD Apparatus Used for Such Method
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
EP0994515B1 (en) * 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法

Also Published As

Publication number Publication date
US6706335B2 (en) 2004-03-16
US20020034645A1 (en) 2002-03-21
JP2001345273A (ja) 2001-12-14
EP1160879A2 (en) 2001-12-05
EP1160879A3 (en) 2006-05-17

Similar Documents

Publication Publication Date Title
US7074641B2 (en) Method of forming silicon-based thin film, silicon-based thin film, and photovoltaic element
US6855621B2 (en) Method of forming silicon-based thin film, method of forming silicon-based semiconductor layer, and photovoltaic element
JP4214585B2 (ja) 半導体デバイス、半導体デバイスの製造方法及び製造装置
DE69617854T2 (de) Verfahren zur Herstellung einer photovoltaischen Vorrichtung
CN1182591C (zh) 光生伏打器件、光电换能器及其制造方法
CN1201408C (zh) 薄膜多晶太阳能电池及其形成方法
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
CN1096715C (zh) 光电转换元件
CN1601758A (zh) 光电元件及光电元件的形成方法
JP2001267611A (ja) 薄膜太陽電池及びその製造方法
CN1501513A (zh) 叠层型光电元件
CN101582464A (zh) 在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法
CN1049426A (zh) 光致电压器件及其制造方法
JP4940290B2 (ja) 光電変換装置及びその製造方法
JP2001345272A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
CN1469494A (zh) 光电转换元件
CN1476052A (zh) 叠层体形成方法以及光电器件的制造方法
WO2011065343A1 (ja) 光電変換装置及びその製造方法
CN1330392A (zh) 硅基薄膜的形成方法,硅基薄膜和光电元件
CN1298207A (zh) 半导体器件及其制造方法
JP4126812B2 (ja) 光半導体素子
JPH10242492A (ja) 非晶質シリコンゲルマニウム薄膜の製造方法及び光起電力素子
JP4756820B2 (ja) 太陽電池
JPWO2011114551A1 (ja) 太陽電池及びその製造方法
TWI790245B (zh) 光電轉換裝置之製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication