CN1324194A - 当取样通信信号时衰减不需要的频率 - Google Patents

当取样通信信号时衰减不需要的频率 Download PDF

Info

Publication number
CN1324194A
CN1324194A CN01121269.1A CN01121269A CN1324194A CN 1324194 A CN1324194 A CN 1324194A CN 01121269 A CN01121269 A CN 01121269A CN 1324194 A CN1324194 A CN 1324194A
Authority
CN
China
Prior art keywords
mentioned
signal
capacitor
filter
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01121269.1A
Other languages
English (en)
Other versions
CN1263318C (zh
Inventor
B·S·哈龙
G·J·戈麦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1324194A publication Critical patent/CN1324194A/zh
Application granted granted Critical
Publication of CN1263318C publication Critical patent/CN1263318C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一个模拟信号(VIN)转换成数字信号,通过在多个点及时取样模拟信号以产生代替模拟信号的一个取样信号(22)。一个滤波操作有利于合并取样操作(102)。该滤波操作滤除模拟信号以此产生代替了过滤的模拟信号模型的取样信号。数字信号被从取样信号中产生。

Description

当取样通信信号时衰减不需要的频率
本申请根据35U.S.C.119(e)(1)要求2000年5月提出的待审临时专利申请US60/204902的优先权。
本发明一般涉及频道通信，特别是涉及在频道通信中衰减不需要的频率。
在利用频道的通信应用中，例如无线和有线的射频通信，在想得到的频道中的能量可能比邻近不需要的频道的能量低得多。因此，为了从想得到的信道中提取通信信号，通信接收机的结构必须解决邻近信道特别是能量比所需信道高的信道引起的干扰问题。
一些传统的RF接收机结构，例如超外差式和直接转换结构，利用高“SAW”滤波器(信道选择滤波器)来衰减干扰。这样的滤波器产生一个相对干净的信道信号，然后通过使用传统的低分辨的模数转换器(ADCs)转换成数字格式。然而，这些滤波器是典型的陶瓷或石英机电滤波器，它的不利之处体积大、成本高，并且还强加了一个不确定的大信号功率损耗。
在高度集成的通信系统中，直接转换结构一般是较佳的，因为他们允许SAW滤波器的消除，所以元件数减少。此结构也允许在数字域中使用用数字滤波器完成想要的信道选择。一个典型的直接转换结构在图1的框图中进行了描述。RF通信信号在11处合成，并应用到在13的抗混叠滤波器。抗混叠滤波器13的输出被应用到一个高频模数转换器(例如一个Δ∑调制器)15。模数转换器(ADC)工作在一个可选择的取样率以数字化包括干扰的整个频带。然后，干扰通过在17的数字滤波器进行衰减。从每一个元件11、13、15和17的输出的相应信号也在图1中图示的进行了描述。
直接转换结构通过权衡模拟滤波器的复杂性(消除外部的模拟SAW滤波器)去增加重复取样速率和ADC的动态范围来提供高综合性能。这种方法的优点是由于外部元件的消除，成本降低了，但是一般而言缺点是增加了功耗。ADC的增加动态范围的请求是由于不严格的前端滤波器引起的较高干扰能量(相对于想要的信号)造成的。
此外，为了保持想要的频带外的互调产物，需要高线性。例如，在GSM系统中，在135KHz中至少需要80dB，在第三代无线通信系统中，在2MHz带宽中，差不多需要80dB。因此，所需的ADC设计是非常具有挑战性的，并且不利的是消耗了大量的功率。直接转换结构的另一个缺点是这样的，因为干扰连同想要的信号一起转换成了数字格式，通过自动增益控制(AGC)提供的任何增益也被应用于干扰了。
因此，提供出用于干扰频道的衰减而没有前述的传统方法的缺点是令人可取的。
本发明将开关电容滤波器集合到在ADC输出的取样模拟信号的处理中。和ADC合并的开关电容滤波器有利地消除了使用大的、成本高的滤波器的需要，而且还避免了前述的复杂的ADC设计特征。
图1图解的描述了一个传统的直接转换接收机结构的实例。
图2图解的描述了按照本发明的通信接收机的示范性实施例的相关部分。
图3更详细地图示图2的相关部分。
图4描述了图3的滤波器组的示范性的实施例。
图5图示的描述了一个与图4的滤波器组有关的示范性的脉冲响应。
图6图示的描述了按照本发明的示范性的滤波器组的脉冲响应。
图7图示的描述了有图6的脉冲响应的滤波器组的频率响应。
图8图示的描述了按照本发明的另一个示范性的滤波器组的脉冲响应。
图9图示的描述了有图8的脉冲响应的滤波器组的频率响应。
图10描述了通过图2-4的实施例完成的示范性的操作。
图2图示了按照本发明的一个通信接收机(例如GSM或CDMA)的示范性的实施例的相关部分。图2所示的通信接收机实例的基带部分包括一个ADC23((例如一个Δ∑调制器)，被连接以接收诸如在图1的13处所示的抗混叠滤波器的模拟输入。ADC23连接到开关电容滤波器组(或多个这样的滤波器组)21。滤波器组21也被连接去接收抗混叠器13的输出。开关电容滤波器组21与ADC23共同用于衰减干扰，并协助ADC23的抽样操作。因此，在ADC23的数字化输出24，通过开关电容滤波器组21的操作，干扰频率已经衰减。在想要的频道上的包含所需通信的数字化信息的信号24被应用到能够处理该信号的数字化处理部分25，例如，以任何想得到的传统方法。
图3图解的描述了图2的ADC23的示范性实施例的相干部分。特别是，图3描述了用于一个开关电容电路的单端输入取样网络的一个实例。开关S1和S2由通过存储相关的电荷到电容器CIN用于取样模拟输入信号VIN的交换控制器33控制。为了驱动一个包括一个运算放大器35和一个积分电容器CINT的积分器，在开关控制器33的控制下的开关S3和S4合作用于转储存储在电容器CIN中的电荷。积分器的输出36提供给ADC23的远端37。该远端部分在现有技术中是公知的，因此在图3中没有明显地详述。开关电容器设备在图3中的S1-S4和CIN也是常规的(其它标准设备可能也被使用)，积分器30也是如此。按照本发明，输入信号VIN应用到开关电容滤波器组21，以在调制器23的电荷相加节点32上提供一个输出。
图4描述了按照本发明的一个滤波器组的示范性的实施例。图4的滤波器组实例包括5部分，一般指定为K0、K1、K2、K3和K4。这样的每一部分包括相关的一对开关，S1K0和S3K0、S1K1和S3K1等等。图4的每一个开关对操作上地与图3的开关对S1和S3对应。例如，通过存储电荷到电容器CK0，图4的开关S1K0与图3的开关S2合作去抽样输入信号VIN。同样，图4的开关S3K0与图3的开关S4合作用于从电容器CK0转储电荷去驱动积分器30。图4的剩余部分K1到K4的开关对也合同3的开关S2和S4合作来执行取样和转储，类似于关于对部分K0的前述描述。
图4的开关通过图3的开关控制器33控制，以便于实施有限脉冲响应(FIR)的滤波器，例如图5描述的有脉冲响应的滤波器。为了实施图5描述的滤波器特性，开关控制器33控制图4的开关，所以在通过图3的开关S1-S4所执行的取样和转储循环期间，图4的滤波器部分中的一个的开关S1K0-S1K4中的一个和图3中的开关S2合作以将电荷(取样)存储在其相关的电容器中。图4的滤波器其它部分的开关S3K0-S3K4中的一个和图3中的开关S4合作以将电荷从其相关电容器中转储。
实现图5所示的滤波器特性的一个特殊的实施例在随后的步骤(1)-(5)中进行描述。(1)通过图3的开关S1和S2的一个给出的取样操作期间，图4的开关S1K0也和图3的开关S2合作来取样在电容器CK0上的输入信号VIN。此后，在通过图3的开关S3和S4执行相应(紧跟着)的转储操作期间，图4的开关S3K1和图3的开关S4合作来转储来自电容器CK1的电荷；同时，来自图3的电容器CIN的电荷经由图3的开关S1和S2也被转储。(2)在图3的开关S1和S2的下一个操作期间，图4的开关S1K1和图3的开关S2合作来执行针对电容器CK1的一个取样操作。在通过图3的开关S3和S4执行相应(紧跟着)的转储操作期间，图4的开关S3K2和图3的开关S4合作来转储来自电容器CK2的电荷。(3)在图3的开关S1和S2的下一个操作期间，图4的开关S1K2和图3的开关S2合作来执行关于电容器CK2的一个取样操作。在通过图3的开关S3和S4执行相应(紧跟着)的转储操作期间，图4的开关S3K3和图3的开关S4合作来转储来自电容器CK3的电荷。(4)在图3的开关S1和S2的下一个操作期间，图4的开关S1K3和图3的开关S2合作来执行关于电容器CK3的一个取样操作。在通过图3的开关S3和S4执行相应(紧跟着)的转储操作期间，图4的开关S3K4和图3的开关S4合作来转储来自电容器CK4的电荷。(5)在图3的开关S1和S2的下一个操作期间，图4的开关S1K4和图3的开关S2合作来执行关于电容器CK4的一个取样操作。在通过图3的开关S3和S4执行相应(紧跟着)的转储操作期间，图4的开关S3K0和图3的开关S4合作来转储来自电容器CK0的电荷。
在图3的开关S1和S2的下一个操作期间，图4的开关S1K0再一次和图3的开关S2合作来执行针对电容器CK0的另一个取样操作，借此能够看出步骤(1)再一次被执行，并重复步骤(1)-(5)。
如上面描述的操作(1)-(5)，一般来说，一个或更多的电容器可以同时充电，并且来自一个或更多电容器的电荷在一个给出的转储脉冲期间被转储。
上面描述的图4的滤波器组的操作响应开关控制器33，引起符合第(I-4)取样(在当前周期之前输入被取样4个时钟周期)的电荷将从一个图4的电容器中被转储；同时，与图3的电容器CIN的第ⅰ(当前)抽样相对应的电荷被转储。上述操作完成了图5的滤波器特性。
如上所示，大量的滤波器组可以被提供在21，为了提供一个有任何想要的抽头数。如图4和图5所示，在21的滤波器组可以完成非产简单的FIR，这样就可以用来在希望的频率上衰减干扰。通过使用线性相位FIR滤波器可以如图4示出的那样避免不需要的相位失真。在滤波器组中的电容器，例如电容器CK0-CK4可以按规定产生希望的滤波器特性。为了获得一个希望的滤波器特性的这样定标的滤波器在现有技术的开关电容滤波器的设计中已经是众所周知的了。
自动增益控制(AGC)功能可以被很容易的提供，例如，通过开关图3中的综合电容器CINT从一个值到另一个值就能够得到，因此，有效的规定了信号。因为该规定信号在于扰通过滤波器21已经衰减后出现，所以在积分器36的输出的失真减少了。
依靠图3中的开关控制33的操作，图4中示范性的电容器组能够完成一个或更多的FIR响应。不同的FIR响应可以执行不同的滤波器，或者相同滤波器的不同规定。在每一次循环中，FIR滤波器将被执行决定哪些电容器被用于取样和哪些电容器将被用于转储。使用顺向数字设计技术，交换机控制器33被设计为实现交换必要的次序来产生希望的FIR响应。
在某些实施例中，开关电容滤波器21与抗混叠滤波器13一起被设计来提供全部性能的最佳化。当最小化在模拟抗混叠滤波器、FIR滤波器和ADC中的功率损耗时，按照通信信道规定，最佳化的目标就是去衰减干扰。
按照本发明的其它示例性的特征，在不同的应用中通过相互作用这些取样正输入的电容器就能够很容易的获得具有负系数的FIR滤波器，由此它们被转储到负求和节点，并且反之亦然。
图6图示的描述了按照本发明的示范性的开关电容器FIR滤波器的脉冲响应。例如，图6的滤波器特性适合于在一个GSM系统的通信接收机中使用。图7图示的描述了与图6的滤波器特性相关的性能。曲线71图示了当仅仅图6的FIR滤波器被应用时的特性，而曲线72图示了当图6所示特性的滤波器与一个第三级抗混叠滤波器结合时的特性。曲线72显示了好于25dB抑制的干扰。
图8图示的描述了按照本发明的另一个示范性的开关电容器FIR滤波器的脉冲响应。例如，图8的滤波器特性适合于使用在WCDMA系统中的通信接收机操作。图9图示了使用图8的滤波器特性通过三级抗混叠滤波器(92)和仅通过图8的滤波器获得的性能。
图10描述了通过图2-4的实施例完成的示范性的操作。在100，接收包括干扰的模拟信号。在102，结合用于移除干扰的滤波器功能执行前述的取样操作。在103，取样操作的结果被提供(转储)去转换成数字格式。
从前面的描述中很清楚的看到本发明提供给了一种用于滤除带外干扰的高线性、低功率技术，而且通过消除外部的滤波器元件，启用一个综合通信接收机。通过在信号转换成数字格式之前滤除带外干扰，ADC的设计的复杂性与现有技术装置比较是减少了，其中所有的干扰都转换成数字信号，然后数字的滤除。本发明可以利用一个简单的、无源的、具有一个非常小的非零系数的FIR开关电容器网络(与ADC的功能性融合在一起)，并且该滤波器可以被最佳化以产生与大部分临界干扰成一条直线的带阻区域。这样允许有相对于用于直接转换接收机的ADC低至少12-20dB的动态范围的ADC的使用。这样低动态范围的ADC有较小尺寸和功率要求，同时也要求较小的噪声隔离。在FIR滤波器中的小数量的非零元系数和它在ADC的取样输入的应用提供了一个简单的实现。可以表明用于非零系数的单一整数比在通过ADC要求的尺寸和动态范围方面可以提供的更小。此外，通过简单的改变应用到FIR滤波器组的开关控制，滤波器可以被规划来处理需要的不同频带请求。这特别是可用于多方式收发信机设计，并且也允许ADC和滤波器在不同频带之间共用，因此减少了整体的成本。有效的功率减小从作为开关电容器ADC的输入级部分的合并FIR滤波器中产生(Δ∑，线性的(piplined)或其它有一个在它的输入的单级能完成取样功能的ADC)。这种转换器的第一级是用于线性和信噪比功能的临界级。本发明重新使用用于FIR功能的第一级，并且也重新使用ADC的积分器(见图3的30)来完成滤波器的实现，因此有利的完成了功率减小。
尽管本发明的示范性的实施例已经在上面详细的描述了，这并没有限制本发明的范围，因为它可以被实践在各种实施例中。

Claims (32)

1．一种把模拟信号转换成数字信号的方法，包括：
接收模拟信号；
在多个点及时取样模拟信号以产生一个代替模拟信号的取样信号；
结合上述的取样步骤，一个滤波操作滤除模拟信号，由此取样信号代表了滤除的模拟信号的模型；
从取样信号中产生数字信号。
2．按照权利要求1的方法，其中上述的滤波器操作是一个有限脉冲响应(FIR)操作。
3．按照权利要求2的方法，其中上述的有限脉冲响应操作是一个线性的相位有限脉冲响应操作。
4．按照权利要求1的方法，其中上述的结合步骤包括使用一个开关电容滤波器组去代替滤波操作。
5．按照权利要求4的方法，其中上述的使用步骤包括在第一方式下控制在开关电容滤波器组中的开关来实现一个第一滤波操作。
6．按照权利要求5的方法，其中上述的使用步骤包括在第二方式下控制在开关电容滤波器组中的开关来实现一个第二滤波操作。
7．按照权利要求1的方法，其中上述的取样步骤包括同时充电至少一个电容器。
8．按照权利要求7的方法，其中上述的取样步骤包括同时从至少一个电容器中转储电荷。
9．按照权利要求1的方法，其中上述的取样步骤包括同时从至少一个电容器中转储电荷。
10．按照权利要求1的方法，其中上述的取样步骤包括转储从第一电容器到一个充电求和节点，一个第一充电代表了模拟信号的取样；并且也同时转储从第二电容器到该充电求和节点，一个第二充电代表了模拟信号的第二取样，而从时间方式优于第一信号的第一取样。
11．按照权利要求1的方法，其中模拟信号是一个运行在频道上的通信信号；和其中的滤波操作滤除模拟信号外的干扰频率。
12．一种装置，用于在把模拟信号转换成数字信号中使用，包括：
一个输入，用于接收模拟信号；
一个取样器，连接到上述的输入，用于在模拟信号上完成取样操作，其中模拟信号在多个点及时被取样以产生一个代替模拟信号的取样信号；
一个滤波器，连接到上述的取样器，用于结合上述的取样操作，一个滤波操作滤除模拟信号，由此取样信号代替了滤除的模拟信号的模型；和
一个输出，连接到上述的滤波器，用于提供取样信号到一个能产生数字信号的电路。
13．按照权利要求12的装置，其中上述的滤波器操作是一个有限脉冲响应(FIR)操作
14．按照权利要求12的装置，其中上述的有限脉冲响应操作是一个线性的相位有限脉冲响应操作。
15．按照权利要求12的装置，其中上述的滤波器包括一个开关电容滤波器。
16．按照权利要求15的装置，包括一个连接到上述的开关电容滤波器的开关控制器，用于控制在上述的开关电容滤波器中的开关以实现一个需要的滤波器操作。
17．按照权利要求21的装置，其中上述的取样器包括有用于存储或转储电荷的一个第一电容器的一个第一开关电容器网络。
18．按照权利要求17的装置，其中上述的滤波器包括有用于存储或转储电荷的一个第二电容器的一个第二开关电容器网络。
19．按照权利要求18的装置，其中上述的第一和第二电容器被连接到一个公共节点。
20．按照权利要求18的装置，上述的第一开关电容器网络包括一个连接到上述的第一电容器用于在上述的第一电容器充电时使用的开关，和其中的上述开关也被连接到上述的第二电容器，用于在第二电容器充电时使用。
21．按照权利要求18的装置，其中上述的第二开关电容器网络包括多个用于选择存储或转储电荷的电容器。
22．按照权利要求18的装置，包括一个连接到上述第一和第二开关电容器网络用于控制第一和第二开关电容器网络中开关的开关控制器，由此上述的第一和第二电容器分别同时存储电荷。
23．按照权利要求22的装置，其中上述的开关控制器进一步用于控制上述第一和第二开关电容器网络中的开关，由此上述的第一和第二开关电容器分别同时转储电荷。
24．按照权利要求23的装置，其中上述从第一电容器转储的电荷代表模拟信号的的第一取样；和其中上述从第二电容器转储的电荷代表模拟信号的的第二取样，并且从实间方式上由于模拟信号中的第一取样。
25．按照权利要求24的装置，其中上述第一和第二电容器被连接到一个公共节点，并且包括一个连接到开关控制器的开关，用于在上述的开关控制器的控制下，选择性的连接上述公共节点到上述装置的更远一级的一个输入。
26．按照权利要求12的装置，其中上述的模拟信号是一个运行在频道上的通信信号，和其中的上述滤波器操作滤除模拟信号外的干扰频率。
27．按照权利要求12的装置，包括连接到所述输出的所述电路，并且其中所述电路包括一个所述滤波器部分。
28．按照权利要求27的装置，其中上述的滤波器部分包括一个积分器电路。
29．一个通信接收装置，包括：
一个输入，用于接收在第一频率的通信信号；
一个混频器，连接到上述输出用于混合从上述第一频率到一个第二频率的通信信号；
一个模数转换装置，连接到上述混频器，用于转换上述的第二频率信号从模拟格式到数字格式，上述的模数转换装置包括一个连接到上述混频器的取样器，用于在上述的第二频率信号上完成一个取样操作，其中其中上述的第二频率信号在多个点及时被取样以产生一个代替上述的第二频率信号的取样信号；一个连接到上述取样器的滤波器，用于合并上述的取样操作，一个滤波操作滤除上述的第二频率信号，由此取样信号代表了滤除的上述第二频率信号的模型；连接到上述取样器的电路，用于接收上述取样信号并从这里产生一个数字信号。
30．按照权利要求29的装置，其中上述电路包括一个积分器电路。
31．按照权利要求30的装置，其中上述的积分器电路是一个单端积分器电路。
32．按照权利要求29的装置，其中上述的电路包括增量总和调制电路。
CN01121269.1A 2000-05-15 2001-05-15 当取样通信信号时衰减不需要的频率 Expired - Lifetime CN1263318C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US20490200P 2000-05-15 2000-05-15
US60/204,902 2000-05-15

Publications (2)

Publication Number Publication Date
CN1324194A true CN1324194A (zh) 2001-11-28
CN1263318C CN1263318C (zh) 2006-07-05

Family

ID=22759956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01121269.1A Expired - Lifetime CN1263318C (zh) 2000-05-15 2001-05-15 当取样通信信号时衰减不需要的频率

Country Status (6)

Country Link
US (1) US6621441B2 (zh)
EP (1) EP1164707B1 (zh)
JP (1) JP2002064380A (zh)
CN (1) CN1263318C (zh)
AT (1) ATE376719T1 (zh)
DE (1) DE60131048T2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313464B (zh) * 2005-11-22 2011-03-02 松下电器产业株式会社 采样混合器和接收器
CN102592599A (zh) * 2011-01-12 2012-07-18 Nxp股份有限公司 信号处理方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961746B1 (en) * 2001-06-12 2005-11-01 Analog Devices, Inc. Current integration circuit with course quantization and small integration capacitor
US6952594B2 (en) 2002-11-22 2005-10-04 Agilent Technologies, Inc. Dual-mode RF communication device
KR100828271B1 (ko) * 2005-08-05 2008-05-07 산요덴키가부시키가이샤 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터
JP4662826B2 (ja) * 2005-08-05 2011-03-30 三洋電機株式会社 スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
JP5046622B2 (ja) * 2005-12-13 2012-10-10 パナソニック株式会社 サンプリングフィルタ装置
US8111741B2 (en) * 2006-10-23 2012-02-07 Panasonic Corporation Sampling filter apparatus and wireless communication apparatus
US8779956B2 (en) * 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
US7605732B2 (en) * 2007-01-29 2009-10-20 Texas Instruments Incorporated Systems and methods for kickback reduction in an ADC
US7904048B2 (en) * 2007-06-29 2011-03-08 Texas Instruments Incorporated Multi-tap direct sub-sampling mixing system for wireless receivers
US7492296B1 (en) * 2007-09-28 2009-02-17 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with input signal and common-mode current nulling
US7489263B1 (en) 2007-09-28 2009-02-10 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
DE112008002851B4 (de) 2007-10-24 2018-06-21 Nuvasive, Inc. Chirurgisches Bewegungsbahnüberwachungssystem und verwandte Verfahren
US8195221B2 (en) * 2008-06-30 2012-06-05 Intel Corporation Loop delay compensation for continuous time sigma delta analog to digital converter
EP2327155A2 (en) * 2008-08-22 2011-06-01 Nxp B.V. Device and method for offset compensation based on hysteresis tracking
US8768997B2 (en) * 2009-02-05 2014-07-01 Qualcomm Incorporated Passive switched-capacitor filters conforming to power constraint
US10224757B2 (en) 2016-12-28 2019-03-05 Texas Instruments Incorporated Methods and apparatus for antenna signal limiter for radio frequency identification transponder
US10038579B1 (en) * 2017-03-15 2018-07-31 Texas Instruments Incorporated Integrated circuits and transponder circuitry with shared modulation capacitor for 3D transponder uplink modulation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939516B1 (en) * 1988-06-13 1993-10-26 Crystal Semiconductor Corporation Chopper stabilized delta-sigma analog-to-digital converter
US5079550A (en) * 1989-10-27 1992-01-07 Crystal Semiconductor Corporation Combining continuous time and discrete time signal processing in a delta-sigma modulator
US5477481A (en) * 1991-02-15 1995-12-19 Crystal Semiconductor Corporation Switched-capacitor integrator with chopper stabilization performed at the sampling rate
US6005506A (en) * 1997-12-09 1999-12-21 Qualcomm, Incorporated Receiver with sigma-delta analog-to-digital converter for sampling a received signal
US6285311B1 (en) * 1999-04-19 2001-09-04 National Semiconductor Corporation Switched capacitor filter circuit having reduced offsets and allowing for offset compensation without a closed feedback loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313464B (zh) * 2005-11-22 2011-03-02 松下电器产业株式会社 采样混合器和接收器
CN102592599A (zh) * 2011-01-12 2012-07-18 Nxp股份有限公司 信号处理方法

Also Published As

Publication number Publication date
EP1164707A3 (en) 2004-12-01
EP1164707A2 (en) 2001-12-19
US20020030617A1 (en) 2002-03-14
EP1164707B1 (en) 2007-10-24
DE60131048D1 (de) 2007-12-06
JP2002064380A (ja) 2002-02-28
CN1263318C (zh) 2006-07-05
ATE376719T1 (de) 2007-11-15
DE60131048T2 (de) 2008-08-07
US6621441B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
CN1263318C (zh) 当取样通信信号时衰减不需要的频率
CA2277756C (en) Flexible and programmable delta-sigma analog signal converter
JP3392670B2 (ja) サンプリング装置
US7079826B2 (en) Digitally controlled analog RF filtering in subsampling communication receiver architecture
US6035320A (en) Fir filter architecture
DE69818916T2 (de) Verfahren zur Abtastung, Abwärtswandlung, und Digitalisierung eines Bandpass-Signals mit Hilfe eines digitalen Prädiktionscodierers
JP2008017220A (ja) チャージドメインフィルタ回路
CN1201495C (zh) 无线电接收机
EP0643488A1 (en) Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
JPH11284491A (ja) ハイブリッドｆｉｒ／ｉｉｒアナログフィルタ
US5561660A (en) Offset and phase correction for delta-sigma modulators
US10122551B2 (en) Methods and systems for programmable digital down-conversion
US5731769A (en) Multi-rate digital filter apparatus and method for sigma-delta conversion processes
JP3628463B2 (ja) デルタシグマ型ａ／ｄ変換器
CN114646798A (zh) 一种应用于中压载波的电流采样电路及方法
US6963732B2 (en) Subsampling communication receiver architecture with relaxed IFA readout timing
US20020172170A1 (en) Spread spectrum demodulation using a subsampling communication receiver architecture
US7190293B2 (en) Sigma-delta analog-to-digital converter and method for reducing harmonics
EP0967719A1 (en) Circuit device for cancelling glitches in a switched capacitor low-pass filter and corresponding filter
WO2008007328A1 (en) Rf signal sampling apparatus and method
US8116715B2 (en) Filter circuit and communication semiconductor device using the same
EP1678832B1 (en) Delta sigma modulator with integral decimation
EP1164702A2 (en) Method of performing A/D conversion, and an A/D converter
JP5114870B2 (ja) フィルタ回路、フィルタリング方法およびコンピュータプログラム
AU728608B2 (en) A method of and a device for analog signal sampling

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060705

CX01 Expiry of patent term