CN1321452C - 增加接地平面电连接通路的格状阵列封装体及封装方法 - Google Patents

增加接地平面电连接通路的格状阵列封装体及封装方法 Download PDF

Info

Publication number
CN1321452C
CN1321452C CNB011436247A CN01143624A CN1321452C CN 1321452 C CN1321452 C CN 1321452C CN B011436247 A CNB011436247 A CN B011436247A CN 01143624 A CN01143624 A CN 01143624A CN 1321452 C CN1321452 C CN 1321452C
Authority
CN
China
Prior art keywords
distance
contact
array
contact mat
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011436247A
Other languages
English (en)
Other versions
CN1424755A (zh
Inventor
张文远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB011436247A priority Critical patent/CN1321452C/zh
Publication of CN1424755A publication Critical patent/CN1424755A/zh
Application granted granted Critical
Publication of CN1321452C publication Critical patent/CN1321452C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种格状阵列(GA，grid array)封装体(package)及形成此种封装体的方法。这种封装体包含有一基板(substrate)，其具有一上表面与一下表面；在基板下则设有多个接触垫(contact pad)，依其排列的位置及方式可分为三群：一中央阵列(center array of contact pads)，其中二最相邻的接触垫相距一第一距离；一外阵列(outer array of contact pads)，其中二最相邻的接触垫相距一第二距离；以及一中间接触垫群(middle group of contact pads)，包含有至少一接地接触垫，用来提供该封装体电连接至地端(ground)的途径；而这三群接触垫相互之间的关系为：中间接触垫群是设于中央阵列及外阵列之间，中间接触垫群与中央阵列相距一第三距离，外阵列与中间接触垫群相距一第四距离，而第三距离及第四距离均大于第一距离及第二距离。

Description

增加接地平面电连接通路的格状阵列封装体及封装方法
技术领域
本发明提供一种格状阵列(grid array)封装体(package)及形成此种封装体的方法，特别是一种增加接地平面电连接通路的球格阵列封装体与形成此种封装体的方法。
背景技术
集成电路(IC，Integrated Circuit)以其强大的信息处理功能及轻巧的体积，早已成为数字时代不可或缺的产品。从信息家电、个人电脑到处理繁杂讯号的中央数据交换系统等等，无不可见集成电路的踪迹。一般来说，集成电路都封装于一个封装体中。这个封装体可以保护集成电路中微小脆弱的电子电路，同时也提供集成电路电连接至外部电路的途径，使该集成电路能由外部电路取得电源供应，与外部电路交换信息，并将接地的电流传导至外部电路。此外，封装体也提供集成电路一个散热的介面。尤其对今日的集成电路来说，其内部晶体管、逻辑门的个数都非常多，集成电路运作的时钟频率也很高，如何消散集成电路运作时产生的大量热量，也是封装体设计时的重要考虑。
请参考图1，图1为传统的四层板球格阵列封装体10用于封装一集成电路12的结构示意图。封装体10包括一基板(substrate)14，集成电路12即安置在基板14的上表面11。基板14中有四层可导通电流的导体层，分别是连接垫(bonding pad)层16、第一内导线层18、第二内导线层20与接触垫(contactpad)层22。集成电路12上设有晶片垫(die pad)30，并以导电线40、42、44分别与分布在基板14上表面11的导电接环(bonding ring)32、指状接点(bonding finger)34电连接。而导电接环32与指状接点34会再分别经由导线(trace)17电连接至导通孔(via hole)26，并以各导通孔26电连接至第一或第二内导线层18或20。为避免这些导通孔26错误地电连接至不应电连接的第一或第二内导线层18、20，第一及第二内导线层18、20均开有以介电材料28填充的间隙，让导通孔26通过而不与之电连接。最后，在接触垫层22上设有多个接触垫(ball pads)24，以走线17电连接至导通孔26，而这些接触垫24上则分布有锡球(solder ball)36，用来与外部电路电连接。集成电路12对外部电路电连接的途径，即先由集成电路12上的晶片垫30，经由导电线40、42、44分别连接到导电接环32、指状接点34，再经由走线17至导通孔26，经过或电连接第一及第二内导线层，最后到达接触垫层22，经由走线17电连接至各接触垫24，并由各接触垫24上的锡球36，电连接至外部电路。
通常，封装体10中用于接地的电连接途径都会经过第一内导线层18，故第一内导线层18也被称为接地平面(ground plane)。同样，封装体10中导通至外部电路电源的电连接途径会经过第二内导线层，故第二内导线层被称为电源平面(power plane)。
请参考图2。图2为传统的封装体10的底视图。由图2中可看出，锡球36依所电连接接触垫分布位置的不同可分类为三群，由中间向外分别是中央阵列、中间接触垫群与外阵列。中央阵列由接地锡球48构成。顾名思义，接地锡球48是用来提供封装体10电连接至外部电路接地端(ground)的途径。中间接触垫群则由电源锡球46组成，用来提供封装体10电连接至外部电路电源的途径。中央阵列的接地锡球48不但提供封装体10接地的电连接途径，更提供集成电路12一个散热的途径。因为导电材料的导热特性通常也很好，导电通路也成为封装体10主要的散热途径。若封装体10只有最外圈的外阵列锡球，则由封装体10中央的集成电路12到外圈的外阵列距离已太长而影响封装体10散热的效率。加上中央阵列的接地锡球48后，位于封装体10中央的集成电路12可直接由中央阵列将多余的热量传导至外部电路，加速封装体10散热的效率。为了提供稳定的电源供应，封装体10以中间接触垫群的电源锡球46作为电连接至外部电路电源的途径。
虽然封装体10有优选的散热效率，但中间接触垫群的存在会影响接地平面的完整，使接地平面中央部分与周围部分的电流通路变得窄小。为详细说明此点，请参考图3。图3为封装体10第一内导线层18的示意图，也就是接地平面。接地平面的周围部分47上设有多个接触导通孔31(提供电连接至此接地平面的途径)及未接触导通孔33(让其他未电连接此接地平面的导通孔通过)。正如前面所提到的，为了要让电连接至中间接触垫群的导通孔26通过，在第一内导线层18上对应导通孔26的位置必须以介电材料28形成通道。因为中间接触垫群的电源锡球46包围在中央阵列接地锡球48的周围，在第一内导线层18上的介电材料28也以环形环绕接地平面的中央部分49，使得中央部分49与周围部分47仅能以狭小的电连接通道43相通。密集的介电材料28会妨碍接地平面中央部分49至周围部分47的电流流动；而电流阻滞会引发不可预期的电磁现象，影响集成电路12的运作。接地平面的电流因阻滞而不稳定的现象也会反馈至集成电路12，造成集成电路12误动作。接地平面的电流受阻，热流传导的途径同样也会受阻，影响封装体10的散热效率。
发明内容
因此，本发明的主要目的在于提供一种增加接地平面电连接通路的球格阵列封装体与形成此种封装体的方法，以改善传统的封装体接地平面受电路导通切割的缺点。
本发明提供一种格状阵列封装体，其包含有：
一具有一上表面与一下表面的基板，该基板的下表面上包括有：
一中央阵列(center array of contact pads)，其包含有多个接触垫(contactpad)，其中二最相邻的接触垫相距一第一距离；
一外阵列(outer array of contact pads)，其包含有多个接触垫(contact pad)，其中二最相邻的接触垫相距一第二距离；以及
一中间接触垫群(middle group of contact pads)，其包含有至少一接地接触垫，用来提供该封装体电连接至地端(ground)的途径；
其中该中间接触垫群是设于中央阵列及外阵列之间，该中间接触垫群与该中央阵列相距一第三距离，该外阵列与该中间接触垫群相距一第四距离，而该第三距离及该第四距离均大于该第一距离及该第二距离。
附图说明
图1为传统的球格阵列封装体的结构示意图。
图2为图1封装体的底视图。
图3为图1封装体第一内导线层的示意图。
图4为本发明球格阵列封装体的结构示意图。
图5为本发明球格阵列封装体的底视图。
图6为图4封装体第一内导线层的示意图。
图中符号说明
50本发明封装体    51上表面
52集成电路
54基板            55下表面
56连接垫层        57导线
58第一内导线层    60第二内导线层
62接触垫层        64接触垫
66导通孔          68介电材料
70晶片垫          72导电接环
74指状接点        76锡球
80、82、84导电线路
92接地锡球        94电源锡球
96第一距离        98第二距离
97第三距离        99第四距离
100中央部分       102周围部分
104电连接通道     131接触导通孔
133未接触导通孔
具体实施方式
在以下所讨论的本发明实施例中，是以四层板球格阵列封装体为例。
请参考图4。图4为本发明以四层板球格阵列封装体50为例，用于封装一集成电路52的结构示意图。封装体50包含一基板(substrate)54，集成电路52即安置在基板54的上表面51。基板54中有四层可导通电流的导体层，分别是连接垫层56、作为接地平面的第一内导线层58、作为电源平面的第二内导线层60与接触垫层62。集成电路52上的晶片垫70以导电线路80、82、84分别与分布在基板54上表面51的导电接环72、指状接点74电连接，而导电接环72、指状接点74各以走线57电连接至导通孔(via hole)66，再电连接至第一或第二内导线层58或60，最后再由各导通孔66经由走线57电连接至各接触垫64。为避免这些导通孔66错误地电连接至不应电连接的第一或第二内导线层58、60，第一及第二内导线层58、60均开有以介电材料68填充的间隙，让导通孔66通过而不与之电连接。接触垫层62上的接触垫64设有锡球76，用来与外部电路电连接。集成电路52对外部电路电连接的途径，即先从晶片垫70经由导电线路80、82、84分别连接到导电接环72、指状接点74，再经由走线57、导通孔66，经过或电连接第一及第二内导线层，最后到达接触垫层62，经由各接触垫64上的锡球76，电连接至外部电路。
请参考图5。图5为本发明封装体50的底视图。本发明封装体50下表面的锡球76依其在不同接触垫上的分布位置由中央至外缘可分为中央阵列、中间接触垫群与外阵列。中央阵列由接地锡球92构成，其中各接触垫最接近的距离为一第一距离96，提供本发明封装体50接地的电连接途径。本发明封装体50与传统的封装体10最大的不同在于中央接触垫群的组成。中央接触垫群包含有电源锡球94，更另设有多个接地锡球92。外阵列包含有各种用途各异的锡球，位于不同的接触垫，其中二最相邻的接触垫相距一第二距离98。中央阵列与中间接触垫群之间间隔为第三距离97，中间接触垫群与外阵列之间间隔为第四距离99。而第三距离97与第四距离99均大于第一距离96与第二距离98。在本实施例中，中间接触垫群中四个角落及四边都设有接地锡球92，外阵列靠近中间接触垫群的内围也设有接地锡球92以与之对应。
本发明封装体50的优点可用图6来说明。图6为封装体50的第一内导线层58(即接地平面)的示意图。接地平面的周围部分102上设有多个接触导通孔131(提供电连接至此接地平面的途径)及未接触导通孔133(让其他未电连接此接地平面的导通孔通过)。为了让电连接至中间接触垫群电源锡球94的导通孔66通过，第一内导线层58的接地平面亦设有介电材料68形成的通道。本发明的封装体50的中央接触垫群在四个角落及四边设有接地锡球92，因此本发明封装体50的接地平面在中央部分100与周围部分102之间仍能保有宽阔的电连接通道104，不会像传统的封装体10的接地平面，其中央部分49与周围部分47电连接通路会被介电材料28切割破坏。故本发明封装体50可避免传统的封装体10接地平面电连接通路狭窄所衍生的问题。
然而在此要附加说明的是，本发明封装体50不仅可在中间接触垫群的四个角落及四边设有接地锡球92，其亦可将接地锡球92设在中间接触垫群的其他位置，只要使中央部分100与周围部分102形成宽阔的电连接通道即可。中间接触垫群可视封装体及集成电路的需要及设计特性设置多个接地锡球，而外阵列亦可在对应位置设置接地锡球以形成更好的电连接通道。
总而言之，传统的封装体10中间接触垫群仅由电源锡球46构成，如此的安排会造成传统的封装体10第一内导线层18的接地平面其中央部分49与周围部分47间电流流动的阻碍。这种电流阻碍会造成不可预期的电磁干扰，影响集成电路12的运作；电流受阻，热流也同样会受阻碍，影响传统的封装体10的散热效率；接地平面电气性质不稳定将回馈至集成电路12，造成集成电路12的误动作。相较之下，本发明封装体50在中间接触垫群除了电源锡球94外，在中间接触垫群的角落及四边设有接地锡球92，如此不但可用中间接触垫群的电源锡球94提供集成电路稳定的电源，亦可维持本发明第一内导线层58接地平面电连接通路的畅通，避免传统的封装体10接地平面电连接通路狭窄所衍生的各种问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，均应属本发明专利的涵盖范围。

Claims (8)

1.一种格状阵列封装体，其包含有：
一具有一上表面与一下表面的基板，该基板的下表面上包括有：
一中央阵列，其包含有多个接触垫，其中二最相邻的接触垫相距一第一距离；
一外阵列，其包含有多个接触垫，其中二最相邻的接触垫相距一第二距离；以及
一中间接触垫群，其包含有多个电源接触垫和用来提供该封装体电连接至地端的途径的至少一接地接触垫；
其中该中间接触垫群是设于中央阵列及外阵列之间，该中间接触垫群与该中央阵列相距一第三距离，该外阵列与该中间接触垫群相距一第四距离，而该第三距离及该第四距离均大于该第一距离及该第二距离，
其中该基板包含一接地平面与多个导通孔，这些导通孔连接到这些电源接触垫且经由一介电材料与该接地平面隔离，该接地平面具有至少一电连接通道位于该中间接触垫群的接地接触垫下面。
2.如权利要求1所述的封装体，其中该中间接触垫群中的各个角落的接触垫均是接地接触垫。
3.如权利要求1所述的封装体，其内设有一集成电路，植于该基板的上表面。
4.如权利要求1所述的封装体，其另包含有多个锡球，附着于该基板的下表面上的多个接触垫。
5.一种形成格状阵列封装体的封装方法，其包含有：
形成一具有一上表面与一下表面的基板；
形成一中央阵列于该基板的下表面上，该中央阵列包含有多个接触垫，其中二最相邻的接触垫相距一第一距离；
形成一外阵列于该基板的下表面上，该外阵列包含有多个接触垫，其中二最相邻的接触垫相距一第二距离；以及
形成一中间接触垫群于该基板的下表面上，该中间接触垫群包含有多个电源接触垫和用来提供该封装体电连接至地端的途径的至少一接地接触垫；
其中该中间接触垫群是设于该中央阵列及该外阵列之间，该中间接触垫群与该中央阵列相距一第三距离，该外阵列与该中间接触垫群相距一第四距离，而该第三距离及该第四距离均大于该第一距离及该第二距离，
在基板内形成一接地平面与多个导通孔，这些导通孔连接到这些电源接触垫且经由一介电材料与该接地平面隔离，该接地平面具有至少一电连接通道位于该中间接触垫群的接地接触垫下面。
6.如权利要求5所述的封装方法，其中该中间接触垫群中的各个角落的接触垫均是接地接触垫。
7.如权利要求5所述的封装方法，其另包含有将一集成电路植于该基板的上表面上的步骤。
8.如权利要求5所述的封装方法，其另包含有将多个锡球附着于该基板的下表面上的多个接触垫的步骤。
CNB011436247A 2001-12-14 2001-12-14 增加接地平面电连接通路的格状阵列封装体及封装方法 Expired - Lifetime CN1321452C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011436247A CN1321452C (zh) 2001-12-14 2001-12-14 增加接地平面电连接通路的格状阵列封装体及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011436247A CN1321452C (zh) 2001-12-14 2001-12-14 增加接地平面电连接通路的格状阵列封装体及封装方法

Publications (2)

Publication Number Publication Date
CN1424755A CN1424755A (zh) 2003-06-18
CN1321452C true CN1321452C (zh) 2007-06-13

Family

ID=4677225

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011436247A Expired - Lifetime CN1321452C (zh) 2001-12-14 2001-12-14 增加接地平面电连接通路的格状阵列封装体及封装方法

Country Status (1)

Country Link
CN (1) CN1321452C (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440453A (en) * 1991-12-18 1995-08-08 Crosspoint Solutions, Inc. Extended architecture for FPGA
US5703402A (en) * 1995-11-13 1997-12-30 Acc Microelectronics Corporation Output mapping of die pad bonds in a ball grid array
US6057596A (en) * 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
US6316828B1 (en) * 1999-11-09 2001-11-13 Advanced Semiconductor Engineering, Inc. Structure of a solder mask for the circuit module of a BGA substrate
CN2510993Y (zh) * 2001-12-14 2002-09-11 威盛电子股份有限公司 格状阵列封装体及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440453A (en) * 1991-12-18 1995-08-08 Crosspoint Solutions, Inc. Extended architecture for FPGA
US5703402A (en) * 1995-11-13 1997-12-30 Acc Microelectronics Corporation Output mapping of die pad bonds in a ball grid array
US6057596A (en) * 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
US6316828B1 (en) * 1999-11-09 2001-11-13 Advanced Semiconductor Engineering, Inc. Structure of a solder mask for the circuit module of a BGA substrate
CN2510993Y (zh) * 2001-12-14 2002-09-11 威盛电子股份有限公司 格状阵列封装体及封装方法

Also Published As

Publication number Publication date
CN1424755A (zh) 2003-06-18

Similar Documents

Publication Publication Date Title
CN1139116C (zh) 集成电路封装及具有该封装的计算机系统
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
CN100382290C (zh) 具有最优化的线接合配置的半导体封装
JP3530920B2 (ja) 多層パッケージ、パッケージング方法及び多層パッケージ化半導体装置
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
CN100438016C (zh) 采用接地拱顶进行引线接合焊球阵列的方法
CN101919053B (zh) 经封装集成电路、封装集成电路的方法和集成电路封装系统
US6448639B1 (en) Substrate having specific pad distribution
CN107026137B (zh) 具有磁性装置的电子模块
CN102301469A (zh) 具有焊球和管脚的集成电路附接结构
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
US7501709B1 (en) BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance
JP2010199286A (ja) 半導体装置
US20060091517A1 (en) Stacked semiconductor multi-chip package
CN104409440A (zh) 线路基板和封装结构
CN1359538A (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
US6975025B2 (en) Semiconductor chip package and method of manufacturing same
CN109427750A (zh) 半导体封装件
EP0031240B1 (en) An electrical component comprising semiconductor chips
US20080042257A1 (en) Die pad arrangement and bumpless chip package applying the same
US20040032022A1 (en) [cavity down ball grid array package]
CN1321452C (zh) 增加接地平面电连接通路的格状阵列封装体及封装方法
US6355978B1 (en) Package for accommodating electronic parts, semiconductor device and method for manufacturing package
CN2510993Y (zh) 格状阵列封装体及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070613