CN1318993C - 计算机系统和操作计算机系统的方法 - Google Patents

计算机系统和操作计算机系统的方法 Download PDF

Info

Publication number
CN1318993C
CN1318993C CNB028204573A CN02820457A CN1318993C CN 1318993 C CN1318993 C CN 1318993C CN B028204573 A CNB028204573 A CN B028204573A CN 02820457 A CN02820457 A CN 02820457A CN 1318993 C CN1318993 C CN 1318993C
Authority
CN
China
Prior art keywords
bus
permission
local
station
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028204573A
Other languages
English (en)
Other versions
CN1571960A (zh
Inventor
R·J·W·巴亚斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1571960A publication Critical patent/CN1571960A/zh
Application granted granted Critical
Publication of CN1318993C publication Critical patent/CN1318993C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Abstract

总线具有本地总线(10a、10b)和共享总线(11a、11b)。仲裁器电路(15)发出仲裁许可(25),以便响应于执行总线访问事务的请求(22)来访问共享总线(11a、11b)。总线站(12)具有请求输出端(17a),用于向仲裁器电路(15)发出请求,所述总线站(12)具有许可输入端(19c),该许可输入端被设置成能独立于仲裁许可(25)而响应于请求(22)来接收本地许可(24)。所述总线站(12)被设置成用于启动事务,在跟随本地许可(24)后的总线周期内响应本地许可(24)将地址加到本地总线(10a、10b)上。桥接电路(16)在本地总线(10a、10b)与共享总线(11a、11b)之间提供耦合器。桥接站接收仲裁许可(25),并且在仲裁许可(25)的条件下的所述总线周期内,使所述耦合器能将地址传递给共享总线(11a、11b)。当桥接电路(16)检测出所述地址寻址共享总线(11a、11b)上的总线单元(14b、14c)并且在所述总线周期之前响应请求(22)未接收仲裁许可(25)时,它发信号通知站(12)禁止事务的进行。

Description

计算机系统和操作计算机系统的方法
本发明涉及一种计算机系统,更具体来讲,涉及在计算机系统中对访问总线的仲裁。
为人们所公知的是,计算机系统配备有共享总线,不同的站能够经由所述共享总线而将地址加到诸如存储器之类的装置。一次只有一个站能够将地址加到总线上。仲裁器被用于防止一个以上的站施加一个地址:在访问总线以前,该站请求访问总线的权限,仲裁器判断将许可请求站中的哪些站进行访问,并将其发信号给那些站。接着,相关站通过将地址加到总线上来启动总线事务。
第5,146,607号美国专利公开了一种计算机系统,在其中许多处理器作为站而连接于共享总线。在US5,146,607中,共享总线与用于每个处理器的本地总线相组合。当处理器对连接于其本地总线的本地存储器进行寻址时,不需要处理器之间的仲裁。当加上寻址本地存储器的地址时,不会为仲裁而丢失时间。只有当加上经由共享总线寻址存储器的地址时,才开始仲裁。本地总线和共享总线经由桥接电路相连接。桥接电路检测连接于共享总线的存储器的地址。当检测时,桥接电路就请求访问共享总线。对于这种情况,桥接电路将不得不参与仲裁。其结果是,经由共享总线寻址存储器将通常要比寻址在本地总线上的存储器更慢。
特别地,本发明的目的是:提供一种计算机系统,在其中为仲裁所失去的时间被最小化。
本发明另外一个目的是:利用总线站来改进计算机系统的速度,所述总线站被设计成在请求访问总线时,仅在接收到总线许可之后才将地址加到总线上。
本发明提供了一种计算机系统,包括:具有连接可寻址总线单元的共享总线和本地总线的通信总线;仲裁器,用于响应执行总线访问事务的请求来发出仲裁许可以访问共享总线;耦合于本地总线的总线站;桥接电路,具有在本地总线与共享总线之间的耦合器,并且耦合于用于接收仲裁许可的仲裁器,所述桥接电路以仲裁许可为条件而在总线周期内使耦合器能将地址传递给共享总线,其特征在于:总线站具有用于向仲裁器发出请求的请求输出端,总线站具有设置成独立于仲裁许可响应请求来接收本地许可的许可输入端,总线站被设置成启动事务,在跟随本地许可之后的总线周期内响应本地许可将地址加到本地总线上,桥接电路当其检测出地址寻址共享总线上的总线单元并且在所述总线周期以前响应请求未接收仲裁许可时,发信号通知总线站禁止事务进展。根据本发明,从一个总线站屏蔽仲裁器对来自于该总线站的请求的响应。当该总线站必须寻址另一个总线站时,它请求访问共享总线。不管是否有来自于仲裁器的响应,在应答时,许可信号就被立即返回到该总线站。由此,该总线站能够通过施加地址而立即继续进行。如果被寻址的单元位于本地总线上,则被寻址的单元就正常进行响应。
如果仲裁器许可对同时具有本地许可的总线访问的话,那么桥接电路就在同一总线周期内将地址传递给共享总线,在该总线周期内首先将所述地址加到本地总线上。也就是说,不必将地址锁存到桥接电路中的寄存器中,为的是能将所述地址从那个寄存器传递到共享总线。这防止了因锁存而造成的延迟。当没有任何许可与本地许可被同时接收到时,桥接电路阻塞来自于共享总线的地址(以及任何更进一步的通信)。在这种情况下,桥接电路发信号通知总线站以禁止总线事务的继续。
在一个实施例中,桥接电路使总线站重新启动事务,开始访问总线的新请求。这在采用管线式访问的总线当中尤为有用,也就是说,在这样的总线中,在总线上同时地执行对连续事务的访问请求、寻址以及数据传输,以便当将当前事务的地址加到总线上并且在该总线上执行先前事务的数据时出现对下一个事务的请求。通过撤消事务,当事务需要共享总线而未接收仲裁许可时,出现了管线传输的最小限度的断开,然而即使当地址处于本地总线上时共享总线被占用,事务也还是能够继续。
在大多数总线中,如果共享总线忙着,继之以撤消的本地许可比简单地不许可访问要花费更多时间。然而,如果共享总线忙着并且地址处于本地总线上时,本地许可将比等待仲裁许可花费更少时间。
在另一实施例中,桥接电路包括地址范围预测电路,该电路形成对跟随请求的地址将处于共享总线上还是将处于本地总线上的预测。如果预测是地址将处于本地总线上,则独立于仲裁许可而产生本地许可。如果预测是地址将处于共享总线上,则桥接电路就响应在未及时接收到仲裁许可请求之后的下一个请求禁止本地许可并将仲裁许可传递给总线站。
任何一类预测机制都是可以使用的。例如,可以使用预测连续地址处于同一范围内的地址相干性机制或者更具体的机制,该机制充分利用有关系统所执行的任务的知识。
在另一实施例中,当事务需要共享总线但没有接收到仲裁许可时,预测共享总线上的地址。由此,当总线站在事务已被撤消之后重试事务时,确保了总线站能够正常地参与仲裁。不再为继之以撤消的本地许可而损失时间。当然,作为选择,响应于连续请求,可以重复本地许可撤消,直到接收了仲裁许可为止。
在另一个实施例中,如果在预测以前总线站已将寻址总线单元的地址加到本地总线上小于预定总线周期数,则将预测本地总线上的地址。
在另一个实施例中,状态受程序控制。由此,当总线站是处理器时,计算机程序可以依据该计算机程序是否将频繁使用本地总线上的资源来选择状态。例如,当处理器被设计成能执行直接来自于存储器的代码或从存储器中的虚拟机指令翻译过来的代码,所述存储器连接于共享总线,而虚拟机指令的翻译器位于本地总线上,处理器在执行虚拟机指令而不是在执行本机代码时,可以设置桥接电路以便独立于仲裁许可来使用本地许可。
在另一个实施例中,另一总线单元耦合于本地总线。所述另一总线单元是能被总线站寻址以及能够寻址其它总线单元的总线单元。这个实施例使用每个请求的源,即所述总线站或另一总线站,来判断是否将使用独立于仲裁许可的本地许可。当另一总线站请求访问时,仲裁许可被用来许可访问。当总线站请求访问时,使用独立于仲裁许可的本地许可。由此,使用两个站最可能发出的地址的知识来最小化延迟。
在下文中,将参照下列图、以举例的方式更详细地描述根据本发明的计算机系统的这些及其它目的和有益方面。
图1示出一个计算机系统;
图2-5示出在总线访问期间出现的信号;和
图6示出一个计算机系统。
图1示出了一个计算机系统。计算机系统包括带有本地部分10a-10b和共享部分11a-11b的总线;上述两部分分别被称为本地总线10a-10b和共享总线11a-11b。计算机系统还包括总线站12、总线单元14a-14c、仲裁器15、桥接电路16、以及另一总线站18。本地总线10a-10b和共享总线11a-11b包括地址线10a、11a和数据线10b、11b。总线站12和第一总线单元14a均连接于本地总线10a、10b。第二和第三总线单元14b、14c以及另一总线站均连接于共享总线11a、11b。本地总线10a、10b和共享总线11a、11b经由桥接电路16而相连接。
总线站12和另一总线站18具有请求输出端,所述请求输出端耦合到仲裁器15的各个请求线路17a、17b。总线总线站12的请求输出端还耦合于桥接电路16。仲裁器15具有许可输出端,所述许可输出端经由各个许可线路19a、b而分别耦合于桥接电路16以及另一总线站18。桥接电路16具有许可输出端,所述许可输出端经由本地许可线路19c而耦合于总线站12。仲裁器15具有撤消输出端,所述撤消输出端经由撤消线路13a、13b而耦合于桥接电路16和另一总线站18。桥接电路16具有撤消输出端,所述撤消输出端经由本地撤消线路13c而耦合于总线站12。
在操作中,总线站12经由本地总线10a-10b和共享总线11a、11b,同时使用总线许可协议来寻址总线单元14a-14c。此外,总线站18还可以请求访问共享总线11a、11b。仲裁器15判断允许哪个总线站12、18何时来寻址共享总线11a-11b。仲裁器15可以使用任何仲裁机制,例如像优先权机制,在该优先权机制中将相对优先权分配给总线站12、18,如果两个总线站12、18同时请求访问共享总线11a-11b的话,则具有最高优先权的总线站12、18首先接收许可信号。作为另一个示例,可以使用循环仲裁机制;于是,总线站12、18就轮流得到最高优先权。
图2示出了时钟信号20、请求信号22、本地许可信号24、共享许可信号25、本地地址信号26、共享地址信号28和撤消信号29。在访问总线10a-10b、11a-11b期间,使用这些信号。在时钟信号20的第一时钟周期中,访问始于请求信号22中的请求脉冲,所述请求信号经由请求线路17a从总线站12到仲裁器15。响应于本地请求信号22,在第一时钟周期内,桥接电路16经由本地许可线路19c而将本地许可脉冲24加到总线站12上。响应于本地许可信号24,在下一个时钟周期内,总线站12将本地地址信号26中的地址信息加到本地总线的地址线10a上。
响应于请求信号22,仲裁器15在共享许可线路19a上生成共享许可信号25。桥接电路16从仲裁器15接收共享许可信号25。作为响应,桥接电路16将本地地址信号26从本地总线的地址线10a传递给共享总线的地址线11a。由此,共享总线的地址线11a上的共享地址信号28变为等于本地总线的地址线10a上的地址。桥接电路例如可以通过本地总线与共享总线的地址线10a与11a之间的开关(未示出)来实现这个,在各随有来自于仲裁器15的共享许可信号25的时钟周期内,使所述开关导通。作为选择,可以代替开关而使用缓冲放大器。
图3示出了当仲裁器15响应于请求信号22而不许可访问共享总线时的信号,以及总线站12在本地总线10a、10b上寻址总线单元14a时的信号。在这种情况下,共享许可信号35不包含许可脉冲。桥接电路16仍发出本地许可信号24,来允许总线站继续施加地址信号26。由此,允许总线站12寻址在本地总线10a、10b上的总线单元14a。桥接电路16监视由总线站12响应本地许可信号24而施加的地址信号26。如果所述地址寻址在本地总线10a、10b上的总线单元14a,那么桥接电路16就不再采取进一步的动作。
图4示出了当仲裁器15不许可访问共享总线11a、11b时和当总线站12寻址在共享总线11a、11b上的总线单元14b、14c时发生的情况。由于桥接电路16监视由总线站12响应于本地许可信号24而施加的共享许可信号35和地址信号26,因此它能检测到这一情况。如果总线站寻址共享总线11a、11b上的总线单元14b、14c(或反之,如果它不寻址本地总线10a、10b上的总线单元14a),并且如果响应于请求信号22,在共享许可信号35中不存在许可,则桥接电路16就在撤消信号49中发出撤消脉冲,并将这一撤消信号经由撤消线路13c加到总线站12上。这导致总线站12在总线事务被完成以前中断总线事务。随后,总线站12通过在请求信号22中发出新的请求脉冲40,来重试事务。随后,可以重现图3或图4的信号。
图4还示出了(以虚线方式)来自于其它总线站(例如,经由请求线路17b的总线站18)的另外的请求脉冲42、44。为简明起见,这些脉冲均显示在单条线路上,不过应当理解的是,这些脉冲事实上可能会出现在来自于不同总线站的不同信号中,还应当理解的是,不同信号中的脉冲可能会同时存在。请求脉冲以管线方式继续:在本地许可信号24的本地许可脉冲有效的时钟周期内,下一个请求42就已经有效。同样,当继许可请求42、44之后访问被许可时由其它总线站施加的地址46、48与后续请求44、40一起同时地被施加。这种管线机制允许总线10a、10b及11a、11b的高效使用,但是它必须要求只有在单个总线周期期间才能施加地址信号26、38中的地址信息,并且在下一个周期内将其删除,以便为遵照下一个许可请求的地址腾出空间。这同样适用于来自于总线站12的地址。因此响应于本地许可信号24而从总线站12施加的地址信号26仅仅持续一个总线周期,并且如果当仲裁器15不许可访问时它寻址共享总线11a、11b上的总线单元14b、14c,那么上述地址信号就会丢失。为了确保这不会引发问题,桥接电路16在撤消信号49中发出脉冲,此脉冲迫使总线站12重试该整个事务,从新的请求40开始。
发出本地许可后紧跟撤消的这一序列比简单地不许可请求要花费更多的时间,这是因为在后一种情况中,总线站12能够立即发出新的请求。因此,如果该请求未被立即许可,则对于本地总线10a、10b(如图3所示)的有保障的访问,是以在寻址共享总线11a、11b上的地址总线单元14b、14c情况下增加的延迟为代价获得的。这是否会导致在速度方面的整体增加,要取决于运行在系统上的应用程序,具体来讲,要取决于使用本地总线单元14a的地址的频率以及拒绝请求的频率(当来自于不同站的请求同时地被发出时,仲裁器将许可访问其中一个请求而拒绝其它请求)。
在一个实施例中,桥接电路16试图预测总线站12是将寻址本地总线10a、10b上的总线单元14a,还是将寻址共享总线11a、11b上的总线单元14b、14c。由此,能够减少因仲裁器15拒绝共享许可而造成的延迟。如果预测出将要寻址本地总线上的总线单元14a,那么桥接电路16就按参照图2、3和4描述的那样进行操作。如果预测出将要寻址共享总线11a,11b上的总线单元14b、14c,那么桥接电路16就把共享许可作为本地许可而从仲裁器15传递到总线站12,以便只有当仲裁器15发出共享许可时才发出本地许可。
图5示出了一实施例中的信号,在该实施例中,由于仲裁器15不曾许可请求并且桥接电路16发现所述地址寻址共享总线11a、11b上的总线单元14b、14c,因而在一个已撤消的事务之后预测总线单元14b、14c的地址。图5的初始部分类似于图4(来自其它站的请求和地址均未示出)。在撤消信号49中的撤消脉冲之后,总线站12发出新请求50。桥接电路16并未立即在本地许可信号24中发出本地许可脉冲。相反,它将共享许可信号35传递给本地许可线路19c。这是因为桥接电路16已经转入这样一种状态,在该状态下,在来自于总线站12的、寻址共享总线11a、11b上总线单元14b、14c的地址信号26之后,按照撤消信号49来预测共享总线11a、11b上的总线单元14b、14c的地址。
在第一时钟周期内,仲裁器15不许可来自于总线单元12的请求50。随即,总线单元12把所述请求50延至下一个时钟周期。当在后续时钟周期内仲裁器15在许可线路19a上发出许可脉冲52时,桥接电路允许本地许可脉冲54在本地许可线路19c上展开(develop)。随后,总线站12将地址信号26中的地址信息加到本地总线10a、10b上。桥接电路16将这条地址信息传递给共享总线11a、11b。
将会认识到的是:与使用撤消脉冲的情形相比,由此减少了从请求脉冲50的开始到总线事务结束的延迟。
可以在桥接电路16中使用预测地址类型的各种方式,以便在图2、3和4中所举例说明的第一操作模式与如图5后一部分中所示的第二操作模式之间进行切换。一般而言,最佳使用的预测技术取决于系统所执行的应用程序的类型。在第一实施例中,可以在已撤消的事务之后使用图5的预测,在上述事务中,当仲裁器15没有发出过共享许可时,总线站试图寻址共享总线11a、11b上的总线单元14b、14c。在第二模式下的事务之后,桥接电路16可以转换回第一模式。在第二实施例中,可以在一个事务之后选择第一模式,在上述事务中总线站12寻址本地总线10a、10b上的总线单元14a,在预定数目时钟周期之后的总线站12不曾寻址本地总线10a、10b上的任何总线单元14a的任何情况下都转换回第二模式。
在第三实施例中,这些模式之间的切换在由总线站执行的程序的控制下发生,所述程序当其使总线站12执行频繁涉及对本地总线10a、10b上的总线单元14a进行寻址的指令时选择第一模式,而当总线站12不得不频繁地寻址共享总线上的总线单元14b、14c时选择第二模式。各种预测技术例如可以通过为如在第一实施例中的一个事务切换到第二模式以及通过根据第二和/或第三实施例进行更永久性的模式切换,而彼此相组合。
将会认识到的是:根据本发明,在第一模式下,有效地从总线站12屏蔽仲裁器15。就总线站12而言,它看起来就好像请求访问并立即接收许可访问的信号一样。由此,即使仲裁器15没有许可访问,总线站12也会施加地址。只要总线单元14a被寻址且被连接于本地总线10a、10b,就不会再有因发生仲裁而造成的进一步延迟。如果寻址共享总线11a-11b上的总线单元14b-14c,则从总线站12的角度看来,因仲裁而造成的延迟就好像所寻址的总线单元14b-14c在响应时很慢一样。
图6示出了一个系统,在该系统中对图1的系统所作的各种添加都是显而易见的。首先,示出了另一总线站60,其连接于本地总线10a、10b并且具有连接于仲裁器15的请求、许可和撤消信号的连接线路。在操作中,另一总线站在仲裁器15的直接控制下访问总线,也就是独立于桥接站16的许可而访问总线。当许可另一总线站60进行访问时,桥接电路16激活在本地总线10a、10b与共享总线11a、11b之间的耦合。
图6还示出了桥接电路16中的耦合器160、控制电路162以及地址范围预测电路164。耦合器162在控制电路162的控制下,将总线部分10a、10b和11a、11b耦合起来。控制电路162判断耦合器160是否应被激活,并且判断是否及何时产生本地许可信号、撤消信号等等。预测电路164监视地址,以便当发出后续地址时形成预测是否需要立即发出本地许可。将这一预测作为控制信号施加到控制电路172,以控制是否立即发出本地许可信号。总线单元12具有耦合于预测电路164的输出端,以便于例如在总线站12中执行的程序控制下而发信号通知在本地或共享总线上的地址是否要期待的。当然,任何其它的总线站也都可以具有这样的输出端。
将要理解的是,所示的实施例仅仅举例说明了所述系统更为重要的方面。而不应将本发明局限于所述实施例。例如,在实际中,可能还需要在请求总线站12、18与仲裁器15之间进行某种进一步的信号交换,以表明在许可之后何时再次释放总线11a-11b,或者表明是否撤消总线请求。在一个实施例中,这可以是由为总线站12的桥接电路16来处理,或者可以将这种释放信号直接从总线站12加到仲裁器15上。
同样,尽管对于总线站12而言已经显示出将要无条件地许可对本地总线10a-10b进行访问,但是在另一个实施例中,可以在这条本地总线10a-10b上采用本地仲裁。在这种情况下,许可输入端19c耦合于本地仲裁器(未示出),该本地仲裁器可以被并入桥接电路16中并且独立于仲裁器15而许可访问。此外,尽管已经独立地示出了可寻址的总线单元14a-14c以及能够寻址总线11a-11b的总线站12、18,但是事实上一些或所有单元都能够(在请求访问之后)被寻址以及进行寻址。

Claims (8)

1.一种计算机系统,包括:
具有连接可寻址总线单元的共享总线(11a、11b)和本地总线(10a、10b)的通信总线;
仲裁器(15),用于响应执行总线访问事务的请求(22)来发出仲裁许可(25)以访问共享总线(11a、11b);
耦合于本地总线的总线站(12);
桥接电路(16),具有在本地总线(10a、10b)与共享总线(11a、11b)之间的耦合器,并且耦合于用于接收仲裁许可(25)的仲裁器(15),所述桥接电路(16)以仲裁许可(25)为条件而在总线周期内使耦合器能将地址传递给共享总线(11a、11b),其特征在于:总线站(12)具有用于向仲裁器(15)发出请求的请求输出端(17a),总线站具有设置成独立于仲裁许可(25)响应请求(22)来接收本地许可(24)的许可输入端(19c),总线站(12)被设置成启动事务,在跟随本地许可(24)之后的总线周期内响应本地许可(24)将地址加到本地总线(10a、10b)上,桥接电路(16)当其检测出地址寻址共享总线(11a、11b)上的总线单元(14b、14c)并且在所述总线周期以前响应请求(22)未接收仲裁许可(25)时,发信号通知总线站(12)禁止事务进展。
2.如权利要求1所述的计算机系统,其中所述桥接电路(16)被设置成当桥接电路(16)检测出地址寻址共享总线(11a,11b)上的总线单元(14b,14c)并且在所述总线周期以前响应请求(22)未接收仲裁许可(25)时取消本地许可(24),所述总线站(12)被设置成响应于所述发信号通知禁止进展,以向仲裁器的另一请求(40)为开始重新启动事务。
3.如权利要求2所述的计算机系统,其中所述桥接电路(16)可在第一与第二状态之间切换,在其中分别在独立于仲裁许可(25)的情况下和以仲裁许可(25)为条件而允许响应来自总线站的请求而发出本地许可(24)信号,所述桥接电路(16)包括地址范围预测电路,并且依据地址范围预测电路预测出来自于总线站(12)的下一地址分别寻址本地总线上的总线单元(14a)还是寻址共享总线(11a、11b)上的总线单元(14b、14c)而切换到第一或第二状态。
4.如权利要求3所述的计算机系统,其中地址范围预测电路被设置成当桥接电路(16)检测出地址寻址共享总线(11a、11b)上的总线单元(14b、14c)并且在所述总线周期以前响应请求未接收到仲裁许可(25)时,将桥接电路(16)切换为第二状态。
5.如权利要求3所述的计算机系统,  其中地址范围预测电路被设置成刚一检测出具有本地总线上的总线单元(14a)的地址的事务时就将桥接电路(16)切换到第一状态,而当在预定数目的总线周期期间尚未检测出这种事务时就将桥接电路(16)切换到第二状态。
6.如权利要求3所述的计算机系统,  其中总线站(12)具有到桥接电路(16)的耦合器,用于在程序的控制下将桥接电路(16)设置到第一和/或第二状态。
7.如权利要求1所述的计算机系统,还包括耦合于本地总线的另一总线站,所述另一总线站(60)可以被总线站寻址,并且可操作地用来经由总线寻址总线单元,所述另一总线站(60)具有耦合于仲裁器(15)的请求输出端和许可输入端,以便使所述另一总线站(60)仅在仲裁许可之后将另一地址加到本地总线上。
8.一种操作计算机系统的方法,其中所述系统包括:
具有用于连接可寻址总线单元的共享总线和本地总线的通信总线;
仲裁器,用于响应执行总线访问事务的请求而发出仲裁许可以访问共享总线;
总线站;
所述方法包括:
使耦合器能以仲裁许可为条件而将地址传递给共享总线,
其特征在于:总线站具有用于向仲裁器发出请求的请求输出端,总线站具有设置成独立于仲裁许可响应于请求来接收本地许可的许可输入端,总线站被设置成用于启动事务,在跟随本地许可之后的总线周期内响应于本地许可将地址加到本地总线上,所述方法包括在所述总线周期内启动所述使能功能,当地址寻址共享总线上的总线单元并且在所述总线周期以前响应请求未接收到仲裁许可时,发信号通知总线站以禁止事务的进展。
CNB028204573A 2001-10-16 2002-10-04 计算机系统和操作计算机系统的方法 Expired - Fee Related CN1318993C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203937 2001-10-16
EP01203937.6 2001-10-16

Publications (2)

Publication Number Publication Date
CN1571960A CN1571960A (zh) 2005-01-26
CN1318993C true CN1318993C (zh) 2007-05-30

Family

ID=8181084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028204573A Expired - Fee Related CN1318993C (zh) 2001-10-16 2002-10-04 计算机系统和操作计算机系统的方法

Country Status (6)

Country Link
US (1) US6915366B2 (zh)
EP (1) EP1440377A1 (zh)
JP (1) JP2005505858A (zh)
KR (1) KR20040051608A (zh)
CN (1) CN1318993C (zh)
WO (1) WO2003034243A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747989B1 (en) 2002-08-12 2010-06-29 Mips Technologies, Inc. Virtual machine coprocessor facilitating dynamic compilation
US7103697B2 (en) * 2003-01-08 2006-09-05 Emulex Design & Manufacturing Corporation Flow-through register
US7130943B2 (en) * 2004-09-30 2006-10-31 Freescale Semiconductor, Inc. Data processing system with bus access retraction
KR100756586B1 (ko) * 2006-02-10 2007-09-10 삼성전자주식회사 컴퓨터 및 그 제어방법
WO2007099613A1 (ja) 2006-02-28 2007-09-07 Fujitsu Limited コマンド選択方法、装置、コマンド投入方法、及び装置
KR101919903B1 (ko) * 2012-09-14 2018-11-19 삼성전자 주식회사 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297292A (en) * 1990-05-11 1994-03-22 Hitachi, Ltd. Bus system wherein a bus-using request signal is issued in advance of a determination that a bus is to be used and is thereafter cancelled if the bus is not used
US5574868A (en) * 1993-05-14 1996-11-12 Intel Corporation Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
US5933610A (en) * 1996-09-17 1999-08-03 Vlsi Technology, Inc. Predictive arbitration system for PCI bus agents
US6212590B1 (en) * 1997-12-22 2001-04-03 Compaq Computer Corporation Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base
CN1298152A (zh) * 1999-12-02 2001-06-06 国际商业机器公司 管理scsi总线上的再选择的方法和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146607A (en) * 1986-06-30 1992-09-08 Encore Computer Corporation Method and apparatus for sharing information between a plurality of processing units
US5619661A (en) * 1995-06-05 1997-04-08 Vlsi Technology, Inc. Dynamic arbitration system and method
JP2000047994A (ja) * 1998-07-27 2000-02-18 Fujitsu Ltd 情報処理装置
US6363447B1 (en) * 1999-06-12 2002-03-26 Micron Technology, Inc. Apparatus for selectively encoding bus grant lines to reduce I/O pin requirements
US6662251B2 (en) * 2001-03-26 2003-12-09 International Business Machines Corporation Selective targeting of transactions to devices on a shared bus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297292A (en) * 1990-05-11 1994-03-22 Hitachi, Ltd. Bus system wherein a bus-using request signal is issued in advance of a determination that a bus is to be used and is thereafter cancelled if the bus is not used
US5574868A (en) * 1993-05-14 1996-11-12 Intel Corporation Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
US5933610A (en) * 1996-09-17 1999-08-03 Vlsi Technology, Inc. Predictive arbitration system for PCI bus agents
US6212590B1 (en) * 1997-12-22 2001-04-03 Compaq Computer Corporation Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base
CN1298152A (zh) * 1999-12-02 2001-06-06 国际商业机器公司 管理scsi总线上的再选择的方法和系统

Also Published As

Publication number Publication date
US6915366B2 (en) 2005-07-05
EP1440377A1 (en) 2004-07-28
KR20040051608A (ko) 2004-06-18
JP2005505858A (ja) 2005-02-24
WO2003034243A1 (en) 2003-04-24
US20030088717A1 (en) 2003-05-08
CN1571960A (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
US5673413A (en) Method and apparatus for coherency reporting in a multiprocessing system
JP3210590B2 (ja) マルチプロセッサシステムおよびキャッシュコヒーレンシ制御方法
US7529799B2 (en) Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system
US4449183A (en) Arbitration scheme for a multiported shared functional device for use in multiprocessing systems
KR100381619B1 (ko) 데이터 전송을 위한 이론적 조정 제공 시스템 및 방법
US5574868A (en) Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
EP1927054A1 (en) Method and system for bus arbitration
JP2003535380A (ja) メモリ要求の再順序付けによりバス稼働率を向上させるメモリコントローラ
JP2002530731A (ja) 異常メモリアクセスまたは異なる時間のメモリアクセス実行の際のデータバス上のデータ衝突を検出するための方法および装置
US6529990B1 (en) Method and apparatus to eliminate failed snoops of transactions caused by bus timing conflicts in a distributed symmetric multiprocessor system
US6516379B1 (en) Method and apparatus for transaction pacing to reduce destructive interference between successive transactions in a distributed symmetric multiprocessor system
JP2002530743A (ja) ページタグレジスタを使用して、メモリデバイス内の物理ページの状態を追跡すること
KR20040012961A (ko) 프로세싱 노드들 간의 패킷 전송 방법 및 장치
WO2004095262A2 (en) Distributed shared resource management
CN1318993C (zh) 计算机系统和操作计算机系统的方法
EP1376373B1 (en) Arrangement having a first device and a second device connected via a cross bar switch
JPH0719242B2 (ja) 割り込みを行う装置
US6826643B2 (en) Method of synchronizing arbiters within a hierarchical computer system
US5826045A (en) Arbitration parking apparatus and method for a split transaction bus in a multiprocessor computer system
JP2647035B2 (ja) バス制御回路
JP2001167058A (ja) 情報処理装置
JPH04280347A (ja) 高速バス装置
JPH04134551A (ja) 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第1のエージェントがサービスの必要を第2のエージェントへ知らせる方法
US6854036B2 (en) Method of transferring data in a processing system
US6889343B2 (en) Method and apparatus for verifying consistency between a first address repeater and a second address repeater

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20091104