CN1317746C - 制造半导体晶片的方法 - Google Patents

制造半导体晶片的方法 Download PDF

Info

Publication number
CN1317746C
CN1317746C CNB031438539A CN03143853A CN1317746C CN 1317746 C CN1317746 C CN 1317746C CN B031438539 A CNB031438539 A CN B031438539A CN 03143853 A CN03143853 A CN 03143853A CN 1317746 C CN1317746 C CN 1317746C
Authority
CN
China
Prior art keywords
wafer
annealing operation
temperature
oxygen
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031438539A
Other languages
English (en)
Other versions
CN1477685A (zh
Inventor
李东浩
郭鲁烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1477685A publication Critical patent/CN1477685A/zh
Application granted granted Critical
Publication of CN1317746C publication Critical patent/CN1317746C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

本发明公开了一种制造半导体晶片的方法。在本发明中，通过低温退火过程在深入晶片的区域形成成核位置，且通过快速加温退火工序将氧或沉淀物质、金属杂质等捕获在成核位置。当使用快速加温退火工序提高了吸气效果后，晶片表面的杂质浓度可以降低，且装置的可靠性得到提高。此外，与现有技术相比，减少了退火步骤从而提高了装置的生产率。

Description

制造半导体晶片的方法
技术领域
本发明涉及一种用于制造半导体装置的晶片的制造方法，尤其涉及一种能通过缩短晶片制造时间以及改善杂质浓度以制造高性能装置的半导体晶片的制造方法。
背景技术
近来，随着半导体装置越来越快地被超高度集成及晶片孔快速地增大，提高用于制造半导体装置的晶片性能的技术已成为一重要课题。即使装置-驱动区域的晶片内存在的杂质、晶格缺陷等为最小值，因为它们仍大大影响了装置的电子性能，因此在制造晶片的过程中需要阻止或消除这些杂质、晶格缺陷等的生成。
现有技术中，如图1所示，通过由三步退火工序进行的内部吸气来消除存在于晶片中的杂质、晶格缺陷等。
在用Czochralski方法生成的单晶硅晶片内存在大量过饱和氧气。因此，为了使存在于晶片表面的氧气扩散，需将晶片放入炉中然后在1000～1200℃的温度下退火1～2小时。接着，将晶片在650～850℃的温度下退火3～10小时以在深入晶片的区域形成成核位置。此后，如果晶片在900～1000℃的温度下退火1～4小时，则氧沉淀物质、金属杂质等就被捕获在成核位置，从而在深入晶片的区域形成缺陷层。
如上所述，现有技术中，装置-驱动区域内的氧浓度通过形成一缺陷层来控制，在该缺陷层中，经过高温、低温和中间温度的三步退火处理而在晶片的所需区域(即装置-驱动区域外)吸走氧沉淀物质、金属杂质等。这时，可以根据退火温度和退火时间对缺陷层的尺寸和位置进行人工调整。然而，如果使用常规方法，由于需要多步退火步骤，因此会浪费许多时间，而使制造晶片的时间更长，其缺点是生产效率低。
发明内容
因此，本发明要解决的技术问题是从根本上避免由于现有技术的局限和缺点而产生的一个或多个问题，提供一种制造半导体晶片的方法，其中缺陷层通过低温退火和快速加温退火两步工序形成。
在一优选实施方式中，根据本发明的制造半导体晶片的方法，其特征在于包括对晶片进行低温退火以在深入晶片的区域形成成核位置的步骤，和进行快速加温退火处理以使氧沉淀物质、金属杂质等被捕获在成核位置的步骤。
在上面的描述中，低温退火工序在氮气(N2)环境及650～850℃的温度下进行3～10小时。而快速加温退火工序在氮气环境(N2)及1000～1200℃的温度下进行10秒～5分钟。
此外，上述方法还包括：在上述低温退火工序的步骤执行之前，进行高温退火工序以将存在于晶片表面上的氧气朝外扩散。并且，上述高温退火工序在干燥氧气(O2)环境及1000～1200℃的温度下进行1～2小时。
下面的一些部分将对本发明的其他优点、目的和特征进行描述，显然，对所属领域普通技术人员来说，在对下面的描述进行分析后，这些将显而易见或可以从本发明的实践中得出。本发明的这些目的和其他优点尤其可从本申请的说明书和权利要求书及附图中所给出的结构实现和获得。
从本发明的另一方面考虑，不难理解，本发明前面的概括性描述和下面的详细描述皆为例示性及解释性的，它们可用来进一步解释本发明的权利要求书。
附图说明
通过下面参照附图对本发明优选实施方式的描述，本发明的上述及其他目的、特征和优点将更加明显。附图中：
图1给出了制造半导体晶片的常规方法的工序；且
图2给出了本发明的制造半导体晶片的方法的工序。
具体实施方式
下面将对如附图所示的本发明优选实施方式进行详细描述。
图2给出了本发明的制造半导体晶片的方法的工序。
步骤1：将用Czochralski方法生成的单晶硅晶片放入炉中。接着使该晶片在氮气(N2)或干燥氧气(O2)环境及1000～1200℃的温度下退火1～2小时，以使存在于晶片表面上的氧气向外部扩散。由此降低晶片表面的氧气浓度。这时，氧气浓度以在晶片深度方向上逐渐增加的方式分布。
步骤2：使上述晶片在氮气(N2)环境及650～850℃的温度下退火3-10小时，从而在深入晶片的区域形成成核位置。这时，所生成的沉淀物质的临界尺寸依据由步骤1中退火工序所决定的氧气浓度而变化。沉淀物质的临界值以在晶片深度方向上逐渐降低的方式分布。
步骤3：使上述晶片在氮气(N2)环境及1000～1200℃的温度下经过快速加温退火处理10秒～5分钟，以使氧沉淀物质、金属杂质等被捕获在成核位置。从而在深入晶片的位置形成缺陷层。在快速加温退火的过程中，温度递升速度为30～200℃/sec，冷却速度为200～100℃/sec且氮气(N2)的流量为1～20slpm。
换句话说，将晶片在1000℃的温度下退火1小时与在1050℃的温度下退火30秒的情况作比较，发现两种情况下对氧气的吸气效果很相似。然而，在快速加温退火的情况下，在较深的区域形成了更多的缺陷层。因此，晶片表面的杂质浓度低于在炉中退火的情况下的浓度。
此外，根据本发明，存在于晶片表面的氧被朝外扩散到外部或通过三步快速加温退火工序被吸收入缺陷层。因此，第一退火步骤可以省略。
如上所述，根据本发明，通过低温退火工序在深入晶片的区域内形成成核位置，且通过快速加温退火工序将氧或沉淀物质、金属杂质等捕获在成核位置。因此，本发明有益的效果在于由于使用快速加温退火工序而提高了吸气效果，因此可以降低晶片表面杂质的浓度，从而提高了装置的可靠度。此外，本发明的有益效果还在于与现有技术相比，它能减少退火步骤，从而提高了装置的生产率。
上述的实施方式仅仅为例示性的而不是对本发明的限制。该方法可以方便地应用于其他类型的仪器。上面对本发明的描述为说明性的，而不是对权利要求书的保护范围的限定。对于所属领域普通技术人员来说，某些替换、修正以及改变皆是显而易见的。

Claims (6)

1.一种制造半导体晶片的方法，包括以下步骤：
在低温下对晶片进行退火以在深入晶片的区域形成成核位置；
进行快速加温退火工序以使氧沉淀物质或金属杂质被捕获在成核位置。
2.如权利要求1所述的方法，其中上述低温退火工序在氮气环境及650～850℃的温度下进行3～10小时。
3.如权利要求1所述的方法，其中上述快速加温退火工序在氮气环境及1000～1200℃的温度下进行10秒～5分钟。
4.如权利要求1所述的方法，其中在上述快速加温退火工序中，递升速度为30～200℃/sec，冷却速度为200～100℃/sec且氮气的流量为1～20slpm。
5.如权利要求1所述的方法，还包括：在上述低温退火工序执行之前，进行高温退火工序以使存在于晶片表面的氧朝外部扩散。
6.如权利要求5所述的方法，其中上述高温退火工序在干燥氧气环境及1000～1200℃的温度下进行1～2小时。
CNB031438539A 2002-07-16 2003-07-16 制造半导体晶片的方法 Expired - Fee Related CN1317746C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020020041656A KR20040007025A (ko) 2002-07-16 2002-07-16 반도체 웨이퍼 제조 방법
KR41656/2002 2002-07-16
KR41656/02 2002-07-16

Publications (2)

Publication Number Publication Date
CN1477685A CN1477685A (zh) 2004-02-25
CN1317746C true CN1317746C (zh) 2007-05-23

Family

ID=30439312

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031438539A Expired - Fee Related CN1317746C (zh) 2002-07-16 2003-07-16 制造半导体晶片的方法

Country Status (4)

Country Link
US (1) US6893944B2 (zh)
JP (1) JP2004056132A (zh)
KR (1) KR20040007025A (zh)
CN (1) CN1317746C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903981A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种深阱退火方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795679B2 (en) * 2008-07-24 2010-09-14 International Business Machines Corporation Device structures with a self-aligned damage layer and methods for forming such device structures
CN104952726A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种用于无源器件的半导体衬底的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
CN1136604A (zh) * 1995-03-14 1996-11-27 Memc电子材料有限公司 精密控制硅中氧的沉淀
US5961713A (en) * 1995-01-31 1999-10-05 Seh America, Inc. Method for manufacturing a wafer having a microdefect-free layer of a precisely predetermined depth
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
CN1319253A (zh) * 1998-09-02 2001-10-24 Memc电子材料有限公司 无氧淀析的切氏硅晶片
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217333A (ja) * 1983-05-26 1984-12-07 Toshiba Corp 半導体ウエハの処理方法
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) * 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH03155136A (ja) * 1989-11-14 1991-07-03 Fujitsu Ltd ゲッタリング方法
JPH0469937A (ja) * 1990-07-10 1992-03-05 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
KR100319413B1 (ko) * 1996-12-03 2002-01-05 고지마 마타오 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR19990000805A (ko) * 1997-06-10 1999-01-15 윤종용 웨이퍼의 결함 제거방법
JPH11135510A (ja) * 1997-08-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
JP4235760B2 (ja) * 1998-08-24 2009-03-11 信越半導体株式会社 シリコンウェーハの製造方法
JP4405083B2 (ja) * 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
KR20010003616A (ko) * 1999-06-24 2001-01-15 김영환 실리콘 웨이퍼 제조방법
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5961713A (en) * 1995-01-31 1999-10-05 Seh America, Inc. Method for manufacturing a wafer having a microdefect-free layer of a precisely predetermined depth
CN1136604A (zh) * 1995-03-14 1996-11-27 Memc电子材料有限公司 精密控制硅中氧的沉淀
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
CN1319253A (zh) * 1998-09-02 2001-10-24 Memc电子材料有限公司 无氧淀析的切氏硅晶片
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903981A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种深阱退火方法

Also Published As

Publication number Publication date
US6893944B2 (en) 2005-05-17
US20040014301A1 (en) 2004-01-22
JP2004056132A (ja) 2004-02-19
CN1477685A (zh) 2004-02-25
KR20040007025A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US6821875B2 (en) Low area metal contacts for photovoltaic devices
US20040118337A1 (en) Method for growing silicon film, method for manufacturing solar cell, semiconductor substrate, and solar cell
US20110086471A1 (en) Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
CN102168314B (zh) 直拉硅片的内吸杂工艺
WO2004107453A1 (en) Method for annealing silicon thin films and polycrystalline silicon thin films prepared therefrom
US8241941B2 (en) Method of purifying a crystalline silicon substrate and process for producing a photovoltaic cell
CN1317746C (zh) 制造半导体晶片的方法
US20070240628A1 (en) Silicon wafer
CN100338270C (zh) 一种单晶硅抛光片热处理工艺
CN1239317A (zh) 具有缺陷祛除区的半导体
CN1838388A (zh) 一种获得洁净区的硅片快速热处理工艺方法及其产品
EP0537351A1 (en) Electronic device provided with metal fluoride film
CN109904058A (zh) 一种降低硅抛光片正面边缘损伤的方法
US20020157597A1 (en) Method for producing silicon epitaxial wafer
CN101074489A (zh) 硅晶片
Cui et al. Effect of nitrogen on denuded zone in Czochralski silicon wafer
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
CN1050691C (zh) 制造半导体器件的晶体管的方法
CN1269186C (zh) 一种具有内吸杂功能的掺碳硅片的制备方法
CN1889248A (zh) 一种减小超大规模集成电路接触孔电阻的方法
Chen et al. Impurity Engineering of Czochralski Silicon
CN117888205A (zh) 一种重掺磷直拉硅片的内吸杂工艺
CN1282231C (zh) 一种直拉硅片的内吸杂工艺
JPS60198735A (ja) 半導体装置の製造方法
AU2001255984B2 (en) Low area metal contacts for photovoltaic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070523

Termination date: 20130716