CN1316622C - 非易失性存储器及其制造方法 - Google Patents

非易失性存储器及其制造方法 Download PDF

Info

Publication number
CN1316622C
CN1316622C CNB021084351A CN02108435A CN1316622C CN 1316622 C CN1316622 C CN 1316622C CN B021084351 A CNB021084351 A CN B021084351A CN 02108435 A CN02108435 A CN 02108435A CN 1316622 C CN1316622 C CN 1316622C
Authority
CN
China
Prior art keywords
substrate
line
nonvolatile memory
metal coating
character line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021084351A
Other languages
English (en)
Other versions
CN1449042A (zh
Inventor
郭东政
刘建宏
潘锡树
黄守伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB021084351A priority Critical patent/CN1316622C/zh
Publication of CN1449042A publication Critical patent/CN1449042A/zh
Application granted granted Critical
Publication of CN1316622C publication Critical patent/CN1316622C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种非易失性存储器及其制造方法，其结构有一字符线形成于一衬底上，另外有一捕捉层位于字符线与衬底之间，且有一接触窗位于衬底上方而与字符线电性连接。此外，还有位于衬底中的一接地掺杂区，以及电性连接此接地掺杂区，并通过接触窗电性连接字符线的一金属保护线，其中，金属保护线的阻值高于字符线。

Description

非易失性存储器及其制造方法
技术领域
本发明是有关于一种存储器元件及其制造方法，且特别是有关于一种非易失性存储器(Non-volatile Memory，NVM)及其制造方法。
背景技术
公知非易失性存储器(NVM)的制造过程中，常需要使用等离子体进行各项工艺，而当等离子体内瞬间的电荷不平衡时，会使电荷沿着晶圆上的金属移动，此即所谓的天线效应(Antenna Effect)，如此将使得电荷被打入非易失性存储器的捕捉层(Trapping Layer)之中造成程序化的现象(Programming Effect)，进而导致启始电压(ThresholdVoltage)过高的问题。一般启始电压的分布由0.3V～0.9V，其差异甚大。
所以，目前解决天线效应所造成的程序化问题的方法，是在衬底中形成与字符线电性连接的二极管。当累积在字符线上的电荷达到一定值时，则通过电崩溃的方式将电荷释放。然而，当字符线上的电荷所造成的电压小于二极管的崩溃电压时，电荷仍可能陷入于捕捉层之中，而造成元件被程序化的问题。而且采用此种方式，会降低输入的电压，而影响写入的速度。
发明内容
本发明的目的是提供一种非易失性存储器及其制造方法，以防止等离子体造成存储器的损害。
本发明的再一目的是提供一种非易失性存储器及其制造方法，可避免因等离子体中瞬间的电荷不平衡而使电荷被打入捕捉层之中造成程序化的问题。
本发明的另一目的是提供一种非易失性存储器及其制造方法，以避免启始电压过高、差异过大的问题。
本发明的又一目的是提供一种非易失性存储器及其制造方法，可防止公知为了解决天线效应所造成的程序化问题，而导致的输入电压降低，进而影响写入速度的缺点。
根据上述与其它目的，本发明提出一种非易失性存储器，其结构有一字符线(Word Line)形成于一衬底上，另外有一捕捉层位于字符线与衬底之间，且有一接触窗位于衬底上方而与字符线电性连接。此外，还有通过不同接触窗分别与字符线与衬底的一接地掺杂区电性连接的金属保护线，其中，金属保护线的阻值高于字符线。
本发明另外提出一种非易失性存储器的制造方法，是在一衬底上形成一非易失性存储单元，再于衬底中形成一接地掺杂区。然后，于衬底中分别形成与非易失性存储单元的字符线电性连接的接触窗，以及与接地掺杂区电性连接的接触窗。随后，于衬底上形成一金属保护线，此一金属保护线通过接触窗与接地掺杂区及字符线电性连接，其中，金属保护线的阻值高于字符线。而当所有工艺结束后，施加一高电流，以烧断金属保护线。
本发明是使用一条与衬底、字符线连接的高阻值金属保护线，将工艺中所产生的电荷导入衬底中，以避免对非易失性存储器所使用的捕捉层造成损伤或造成程序化的现象。在制造完成后可以利用高电流将此高阻值金属保护线烧断，使存储器元件可以正常运作。因此，瞬间不平衡的电荷可以由衬底流走，以避免电荷陷入氧化硅/氮化硅/氧化硅(ONO)层而造成问题。由于金属保护线的阻值高于字符线，因此，当工艺结束之后(Fab-Out)，可以使用高电流将金属保护线烧断。因此，本发明的元件在进行操作时，并不会降低输入的电压而使得写入的速度变慢。
附图说明
图1A至图1C是依照本发明的较佳实施例一种非易失性存储器的制造流程剖面图；以及
图2是依照图1C所示的非易失性存储器的俯视示意图。
100：衬底
102：非易失性存储单元
104：捕捉层
105a：多晶硅线
105b：金属硅化物线
106：字符线
108：接地掺杂区
110：介电层
112，114：接触窗
116a：金属内联机
116b：金属保护线
118：烧断部位
具体实施方式
为了防止于制作非易失性存储器(Non-volatile Read Only Memory)期间，因等离子体所造成的天线效应(Antenna Effect)而导致的各项问题，因此本发明提供一种非易失性存储器的制造方法。
图1A至图1C是依照本发明的较佳实施例一种非易失性存储器的制造流程剖面图。
请参照图1A，于一衬底100中形成一非易失性存储单元102，而非易失性存储单元102包括一层捕捉层(Trapping Layer)104与其上的字符线(Word Line)106，其中捕捉层104例如是氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，简称ONO)复合层，而以此为捕捉层104的材质的非易失性存储器称为氮化硅只读存储器(Nitride Read OnlyMemory，简称NROM)。而字符线106则譬如是由一多晶硅线105a与一金属硅化物线105b组成的复合层，其中金属硅化物线105b的材质例如是硅化钨(WSix)。而形成此非易失性存储单元102的方法例如是先于衬底100上形成捕捉层，再依序形成多晶硅层与一金属硅化物层。随后图案化上述各层，以形成非易失性存储单元102的字符线106。接着，可利用离子植入法于衬底100中形成一接地掺杂区108。
然后，请参照图1B，于衬底100上形成一层介电层110后，于此介电层110中分别形成与非易失性存储单元102的字符线106电性连接的接触窗112，以及与接地掺杂区108电性连接的接触窗114，其中，介电层110的材质例如是硼磷硅玻璃(BPSG)。
随后，请参照图1C，于衬底100上形成电性连接的一金属内联机116a与一金属保护线116b，此一金属内联机116a与接触窗112电性连接，而且金属保护线116b通过接触窗114与接地掺杂区108电性连接，其中，金属保护线116b的阻值高于字符线106的阻值，而此金属保护线116b例如是宽度小于字符线106而得以具有较高的阻值。金属内联机116a与金属保护线116b的形成方式譬如是先于衬底100上形成一金属层，之后再图案化此金属层，以同时形成此二者。当所有工艺结束后，可通过施加一高电流，以烧断金属保护线116b，而从其烧断部位118作隔离。
另外，为详细叙述依照本发明的方法形成的非易失性存储器结构，以图2为例，并配合图1C所示。
图2是依照图1C所示的非易失性存储器的俯视示意图。
请参照图1C与图2，于衬底100上形成有字符线106，而于衬底100中有接地掺杂区108。而捕捉层104位于字符线106与衬底100之间。另外，位于衬底100上方的介电层110中有一接触窗112与字符线106电性连接，以及另一接触窗114与接地掺杂区108电性连接。此外，还有电性连接字符线106与接地掺杂区108的金属保护线116b。当所有工艺结束后，施加一高电流烧断电阻较高的金属保护线116b，而从其烧断部位118作隔离。
另外，虽然此处所绘的金属保护线116b的宽度小于字符线106，而得以具有较高的阻值，但制作厚度小于字符线106的金属保护线116b也可使其具有较高的阻值。
因此，本发明的特征至少包括：
1.本发明利用电性连接衬底及字符线的金属保护线，在含有等离子体的后续工艺中，虽属于高压的环境，但所产生的电荷量少，因此，瞬间不平衡的电荷可以经由此一金属保护线流向衬底，故能避免对非易失性存储器所使用的捕捉层造成损伤或程序化，而导致启始电压(Threshold Voltage)过高的问题。
2.本发明通过金属保护线以避免对非易失性存储器的捕捉层造成损伤或造成程序化的现象。而且，在制造完成后可以利用高电流将此金属保护线烧断，使存储器元件可以正常运作。
3.本发明的金属保护线的阻值因为高于字符线，因此当工艺结束之后(Fab-Out)，可使用高电流将金属保护线烧断。因此，具有本发明的金属保护线的元件在操作时，并不会降低输入的电压而使得写入的速度变慢。

Claims (14)

1、一种非易失性存储器，其特征是，该存储器包括：
一字符线，形成于一衬底上；
一捕捉层，位于该字符线与该衬底之间；
一接触窗，位于该衬底上方，且与该字符线电性连接；以及
一金属保护线，其一端电性连接该接触窗、另一端电性连接该衬底的一接地掺杂区，且该金属保护线在制程完成后将被烧断，以隔离该金属保护线的两端，
其中，该金属保护线的阻值高于该字符线。
2、如权利要求1所述的非易失性存储器，其特征是，该金属保护线的宽度小于该字符线的宽度，而得以具有高于该字符线的阻值。
3、如权利要求1所述的非易失性存储器，其特征是，该金属保护线的厚度小于该字符线的厚度，而得以具有高于该字符线的阻值。
4、如权利要求1所述的非易失性存储器，其特征是，该金属保护线通过另一接触窗与该接地掺杂区连接。
5、如权利要求1所述的非易失性存储器，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
6、如权利要求1所述的非易失性存储器，其特征是，该字符线包括：
一多晶硅线，位于该捕捉层上；以及
一金属硅化物线，位于该多晶硅线上。
7、如权利要求6所述的非易失性存储器，其特征是，该金属硅化物线的材质包括硅化钨。
8、一种非易失性存储器的制造方法，其特征是，该方法包括：
于一衬底上形成一非易失性存储单元；
于该衬底中形成一接地掺杂区；
于该衬底上形成与该接地掺杂区电性连接的一第一接触窗；
于该衬底上形成与该非易失性存储单元的一字符线电性连接的一第二接触窗；
于该衬底上形成一金属保护线，该金属保护线通过该第一接触窗与该接地掺杂区电性连接，且通过该第二接触窗与该字符线电性连接，其中，该金属保护线的阻值高于该字符线；以及
施加一高电流，以烧断该金属保护线。
9、如权利要求8所述的非易失性存储器的制造方法，其特征是，于该衬底上形成该金属保护线的该步骤，包括：
于该衬底上形成一金属层；以及
图案化该金属层，以形成电性连接该字符线与该接地掺杂区的该金属保护线。
10、如权利要求8所述的非易失性存储器的制造方法，其特征是，于该衬底上形成该非易失性存储单元的该步骤，包括；
于该衬底上形成一捕捉层；
于该捕捉层上形成一多晶硅层；
于该多晶硅层上形成一金属硅化物层；以及
图案化该捕捉层、该多晶硅层与该金属硅化物层，以形成该字符线。
11、如权利要求10所述的非易失性存储器的制造方法，其特征是，该捕捉层包括氧化硅/氮化硅/氧化硅复合层。
12、如权利要求10所述的非易失性存储器的制造方法，其特征是，该金属硅化物层的材质包括硅化钨。
13、如权利要求8所述的非易失性存储器的制造方法，其特征是，于该衬底中形成该接地掺杂区的该步骤后，更包括于该衬底上形成一介电层。
14、如权利要求13所述的非易失性存储器的制造方法，其特征是，该介电层的材质包括硼磷硅玻璃。
CNB021084351A 2002-03-29 2002-03-29 非易失性存储器及其制造方法 Expired - Lifetime CN1316622C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021084351A CN1316622C (zh) 2002-03-29 2002-03-29 非易失性存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021084351A CN1316622C (zh) 2002-03-29 2002-03-29 非易失性存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN1449042A CN1449042A (zh) 2003-10-15
CN1316622C true CN1316622C (zh) 2007-05-16

Family

ID=28680265

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021084351A Expired - Lifetime CN1316622C (zh) 2002-03-29 2002-03-29 非易失性存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN1316622C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903031A (en) * 1995-07-04 1999-05-11 Matsushita Electric Industrial Co., Ltd. MIS device, method of manufacturing the same, and method of diagnosing the same
US6277691B1 (en) * 2000-04-04 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a robust and reliable memory device
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903031A (en) * 1995-07-04 1999-05-11 Matsushita Electric Industrial Co., Ltd. MIS device, method of manufacturing the same, and method of diagnosing the same
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
US6277691B1 (en) * 2000-04-04 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a robust and reliable memory device

Also Published As

Publication number Publication date
CN1449042A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
US6356482B1 (en) Using negative gate erase voltage to simultaneously erase two bits from a non-volatile memory cell with an oxide-nitride-oxide (ONO) gate structure
US10504910B2 (en) Memory cell having closed curve structure
US6818956B2 (en) Non-volatile memory device and fabrication method thereof
US20030137005A1 (en) Single poly EEPROM with reduced area and method of making same
CN101026170A (zh) 半导体存储器以及用于制造半导体存储器的方法
US6455890B1 (en) Structure of fabricating high gate performance for NROM technology
US6642113B1 (en) Non-volatile memory capable of preventing antenna effect and fabrication thereof
US20100226182A1 (en) Methods of forming and operating nand memory with side-tunneling
US7486567B2 (en) Method for high speed programming of a charge trapping memory with an enhanced charge trapping site
US7230853B2 (en) Selective erase method for flash memory
US7236398B1 (en) Structure of a split-gate memory cell
CN1316622C (zh) 非易失性存储器及其制造方法
US7193283B2 (en) Flash cell using a piezoelectric effect
US6869844B1 (en) Method and structure for protecting NROM devices from induced charge damage during device fabrication
TW527723B (en) Non-volatile memory and fabrication thereof
US20010024394A1 (en) Split gate type flash memory
US6703275B2 (en) Flash memory cell and method of manufacturing the same, and programming/erasing/reading method in the flash memory cell
CN1698133A (zh) 双位记忆单元的改良擦除方法
KR19980086818A (ko) 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억 장치의 제조 방법
US20080151642A1 (en) Double-Side-Bias Methods of Programming and Erasing a Virtual Ground Array Memory
US6381179B1 (en) Using a negative gate erase to increase the cycling endurance of a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure
CN1322579C (zh) 制作分离编程虚拟接地sonos型存储器的方法
US6549466B1 (en) Using a negative gate erase voltage applied in steps of decreasing amounts to reduce erase time for a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure
US20020001229A1 (en) Nonvolatile semiconductor memory device
US20030119213A1 (en) Pre-erase manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070516

CX01 Expiry of patent term