CN1296630A - 包括具有减小的寄生电容的电容器的电压升压电路 - Google Patents

包括具有减小的寄生电容的电容器的电压升压电路 Download PDF

Info

Publication number
CN1296630A
CN1296630A CN99804815A CN99804815A CN1296630A CN 1296630 A CN1296630 A CN 1296630A CN 99804815 A CN99804815 A CN 99804815A CN 99804815 A CN99804815 A CN 99804815A CN 1296630 A CN1296630 A CN 1296630A
Authority
CN
China
Prior art keywords
capacitor
plate
voltage
switch
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99804815A
Other languages
English (en)
Inventor
G·马恩菲尔德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AstraZeneca AB
Original Assignee
AstraZeneca AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AstraZeneca AB filed Critical AstraZeneca AB
Publication of CN1296630A publication Critical patent/CN1296630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

集成电路的一种电容器结构,该结构包括一个主电容器和一个寄生电容器,包括:一个第一种导电类型的衬底(2000);第一个介电层(2040);部署在第一个介电层(2040)上的第一个导电层(2010),上述第一个导电层(2010)形成主电容器的第一个板极和寄生电容器的第一个板极;部署在第一个导电层(2010)上的第二个介电层(2020);以及部署在第二个介电层(2020)上的第二个导电层(2030),第二个导电层(2030)形成主电容器的第二个板极;其特征在于,该电容器结构进一步包括部署在衬底(2000)内的一个阱(2100),该阱是与上述第一种类型相反的第二种导电类型的,第一个介电层(2040)部署在阱(2100)上,而阱(2100)形成寄生电容器的第二个极极,并与衬底(2000)形成另外一个结电容器,该构造使得寄生和结电容器相互串联,并与主电容器串联,从而减小杂散电容。

Description

包括具有减小的寄生电容的电容器的电压升压电路
本发明涉及到一种电容器结构，并涉及到一种使用了该结构的电压升压电路，以及该升压电路在滤气器，移动电话和便携式计算机中的应用。
伴随形成于集成电路中的电容器的普遍问题是电容器的板极与其他导线之间存在的杂散电容。希望能够减小这种杂散电容。
相应地，本发明提供了集成电路的一种电容器结构，该结构包括一个主电容器和一个寄生电容器，包括：一个第一种导电类型的衬底；第一个介电层；部署在第一个介电层上的第一个导电层，第一个导电层形成主电容器的第一个板极和寄生电容器的第一个板极；部署在第一个导电层上的第二个介电层；以及部署在第二个介电层上的第二个导电层，第二个导电层形成主电容器的第二个板极；其特征在于，该电容器结构进一步包括部署在衬底内的一个阱，该阱是与上述第一种类型相反的第二种导电类型的，第一个介电层部署在该阱上，而该阱形成寄生电容器的第二个板极，并与衬底形成另外一个结电容器，该构造使得寄生和结电容器相互串联，并与主电容器串联，从而减小杂散电容。
本发明也提供了一种将电压源升压的方法，包括步骤：提供上述电容器结构；相对于主电容器的第二个板极对主电容器的第一个板极充电；然后相对于第一个板极对第二个板极充电，以便在第一个板极上提供升高的电压。
本发明进一步提供一种电压升压电路，包括：上述电容器结构；配置成按照第一种和第二种模式工作的充电装置；一个用于提供升高的电压的输出节点；其中在第一种工作模式中，主电容器的第一个板极与第一电压相连接，主电容器的第二个板极与第二电压相连接；而在第二种工作模式中，第一个板极与第二电压相连接，第二板极与输出节点相连接。
以下仅结合附图通过举例来描述本发明的一个较佳实施例，其中：
图1显示的是电压升压器300；
图2a和2b显示的是第一种电容器；
图2c和2d显示的是第二种电容器；和
图3显示的是输出信号201。
参看图1，图中显示的是电压升压器300。电压升压器300与1.5V的电源电压Vdd相连接，并在一个输出节点上产生3V的电压V30。电压升压器300具有一个用于将输入时钟信号201转换为输出信号311,313,315和317的逻辑电路系统310。时钟信号207显示在图3中。它是一个脉冲化的信号，一般较低，但具有周期为28μs(频率为33kHz)的大约2到3μs的高脉冲。信号311和313是同步时钟信号。信号315和317是与信号311和313反相的同步时钟信号。时钟信号311到317的频率与输入时钟信号201相同。电路310保证信号315和317不会叠盖信号311和313。在一个正电源电压和电容器340的第一个板极341之间接入一个p-沟道场效应晶体管322作开关。p-沟道晶体管322的栅极接收输出信号313。电容器340的第一个板极341也通过用作开关的n-沟道晶体管330接地。n-沟道晶体管330的栅极与信号317相连接。电容器340的第二个板极342通过用作开关的p-沟道晶体管332与正电源电压Vdd相连接。p-沟道晶体管332的栅极与信号315相连接。电容器342的第二个板极也通过用作开关的p-沟道晶体管320与电压升压器300的输出节点360相连接。p-沟道晶体管320的栅极与信号311相连接。升压电路300的输出节点360通过电容器350接地。输出节点360提供输出信号301。在工作的第一个阶段，通过同步信号315和317将晶体管332和330接通。同步信号311和313将晶体管322和320同时断开。在这个工作阶段中，电容器340的第二个板极342充电到一个相对于第一个板极341的正电压。在工作的第二个阶段，同步信号315和317将晶体管332和330断开，同步信号311和313将晶体管322和320同时接通。在这个工作阶段，电容器340的第一个板极341大约升高到电压Vdd，这使电容器340的第二个板极342的电压升高到大约两倍于电压Vdd。由此晶体管320允许将电容器340的第二个板极上的升高的电压作为升压电路300的输出信号310提供给输出节点360。输出信号301同时将电容器350充电。当这个工作阶段结束并且第一个阶段又一次开始时，晶体管320被断开，从而将已经充电到升高的电压值的电容器350隔离。从而将升高的电压值V30连续提供给输出节点360。
在图2a，2b，2c和2d中详尽地显示出电容器340。图2a中显示了一种传统的电容器，而图2b中显示了它的等效电路图。该电容器形成于p-掺杂硅衬底2000上。介电层2040将由一层多晶硅2010形成的电容器341的第一个板极与衬底2000隔开。一个薄的介电层2020将由第二个多晶硅层2030形成的第二个电容器板极342与第一个多晶硅层2010隔开。如图2b所示，在电容器的第一个板极和接地的硅衬底2000之间形成了一个值为Cp的寄生电容器2002。在升压器电路300的工作过程中，这个寄生电容可能导致功率损失。
设计了如图2c所示的电容器以减小功率损失，并将之作为电容器340特另应用于升压器电路300。参看图2c，该电容器结构与图2a的区别在于形成于p-衬底2000内的n型阱2100。层2040,2010,2020和2030形成于阱2100之上。在该例子中，这些层没有延伸到阱的尺寸之外。n-型阱与p-型衬底形成一个反向偏置pn结二极管。这样一种二极管具有低的电容。图2d显示了如图2c所示的结构的示意等效电路。该二极管形成一个与第一个板极341和n型阱2100之间形成的电容为Cp的寄生电容器2002’串联的、具有小电容Cd的小电容器2004。电容器2002’和2004的组合电容小于Cd，也小于Cp。
最后应该理解，以上只是结合较佳实施例对本发明进行了描述，而且在附属的权利要求的范围之内可以用很多不同的方法修改本发明。

Claims (12)

1．集成电路的一种电容器结构，该结构包括一个主电容器和一个寄生电容器，包括
一个第一种导电类型的衬底2000；
第一个介电层2040；
部署在第一个介电层2040之上的第一个导电层2010，第一个导电层2010
形成主电容器的第一个板极和寄生电容器的第一个板极；
部署在第一个导电层2010之上的第二个介电层2020；和
部署在第二个介电层2020之上的第二个导电层2030，第二个导电层2030
形成主电容器的第二个板极；
其特征在于该电容器结构进一步包括部署在衬底2000内的一个阱2100，
该阱是与上述第一种类型相反的第二种导电类型的，第一个介电层2040
部署在阱2100之上，阱2100形成寄生电容器的第二个板极，并与衬底2000
形成另外一个结电容器，该构造使得寄生和结电容器相互串联，并与主电
容器串联，从而减小杂散电容。
2．权利要求1所述的电容器，其特征在于上述第一种导电类型是p-型，第二种导电类型是n-型。
3．一种升高电压源的方法，包括以下步骤：
提供如权利要求1或2所述的电容器结构；
相对于主电容器的第二个板极对主电容器的第一个板极充电；和
然后相对于第一个板极对第二个板极充电，以便在第一个板极上提供升高
的电压。
4．一种电压升压电路，包括：
如权利要求1或2所述的电容器结构；
配置为按第一种模式和第二种模式工作的充电装置；和
用于提供升高的电压的输出节点；
其中在第一种工作模式中，主电容器的第一个板极与第一电压相连接，主
电容器的第二个板极与第二电压相连接；而在第二种工作模式中，第一个
板极与第二电压相连接，第二个板极与输出节点相连接。
5．权利要求4所述的电压升压电路，其特征在于第一电压是地，而第二电压是一个正电压。
6．权利要求4或5所述的电压升压电路，其特征在于第一个板极通过第一个开关与第二电压相连接，并通过第二个开关与第一电压相连接，第一个和第二个开关安排为反相工作。
7．权利要求4到6中任何一项所述的电压升压电路，其特征在于第二个板极通过第三个开关与输出节点相连接，并通过第四个开关与第一电压相连接，第三个和第四个开关反相工作。
8．在从属于权利要求6时权利要求7所述的电压升压电路，其特征在于第一个和第三个开关是p-沟道FET，而第二个和第四个开关是p-和n-沟道FET。
9．权利要求4到8中任何一项所述的电压升压电路，进一步包括连接在输出节点与第一电压之间的第二个电容器。
10．包括权利要求4到9中任何一项所述的电压升压电路的滤气器。
11．包括权利要求4到9中任何一项所述的电压升压电路的移动电话。
12．包括权利要求4到9中任何一项所述的电压升压电路的便携式计算机。
CN99804815A 1998-03-30 1999-03-30 包括具有减小的寄生电容的电容器的电压升压电路 Pending CN1296630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9801118-2 1998-03-30
SE9801118A SE9801118D0 (sv) 1998-03-30 1998-03-30 Electrical device

Publications (1)

Publication Number Publication Date
CN1296630A true CN1296630A (zh) 2001-05-23

Family

ID=20410798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99804815A Pending CN1296630A (zh) 1998-03-30 1999-03-30 包括具有减小的寄生电容的电容器的电压升压电路

Country Status (7)

Country Link
US (1) US20010043114A1 (zh)
EP (1) EP1084501A1 (zh)
JP (1) JP2002510855A (zh)
CN (1) CN1296630A (zh)
AU (1) AU3544199A (zh)
SE (1) SE9801118D0 (zh)
WO (1) WO1999050862A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694416B1 (en) 1999-09-02 2004-02-17 Micron Technology, Inc. Double data rate scheme for data output
FR2844648B1 (fr) * 2002-09-16 2004-10-15 Commissariat Energie Atomique Pompe de charges a injection de charges
EP2306626A1 (en) * 2009-09-30 2011-04-06 Nxp B.V. Voltage conversion circuit
US10008872B2 (en) 2010-09-20 2018-06-26 Batteroo, Inc. Methods of extending the life of battery
US20120121943A1 (en) 2010-09-20 2012-05-17 Fariborz Frankie Roohparvar Structure and Method for Extending Battery Life
WO2014007734A1 (en) * 2012-07-06 2014-01-09 Pricer Ab Electronic shelf label with an optical arrangement
JP6030900B2 (ja) * 2012-09-21 2016-11-24 旭化成エレクトロニクス株式会社 チャージポンプ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914546A (en) * 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
EP0631370B1 (en) * 1993-06-21 2003-05-28 STMicroelectronics S.r.l. Voltage multiplier for high output current with stabilized output voltage
DE69424668T2 (de) * 1994-08-31 2001-01-25 Stmicroelectronics S.R.L., Agrate Brianza Spannungsvervielfacher mit linearstabilisierten Ausgangspannung
EP0772246B1 (en) * 1995-10-31 2005-10-12 STMicroelectronics S.r.l. Manufacturing process for high capacity capacitor

Also Published As

Publication number Publication date
WO1999050862A1 (en) 1999-10-07
SE9801118D0 (sv) 1998-03-30
AU3544199A (en) 1999-10-18
EP1084501A1 (en) 2001-03-21
JP2002510855A (ja) 2002-04-09
US20010043114A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US7224204B2 (en) Method and circuit for driving a gate of a MOS transistor negative
US6130572A (en) NMOS negative charge pump
US5347171A (en) Efficient negative charge pump
KR100399693B1 (ko) 챠지 펌프 회로
US7724070B2 (en) Charge-pump circuit and boosting method for charge-pump circuit
US6674317B1 (en) Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation
CN1941577B (zh) 升压电路
WO2005065138A3 (en) High efficiency, low cost, charge pump circuit
US11515785B2 (en) Multi-capacitor bootstrap circuit
JPH0462868A (ja) 基板バイアス発生回路
CN109584775B (zh) 驱动控制电路及显示装置
US20120161857A1 (en) Charge pump circuit
US10236768B2 (en) Switched-capacitor charge pump with reduced diode threshold voltage and on state resistance
US6686729B1 (en) DC/DC switching regulator having reduced switching loss
EP2017946A1 (en) Electronic power conversion circuit
CN1296630A (zh) 包括具有减小的寄生电容的电容器的电压升压电路
CN108880233B (zh) 一种电荷泵电路
US6232826B1 (en) Charge pump avoiding gain degradation due to the body effect
JP2008029085A (ja) スイッチング素子の駆動装置およびスイッチング定電圧電源装置
US20110002150A1 (en) Rectifier Circuit with High Efficiency
JPH03501918A (ja) 集積可能な同期整流器
US6724240B2 (en) Method and integrated circuit for boosting a voltage
US7177167B2 (en) Semiconductor device containing charge pump type step-up circuit featuring bipolar transistor for carrying out initial charging
CN107592012B (zh) 利用中低压器件在低压下产生高压的多级多相高压电荷泵
CN219287374U (zh) 升压电路及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication