CN1284216C - 具有伸张应变的沟道层的场效应晶体管结构及其制造方法 - Google Patents
具有伸张应变的沟道层的场效应晶体管结构及其制造方法 Download PDFInfo
- Publication number
- CN1284216C CN1284216C CN 02140329 CN02140329A CN1284216C CN 1284216 C CN1284216 C CN 1284216C CN 02140329 CN02140329 CN 02140329 CN 02140329 A CN02140329 A CN 02140329A CN 1284216 C CN1284216 C CN 1284216C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- channel layer
- tension strain
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种具有伸张应变的沟道层的场效应晶体管的制造方法，是于单晶硅基底上外延一伸张应变的沟道层，其中伸张应变的沟道层由将原子尺寸较硅小的元素导入单晶硅层中，以取代硅晶格中硅原子的位置而成。接着，于伸张应变的沟道层上形成一栅极绝缘层，以及于栅极绝缘层上形成一栅极电极，之后于栅极电极两侧形成源极/漏极。
Description
技术领域
本发明涉及一种场效应晶体管(field effect transistor，FET)的制造方法，特别涉及一种具有伸张应变的沟道层(tensile-strained channel layer)的场效应晶体管的制造方法。
背景技术
随着栅极组件尺寸的缩小化，要使金氧半场效应晶体管(MOSFET)组件能在低操作电压下，具有高趋动电流和高速的效能是相当困难的。因此，许多人在努力寻求改善金氧半场效应晶体管组件的效能的方法。
利用应力引发的能带结构变型来增加载子的迁移率，以增加场效应晶体管的趋动电流，可改善场效应晶体管组件的效能，且此种方法已被应用于各种组件中。这些组件的硅沟道处于双轴伸张应变的情况。
传统上，利用在松弛的(relaxed)硅锗(SiGe)层或基底上外延成长硅沟道层，以制备伸张应变的硅层。然而，在成长伸张应变的硅沟道层之前，通常需于硅基上成长晶格逐渐变形的Si1-xGex层，其中锗的比例x自0逐渐增加至0.2，以做为缓冲层，再接着于Si1-xGex缓冲层上成长一层松弛的SiGe层。此种方法有很多缺点，要成长不同摩尔比例的Si1-xGex层的制作过程相当难控制，相当费时，且成本相对提高。而且当Ge的摩尔比要增加时，所外延的Si1-xGex层的总厚度会随的增加，因而产生许多的穿透性差排(threading dislocation)。
因此，有人提出将碳原子合并至硅锗层中，以利用碳原子来减少硅锗的晶格常数，使得硅锗的晶格常数更接近硅，藉此来减少应变，并允许成长较厚的硅锗层，以及降低硼的扩散，如美国专利6,190,975 B1。但此种方法，更增加了硅锗缓冲层的制作过程困难度。
发明内容
本发明提供一种较简单的方法来形成具有伸张应变的沟道的场效应晶体管。
本发明提供一种具有伸张应变的沟道的场效应晶体管的制造方法，该方法提供一单晶硅基底，之后于单晶硅基底上外延一伸张应变的沟道层，其中伸张应变的沟道层由将原子尺寸较硅小的元素导入单晶硅层中，以取代硅晶格中硅原子的位置而成，即伸张应变的沟道层由硅及原子尺寸较硅小的元素两者所构成。接着，于伸张应变的沟道层上形成一栅极绝缘层，以及于栅极绝缘层上形成一栅极电极，之后于栅极电极两侧形成源极/漏极；移除未被栅极电极覆盖的该栅极绝缘层以及该沟道层以露出该单晶硅基底；以及在露出的该单晶硅基底的该源极/漏极上形成不含该原子尺寸较硅小的元素的金属硅化物层。
本发明还提供一种具有伸张应变的沟道层的场效应晶体管的制造方法，包括：提供一单晶硅基底；在单晶硅基底上外延一伸张应变的沟道层，其中该伸张应变的沟道层由将原子尺寸较硅小的元素导入单晶硅层中，以取代硅晶格中硅原子的位置而成，即伸张应变的沟道层由硅及原子尺寸较硅小的元素两者所构成；在该伸张应变的沟道层上形成一栅极绝缘层；在该栅极绝缘层上形成一栅极电极；在该栅极电极两侧形成一源极/漏极；在该源极/漏极上表面形成一硅层；以及在该硅层表面进行金属化以形成不含该原子尺寸较硅小的元素的金属硅化物层。
本发明提供一种场效应晶体管的制造方法，其方法如下：于单晶硅基底上外延一Si1-yCy层，之后于Si1-yCy层上形成一栅极绝缘层，于栅极绝缘层上形成一栅极电极，并于栅极电极两侧的Si1-yCy层和单晶硅基底中形成一源极/漏极。
本发明并提供一种具有伸张应变的沟道层的场效应晶体管结构，适用于一单晶硅基底，包括：一伸张应变的Si1-yCy沟道层，位于该单晶硅基底的部分有源区上；一栅极绝缘层，位于该伸张应变的Si1-yCy沟道层上；一栅极电极，位于该栅极绝缘层上；一源极/漏极，位于该栅极电极两侧的该单晶硅基底中；以及一不含碳原子的金属硅化物层，位于该源极/漏极表面上。
本发明还提供一种具有伸张应变的沟道层的场效应晶体管结构，适用于一单晶硅基底，包括：一伸张应变的Si1-yCy沟道层，位于该单晶硅基底的有源区上；一栅极绝缘层，位于该伸张应变的Si1-yCy沟道层上；一栅极电极，位于该栅极绝缘层上；一源极/漏极，位于该栅极电极两侧；一硅层，位于该源极/漏极表面上；以及一不含碳原子的金属硅化物层，位于该硅层表面上。
依据本发明一实施例，上述的具有伸张应变的沟道层的场效应晶体管结构，其中栅极绝缘层可为氧化硅层，再者，在氧化硅层和伸张应变的Si1-yCy沟道层之间还可包括一硅层。此外，上述的具有伸张应变的沟道层的场效应晶体管结构，还包括一金属硅化物，位于源极/漏极中伸张应变的Si1-yCy沟道层上。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1C表示根据本发明一较佳实施例的一种具有伸张应变的沟道层的场效应晶体管的制流程。
图2A至图2B表示一种具有伸张应变的沟道层的场效应晶体管的栅极绝缘层的形成方法。
图3表示一种具有伸张应变的沟道层的场效应晶体管的金属硅化物层的形成方法。
图4表示另一种具有伸张应变的沟道层的场效应晶体管的金属硅化物层的形成方法。
【符号说明】
单晶硅基底：10 硅层：20、20a、32
Si1-yCy层： 12 间隙壁：22
浅沟槽隔离结构：14 金属硅化物层：30
栅极绝缘层(或氧化硅层)：16 源极：S
栅极电极：18 漏极：D
具体实施方式
本发明提供一种具有伸张应变的沟道层的场效应晶体管结构，如图1C所示。其包括一伸张应变的Si1-yCy沟道层12，位于单晶硅基底10的有源区上；一栅极绝缘层16，位于伸张应变的Si1-yCy沟道层12上；一栅极电极18，位于栅极绝缘层16上；以及一源极S/漏极D，位于栅极电极18两侧。
在上述的具有伸张应变的沟道层的场效应晶体管结构中，其中栅极绝缘层16可为氧化硅层，再者，在氧化硅层和伸张应变的Si1-yCy沟道层12之间还可包括一硅层20a(参考图2B)。此外，上述的具有伸张应变的沟道层的场效应晶体管结构，还包括一金属硅化物30，位于源极S/漏极D中伸张应变的Si1-yCy沟道层12上。
本发明提供一种较简单的方法来形成具有伸张应变的沟道的场效应晶体管。而且，在本发明中将原子尺寸较硅小的元素(例如碳)导入单晶硅层中，以制作伸张应变的沟道层。以下将配合附图详细说明本发明的场效应晶体管的制造方法。
请参照图1A，提供一单晶硅基底10，其中单晶硅基底10是以浅沟槽隔离结构(shallow trench isolation，STI)12定义有源区，本发明可应用于PMOS组件、NMOS组件及CMOS组件，在图1中是以CMOS组件来举例说明，所以图式中更显示出p-阱(p-well)区域和n-阱(n-well)区域。接着，于此单晶硅基底10上外延一层伸张应变的沟道层，例如Si1-yCy层12。其中Si1-yCy层12中的碳的摩尔分率y小于0.04，即碳的掺杂浓度要小于4％。
由于本发明使用原子体积比硅小的碳掺杂至硅层中，因此所外延的Si1-yCy层12的平衡晶格常数小于单晶硅。当Si1-yCy层12外延于单晶硅基底10表面时，Si1-yCy层12的晶格与单晶硅晶格相较，会呈现双轴张力(biaxialtension)(即水平拉伸垂直压缩)的情况。在Si1-yCy层12中的碳的摩尔分率y小于0.02的情况下，Si1-yCy层12和单晶硅之间的晶格错配(latticemismatch)比例约为1％。与现有的SiGe相较，若现有的SiGe的晶格要具有相同的晶格错配情况(即两者之间的晶格错配比例约为1％)，则掺杂于Si中的Ge的比例要高达25％。
上述的Si1-yCy层12处于双轴伸张应变的情况，因此Si1-yCy层12的厚度需控制小于其自发性应变松弛(spontaneous strain relaxation)的临界值。以Si0.98C0.02为例，其自发性应变松弛的临界厚度约为10nm。
此外，用于定义有源区的浅沟槽隔离结构(shallow trench isolation，STI)14可于单晶硅基底10上外延Si1-yCy层12之前，进行浅沟槽隔离制作过程以于单晶硅基底10中形成，之后Si1-yCy层12利用选择性外延法形成于单晶硅基底10的有源区。或者，可选择于单晶硅基底10上外延Si1-yCy层12之后，于包含Si1-yCy层12的单晶硅基底10中形成浅沟槽隔离结构14，在此情况下，Si1-yCy层12可利用超高真空化学气相沉积法(ultra-high-vacuum chemicalvapor deposition，UHVCVD)来形成。
接着，请参照图1B，于Si1-yCy层12上形成栅极绝缘层16。其中栅极绝缘层16例如为氧化硅层，其形成方法有下列三种可供选择。
第一种栅极绝缘层16的形成方法，是利用化学气相沉积法，于Si1-yCy层12上沉积氧化硅层、氮化硅层、氧化铪层、氧化锆层等。
第二种栅极绝缘层16的形成方法，是进行氧化制作过程，使Si1-yCy层12表面氧化而形成氧化硅层16，此方法可参考K.Pressel et al.，“Oxidation of Si(1-y)C(y)(0＜y＜0.02)strained layers grown on Si(001)”，J.Vac.Sci.Tech.B，vol-16，no.3，pp.1757～1761，May/Jun.1998。为了氧化表层的Si1-yCy层12，氧化温度不能过高，需低于800℃，以避免碳原子的损耗。
第三种栅极绝缘层16的形成方法，是于有源区Si1-yCy层12上选择性地成长硅层20，如图2A所示，之后将此硅层20氧化，使硅层20的表层转为氧化硅层16，剩下的硅层则标示为20a，如图2B所示。所成长的硅层20的厚度，决定于其最后剩余的厚度及热氧化后氧化硅层16的厚度。通常，在热氧化步骤后，氧化硅层16的厚度若为tox，则硅层20的厚度会耗损约0.46tox。假设，希望热氧化步骤形成的氧化硅层16为10埃()，硅层20a的预定厚度为5埃，则在进行热氧化步骤前需成长9.6埃的硅层20。较佳的状况是，热氧化后的硅层20a的厚度约为2～6原子级层(atomic layers)，即约5～15埃左右。此硅层20提供了一个好的界面品质，且可避免氧化硅层16直接成长在Si1-yCy层12表面，可确保硅层20a-氧化硅层16界面的碳浓度足够低而使氧化硅层16有好的品质。更重要的是，此硅层20a的存在可以确保电荷密度反转层位在Si1-yCy层12内，而使大部份的可动载子(例如电子)位于Si1-yCy层12内。因此，可以再提升晶体管的效能。
接着请参照图1C，于栅极绝缘层16上形成栅极电极18。并分别于栅极电极18两侧的p-阱区域和n-阱区域进行n型和p型离子掺杂，以及于栅极电极18的侧壁形成间隙壁22，并进行快速热退火制作过程(RTA)在不造成Si1-yCy层12应变松弛的情况下活化n型和p型离子掺杂，以形成源极S/漏极D，以分别于p-阱区域和n-阱区域定义出PMOS组件及NMOS组件。
此外，并在源极S/漏极D表面形成金属硅化物(silkide)层30。其形成方法有下列三种可供选择。
第一种金属硅化物层30的形成方法，使用传统的方法，将源极S/漏极D中的Si1-yCy层12表层进行金属硅化反应。意即，沉积一层金属，例如钛，接着利用高温，使钛金属与Si1-yCy层12表层进行金属硅化反应，最后将未反应的钛金属利用湿式蚀刻法移除。
第二种金属硅化物层30的形成方法，在进行金属硅化反应前，移除暴露出的Si1-yCy层12，使形成的金属硅化物层30中不含任何碳原子，如图3所示。
第三种金属硅化物层30的形成方法，在源极S/漏极D中的Si1-yCy层12的表面选择性外延一层硅层32，使金属硅化反应发生在硅层32内，而不会发生在Si1-yCy层12，如图4所示。
接着进行后续的半导体制作过程。
本发明虽以较佳实施例公开，然其并非用以限定本发明的范围，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，一些等效的变化，应当属于本发明的保护范围。
Claims (20)
1.一种具有伸张应变的沟道层的场效应晶体管的制造方法，其特征在于，包括：
提供一单晶硅基底；
在该单晶硅基底上外延一伸张应变的沟道层，其中该伸张应变的沟道层由将原子尺寸较硅小的元素导入单晶硅层中，以取代硅晶格中硅原子的位置而成，即伸张应变的沟道层由硅及原子尺寸较硅小的元素两者所构成；
在该伸张应变的沟道层上形成一栅极绝缘层；
在该栅极绝缘层上形成一栅极电极；
在该栅极电极两侧形成一源极/漏极；
移除未被栅极电极覆盖的该栅极绝缘层以及该沟道层以露出该单晶硅基底；以及
在露出的该单晶硅基底的该源极/漏极上形成不含该原子尺寸较硅小的元素的金属硅化物层。
2.如权利要求1所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其特征在于，该伸张应变的沟道层为Si1-yCy层，其中y小于0.04。
3.如权利要求2所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其特征在于，该Si1-yCy层的组成物为Si0.98C0.02，该Si0.98C0.02层的临界厚度为10nm。
4.如权利要求1所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其中该栅极绝缘层的形成方法包括：利用化学气相沉积法，于该伸张应变的沟道层上沉积一层择自由氧化硅、氮化硅、氧化铪和氧化锆所组成的族群中。
5.如权利要求1所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其特征在于，该栅极绝缘层为氧化硅层，该栅极绝缘层的形成方法包括：进行氧化制作过程，使该伸张应变的沟道层表面氧化而形成该氧化硅层。
6.如权利要求1所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其特征在于，该栅极绝缘层为氧化硅层，该栅极绝缘层的形成方法包括：
在该伸张应变的沟道层上形成一硅层；以及
氧化该硅层，使该硅层的表层转为该氧化硅层。
7.一种具有伸张应变的沟道层的场效应晶体管结构，适用于一单晶硅基底，其特征在于，包括：
一伸张应变的Si1-yCy沟道层，位于该单晶硅基底的部分有源区上；
一栅极绝缘层，位于该伸张应变的Si1-yCy沟道层上；
一栅极电极，位于该栅极绝缘层上；
一源极/漏极，位于该栅极电极两侧的该单晶硅基底中；以及
一不含碳原子的金属硅化物层，位于该源极/漏极表面上。
8.如权利要求7所述的具有伸张应变的沟道层的场效应晶体管结构，其特征在于，该伸张应变的Si1-yCy沟道层中y小于0.04。
9.如权利要求8所述的具有伸张应变的沟道层的场效应晶体管结构，其特征在于，该伸张应变的Si1-yCy沟道层的组成物为Si0.98C0.02，该Si0.98C0.02层的临界厚度为1nm。
10.如权利要求7所述的具有伸张应变的沟道层的场效应晶体管结构，其特征在于，该栅极绝缘层为氧化硅层，该氧化硅层和该伸张应变的Si1-yCy沟道层之间还包括一硅层。
11.一种具有伸张应变的沟道层的场效应晶体管的制造方法，包括：
提供一单晶硅基底；
在单晶硅基底上外延一伸张应变的沟道层，其中该伸张应变的沟道层由将原子尺寸较硅小的元素导入单晶硅层中，以取代硅晶格中硅原子的位置而成，即伸张应变的沟道层由硅及原子尺寸较硅小的元素两者所构成；
在该伸张应变的沟道层上形成一栅极绝缘层；
在该栅极绝缘层上形成一栅极电极；
在该栅极电极两侧形成一源极/漏极；
在该源极/漏极上表面形成一硅层；以及
在该硅层表面进行金属化以形成不含该原子尺寸较硅小的元素的金属硅化物层。
12.如权利要求11所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其中该伸张应变的沟道层为Si1-yCy层，其中y小于0.04。
13.如权利要求12所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其中该Si1-yCy层的组成物为Si0.98C0.02，该Si0.98C0.02层的临界厚度为10nm。
14.如权利要求11所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其中该栅极绝缘层的形成方法包括：利用化学气相沉积法，在该伸张应变的沟道层上沉积一层择自由氧化硅、氮化硅、氧化铪、和氧化锆所组成的族群中。
15.如权利要求11所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其中该栅极绝缘层为氧化硅层，该栅极绝缘层的形成方法包括：进行氧化制作过程，使该伸张应变的沟道层表面氧化而形成该氧化硅层。
16.如权利要求11所述的具有伸张应变的沟道层的场效应晶体管的制造方法，其中该栅极绝缘层为氧化硅层，该栅极绝缘层的形成方法包括：
在该伸张应变的沟道层上形成一硅层；以及
氧化该硅层，使该硅层的表层转为该氧化硅层。
17.一种具有伸张应变的沟道层的场效应晶体管结构，适用于一单晶硅基底，包括：
一伸张应变的Si1-yCy沟道层，位于该单晶硅基底的有源区上；
一栅极绝缘层，位于该伸张应变的Si1-yCy沟道层上；
一栅极电极，位于该栅极绝缘层上；
一源极/漏极，位于该栅极电极两侧；
一硅层，位于该源极/漏极表面上；以及
一不含碳原子的金属硅化物层，位于该硅层表面上。
18.如权利要求17所述的具有伸张应变的沟道层的场效应晶体管结构，其中该伸张应变的Si1-yCy沟道层中y小于0.04。
19.如权利要求18所述的具有伸张应变的沟道层的场效应晶体管结构，其中该伸张应变的Si1-yCy沟道层的组成物为Si0.98C0.02，该Si0.98C0.02层的临界厚度为10nm。
20.如权利要求17所述的具有伸张应变的沟道层的场效应晶体管结构，其中该栅极绝缘层为氧化硅层，该氧化硅层和该伸张应变的Si1-yCy沟道层之间还包括一硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02140329 CN1284216C (zh) | 2002-07-01 | 2002-07-01 | 具有伸张应变的沟道层的场效应晶体管结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02140329 CN1284216C (zh) | 2002-07-01 | 2002-07-01 | 具有伸张应变的沟道层的场效应晶体管结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1466175A CN1466175A (zh) | 2004-01-07 |
| CN1284216C true CN1284216C (zh) | 2006-11-08 |
Family
ID=34147548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02140329 Expired - Lifetime CN1284216C (zh) | 2002-07-01 | 2002-07-01 | 具有伸张应变的沟道层的场效应晶体管结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1284216C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| CN101312208B (zh) * | 2007-05-23 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
-
2002
- 2002-07-01 CN CN 02140329 patent/CN1284216C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1466175A (zh) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326634B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| CN1253943C (zh) | 具有多重栅极及应变的沟道层的晶体管及其制造方法 | |
| US7271458B2 (en) | High-k dielectric for thermodynamically-stable substrate-type materials | |
| JP5141029B2 (ja) | 半導体装置とその製造方法 | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US20030193060A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20060130166A (ko) | 로컬 ｓｏｉ를 구비한 반도체 디바이스를 형성하는 방법 | |
| CN1574252A (zh) | 制备场效应晶体管横向沟道的方法及场效应晶体管 | |
| CN1805151A (zh) | 具有局部应力结构的金属氧化物半导体场效应晶体管 | |
| US20090001415A1 (en) | Multi-gate transistor with strained body | |
| US6774409B2 (en) | Semiconductor device with NMOS including Si:C channel region and/or PMOS including SiGe channel region | |
| CN100365766C (zh) | 厚应变硅层及含有厚应变硅层的半导体结构的形成方法 | |
| CN1728385A (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| CN1825625A (zh) | 具混成应变诱导层的应变晶体管及其形成方法 | |
| CN1643697A (zh) | 应变翅片式场效应晶体管的结构和方法 | |
| US20070228417A1 (en) | Semiconductor device and method of fabricating the same | |
| CN1277296C (zh) | 具有应变硅锗层外延的场效应晶体管结构及其制造方法 | |
| CN1959934A (zh) | 半导体结构及其制造方法 | |
| US20100006907A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1284216C (zh) | 具有伸张应变的沟道层的场效应晶体管结构及其制造方法 | |
| CN1076520C (zh) | 半导体器件及其制造方法 | |
| US7790581B2 (en) | Semiconductor substrate with multiple crystallographic orientations | |
| CN2699480Y (zh) | 具有多重栅极及应变的沟道层的晶体管 | |
| US20090142891A1 (en) | Maskless stress memorization technique for cmos devices | |
| CN1790739A (zh) | 降低源极/漏极的晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20061108 |
|
| CX01 | Expiry of patent term |