CN1268091C - 交换机的p－总线信道选择装置 - Google Patents

交换机的p－总线信道选择装置 Download PDF

Info

Publication number
CN1268091C
CN1268091C CNB001047043A CN00104704A CN1268091C CN 1268091 C CN1268091 C CN 1268091C CN B001047043 A CNB001047043 A CN B001047043A CN 00104704 A CN00104704 A CN 00104704A CN 1268091 C CN1268091 C CN 1268091C
Authority
CN
China
Prior art keywords
bus
register
channel
signal
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001047043A
Other languages
English (en)
Other versions
CN1268824A (zh
Inventor
李张渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1268824A publication Critical patent/CN1268824A/zh
Application granted granted Critical
Publication of CN1268091C publication Critical patent/CN1268091C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及将P-总线的双重化信道由硬件自动选择的交换机的P-总线信道选择装置。其包括：发生错误时，可自动改变信道将相应信道输出的错误修正寄存器FCR；监测上述P-总线的状态，输出相应信号的状态寄存器ISR；在发生错误时用于将P-总线信道转换控制信号输往控制寄存器ICR1，并按一定周期检查上述错误的控制寄存器ICR1控制单元；以及在输入上述P-总线信道转换信号时改变信道选择设置值，选择上述P-总线的双重化信道的数据线的控制寄存器ICR1。

Description

交换机的P-总线信道选择装置
技术领域
本发明涉及交换机的采用IPC通讯方式的P-总线的双重化信道选择，特别涉及对P-总线的双重化信道用硬件自动选择的交换机的P-总线信道选择装置。
背景技术
P-总线是用于交换机的IPC通讯的有双重化信道的两个总线，其由双重信道组成，跨接于交换机P-总线的“电路板1”和“电路板2”间。参见图1及图4，下面就现有交换机的P-总线双重化信道选择方式进行说明：图1为交换机的P-总线双重化的结构图。总线A和B各由六根信号线组成，其中总线A和B的相应的信号线的选择分别由软件进行控制。各个信号线外接时，在传输电路板上将同一信号双重化后再传输，在接收电路板上选择双重化信号中的一个信号。用于信道选择所使用的寄存器是如图2所示的交换机的P-总线控制寄存器(以下称为″ICR1寄存器″)和如图3所示的交换机的P-总线状态寄存器(以下称为″ISR寄存器″)。
在图2所示的控制寄存器(ICR1)的结构中，比特位7～2是双重化的总线(BUS)信号，每个比特位的状态由软件对上述控制寄存器(ICR1)写入和确定。在此比特位为1时，选择总线B，而在比特位为0时，则选择总线A。
图3所示的状态寄存器(ISR)的主要功能为监测P-总线的状态，只要各比特位中至少有一个比特位的状态发生变化，就发出中断信号。对于比特位0BRCLKF，如果在总线上出现1024字节或1024字节以上的传输，则其为高；对于比特位1FRSF，如果在30毫秒以上未发出FRS信号，则为高；对于比特位2ASTCLKF，如果在2微秒以上ASTCLKF未发生高、低电平转换，则为高；对于比特位3LASTF，在ASSERT(AST)保持有效的状态下，如果在2微秒内BRCLK信号没有转换，则为高；对于比特位4的IALARMA，如果P-总线A电缆悬空，则为高；对于比特位5IALARMB，如果P-总线B电缆悬空，则为高。
参考上述状态寄存器(ISR)，以软件(S/W)方式改变上述控制寄存器(ICR1)的设置，使之选择适当的数据线。
附图4是说明现有交换机的P-总线信道选择所需的流程：如果上述状态寄存器(ISR)一个或多个比特为由低转换为高时，就产生中断信号，在软件中断信号处理程序中将上述控制寄存器(ICR1)的各比特位转换为相应状态，并将相应数据写入到控制寄存器中。通常，在现有交换机的P-总线信道选择方式中，以硬件和软件互相结合的方式进行处理，因此根据硬件调整软件的编码，若在传输控制信号时发生问题，致使选择控制寄存器(ICR1)不当，就会造成信息的丢失。而且，频繁地发生错误，产生过多中断信号，会导致系统的性能下降。尤其，如果硬件发生错误，以软件进行纠错，由于多个中断信号同时产生，必须在中央处理系统(CPU)中按优先顺序处理各个中断信号，则P-总线纠正错误的处理程序等待。因此，执行软件的程序处理需要较长时间，而且此过程中也存在信息丢失的问题。
发明内容
为了解决上述问题，本发明提供一种交换器的P-总线信道选择装置，其中以硬件设备取代现行的软件处理程序，使得选择信道更迅速，从而可尽量避免信息的丢失。
根据本发明，提供了一种使用P-总线的包括双重化信道的交换机的P-总线信道选择装置，它包括：
错误修正寄存器，在信道传输出现错误时，可输出相应的信息指示该信道选择装置自动改变信道；
总线状态寄存器，用于监测上述P-总线的状态，在P-总线出现错误时可产生中断信号，并输出相应信号；
总线控制寄存器控制单元，用于检查上述错误修正寄存器的输出信号、总线状态寄存器的输出信号和总线控制寄存器的反馈信号；在P-总线出现错误时，将P-总线信道转换控制信号输往上述总线控制寄存器，并以一定周期检查上述错误；
总线控制寄存器，其由上述总线控制寄存器控制单元控制，其输入信号来自所述总线控制寄存器控制单元，用于在收到来自上述总线控制寄存器控制单元的P-总线信道转换控制信号时改变信道选择设置值，选择上述P-总线的双重化信道中的相应数据线。
根据本发明的较佳实施例，所述总线控制寄存器控制单元包括一个输入控制部和一个输出控制部，上述总线控制寄存器控制单元输入控制部检查上述错误修正寄存器的输出信号、状态寄存器的输出信号以及来自总线控制寄存器的反馈信号，该总线控制寄存器控制单元输入控制部产生的输出信号送到上述总线控制寄存器控制单元输出控制部，上述总线控制寄存器控制单元输出控制部输出ICR1D和ICR1LOAD信号，以改变上述总线控制寄存器的信道选择设置值，使其自动选择P-总线双重化信道的数据线。
附图说明
以下将参照附图结合本发明的较佳实施例对本发明进行详细说明。
图1为交换机的P-总线双重化结构图；
图2为交换机的P-总线控制寄存器(ICR1)的结构图；
图3为交换机的P-总线状态寄存器(ISR)的结构图；
图4为现行交换机选择P-总线信道时的流程图；
图5为根据本发明改进的控制寄存器(ICR1)内部结构图；
图6为根据本发明的控制寄存器(ICR1)控制单元的内部结构图；
图7为以VHDL语言表示图6的内部结构；
图8为根据本发明的FCR寄存器结构图；
图9为在根据本发明的交换机的选择P-总线信道所需的硬件结构图；
图10为根据本发明的实施例，在发生错误的图6中各信号线的波形的时序图。
具体实施方式
首先，要说明的是，在各附图中，对同一部件采用同一符号来指示，即使这些部件示出在不同的附图中。而且，下面对于本发明的有关内容的详细说明，旨在帮助理解本发明。作为本发明的技术领域的人员应该了解，即使没有关于这些技术内容的详细说明，也可实施本发明。此外，为了清晰起见，省略了非本发明领域的功能及结构的详细说明。
为选择本发明提供的P-总线信道，将现有的控制寄存器(ICR1)，改造成如图5所示。图5为根据本发明改进的控制寄存器(ICR1)的内部结构图，其输入来自图6中的控制寄存器(ICR1)的控制单元200所输出的ICR1LOAD信号和ICR1D[31...24]信号，其输出用于选择上述P-总线信道。
关于上述控制寄存器(ICR1)控制单元200的结构，见图6所示，其内部的信息源，如图7所示。图7中以VHDL语言来显示图6的内部结构。从中可以看出，其输入来错误修正寄存器FCR(Fault Change Register)的输出信号、状态寄存器(ISR)的输出信号和上述控制寄存器(ICR1)的反馈信号(参见图9)。控制寄存器300控制单元200的ICR1LOAD信号及ICR1D[31...24]信号输往上述控制寄存器(ICR1)300。至于操作的详细说明将在下面参照图9加以解释，在此予以省略。
图8为本发明提供的错误修正寄存器FCR的结构图，在发生错误时，可设置上述错误寄存器(FCR)，以自动改变P-总线的通信信道。其中，错误修正寄存器使能FCREN(Fault Change Register Enable)位(比特位7)用于允许/禁止该错误寄存器中的最低4个有效比特位0-3，若比特位7为低，其余的比特位表示发生了错误，也不会由硬件进行信道切换。
下面详细说明FCR的各个比特位(3-0)。
LASTFEN比特位(位3)为高，其确认ASTF信号变为高，则表示要由硬件改变信道。此时，上述ASTF信号在AST信号发生不正常时才变为高。
ASTCLKFEN比特位(位2)为高，确认ASTCLKF信号变为高，则表示要由硬件改变信道。上述ASTCLKF信号是在ASTCLK信号发生不正常时才变为高。
FRSFEN比特位(位1)为高，确认FRSF信号变为高，则表示要由硬件改变信道。上述FRSF信号在FRS信号发生不正常时才变为高。
BRCLKFEN比特位(位0)为高，确认BRCLKF信号变为高，则表示要由硬件改变信道。上述BRCLKF信号是在BRCLK信号发生不正常时才变为高。
根据上述图5及图8，本发明提供的交换机内P-总线信道选择所需的硬件，如图9所示。图10是根据本发明提供的实施例的出现错误时的图6的各信号线波形序图。上述图10的序图是使用MAXPLUS2 Version 8.2模拟的。
根据上述图5及图10，下面详细说明本发明提供的交换机的P-总线信道选择装置。
为说明该实施例，在图9中，将上述控制寄存器(ICR1)控制单元200分为输入控制部210和控制寄存器(ICR1)输出控制部220来表示，而上述控制寄存器(ICR1)控制单元200整体如图6所示。
状态寄存器(ISR)120监测上述P-总线的状态，在P-总线发生错误时产生中断信号，将相应信号输往上述控制寄存器(ICR1)控制单元200输入控制部210。控制寄存器(ICR1)控制单元200输入控制部210检查上述错误修正寄存器FCR110的输出信号、状态寄存器(ISR寄存器)120的输出信号以及由控制寄存器(ICR1)300传出的反馈信号，为了避免发生错误，控制寄存器(ICR1)控制单元200定时检查P-总线的状态。检查周期时使用的时钟的频率是16MHz，而本系统采用32MHz的时钟，因此可避免延误，及时改变寄存器的数据，从而使之选择P-总线信道。
上述控制寄存器(ICR1)控制单元200输入控制部210检查上述错误修正寄存器FCR110的输出信号、状态寄存器(ISR寄存器)120的输出信号以及由控制寄存器(ICR1)300输出的反馈信号，若发现错误，就将P-总线信道转换控制信号输往上述控制寄存器(ICR1)控制单元200输出控制部220，上述控制寄存器(ICR1)控制单元200输出控制部220输出ICR1D和ICR1LOAD信号，以改变上述控制寄存器(ICR1)300的信道选择设置值，使其自动选择P-总线双重化信道的数据线。在此，上述ICR1D信号是P-总线控制寄存器(ICR1)的数据线，上述ICR1LOAD信号是ICR1数据LOAD信号，由低转为高时，将数据ICR1D锁存。此时，如上述图10所示，几乎不会出现延误。上述图10，假设错误修正寄存器FCR110设置为″FF″。如图10所示，发生错误后，延迟1.846微秒(延迟1个时钟周期)后，上述控制寄存器(ICR1)的数值发生改变，从而减少了延迟。
综上所述，本发明提供的交换机的信道选择装置，在选择P-总线信道时，以硬件处理取代软件处理程序，既减少过载，又在发生错误时能够迅速转换信号，因此减少了信息的丢失。
以上根据本发明，对其实施例加以说明。但是，对于本领域的普通技术人员来说，可以在本发明精神的范围内对其进行修改而不脱离本发明的发明构思。因此本发明的保护范围并不局限于上述实施例，也不仅包括后面所附权利要求书，还包括与权利要求书同等的内容。

Claims (4)

1.一种使用P-总线的包括双重化信道的交换机的P-总线信道选择装置，其特征在于，它包括：
错误修正寄存器，在信道传输出现错误时，可输出相应的信息指示该信道选择装置自动改变信道；
状态寄存器，用于监测上述P-总线的状态，在P-总线出现错误时可产生中断信号，并输出相应信号；
总线控制寄存器控制单元，用于检查上述错误修正寄存器的输出信号、状态寄存器的输出信号和总线控制器的反馈信号；在P-总线出现错误时，将P-总线信道转换控制信号输往总线控制寄存器，并以一定周期检查上述错误；
总线控制寄存器，其由上述总线控制寄存器控制单元控制，其输入信号来自所述总线控制寄存器控制单元，用于在收到来自上述总线控制寄存器控制单元的P-总线信道转换控制信号时改变信道选择设置值，选择上述P-总线的双重化信道中的相应数据线。
2.如权利要求1所述的P-总线信道选择装置，其特征在于：
所述总线控制寄存器控制单元包括一个输入控制部和一个输出控制部，上述总线控制寄存器控制单元输入控制部检查上述错误修正寄存器的输出信号、状态寄存器的输出信号以及来自总线控制寄存器的反馈信号，该总线控制寄存器控制单元输入控制部产生的输出信号送到上述总线控制寄存器控制单元输出控制部，上述总线控制寄存器控制单元输出控制部输出控制寄存器数据信号ICR1D和控制寄存器数据记载信号ICR1LOAD，以改变上述总线控制寄存器的信道选择设置值，使其自动选择P-总线双重化信道的数据线。
3.如权利要求1或2所述的P-总线信道选择装置，其特征在于：
上述错误修正寄存器由多个信号比特位组成，在信号比特位指示出现错误时，要求转换信道。
4.如权利要求3所述的P-总线信道选择装置，其特征在于：
上述信道的转换是通过修改总线控制寄存器中的对应于所述错误信号比特位的数值而实现的。
CNB001047043A 1999-03-22 2000-03-22 交换机的p－总线信道选择装置 Expired - Fee Related CN1268091C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR9676/99 1999-03-22
KR1019990009676A KR100318925B1 (ko) 1999-03-22 1999-03-22 교환기의 피-버스 채널 선택장치

Publications (2)

Publication Number Publication Date
CN1268824A CN1268824A (zh) 2000-10-04
CN1268091C true CN1268091C (zh) 2006-08-02

Family

ID=19577295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001047043A Expired - Fee Related CN1268091C (zh) 1999-03-22 2000-03-22 交换机的p－总线信道选择装置

Country Status (2)

Country Link
KR (1) KR100318925B1 (zh)
CN (1) CN1268091C (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001623B1 (ko) * 1993-12-24 1997-02-11 양승택 통신 시스템에서의 이상상태 처리 방법

Also Published As

Publication number Publication date
KR20000060973A (ko) 2000-10-16
KR100318925B1 (ko) 2001-12-29
CN1268824A (zh) 2000-10-04

Similar Documents

Publication Publication Date Title
US5530874A (en) Network adapter with an indication signal mask and an interrupt signal mask
US5319752A (en) Device with host indication combination
US5434872A (en) Apparatus for automatic initiation of data transmission
US5307459A (en) Network adapter with host indication optimization
US5299313A (en) Network interface with host independent buffer management
EP0289248A2 (en) Programmable protocol engine
JP3083565B2 (ja) タイママネージャ
EP1199641B1 (en) Data processing device used in serial communication system
CN1268091C (zh) 交换机的p－总线信道选择装置
US20040177178A1 (en) Efficient reading of a remote first in first out buffer
JPH02307124A (ja) 割込み制御方式
KR940007831B1 (ko) Rpu와 cip간의 읽기 명령 수행방법.
CN1525648A (zh) 带有内置电压变换的触发器设计
KR100508585B1 (ko) 전전자교환기 입출력 인터페이스 회로팩의 패킷 송수신 방법
CN114649794A (zh) 一种电机控制器故障保护软关断控制方法
US20020075801A1 (en) Method and apparatus for transmitting packets onto a network
JPS63307565A (ja) チャネル処理装置
JPH04123160A (ja) 受信データ処理システム
JPS61151746A (ja) デ−タエラ−の処理方法
Ackerman Kernel support for embedded reactive systems
JPH02277142A (ja) 二重系計算機システム
JPS6358564A (ja) バス変換装置に於ける割込み制御方式
JPH02236757A (ja) リモートｉ／ｏステーション
JPH0290839A (ja) 回線制御装置のコマンド処理方式
JPH02299033A (ja) マイクロプログラム制御装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060802