CN1258805C - 半导体处理室电极及其制作方法 - Google Patents

半导体处理室电极及其制作方法 Download PDF

Info

Publication number
CN1258805C
CN1258805C CNB998075906A CN99807590A CN1258805C CN 1258805 C CN1258805 C CN 1258805C CN B998075906 A CNB998075906 A CN B998075906A CN 99807590 A CN99807590 A CN 99807590A CN 1258805 C CN1258805 C CN 1258805C
Authority
CN
China
Prior art keywords
electrode
plasma
semiconductor wafer
wafer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB998075906A
Other languages
English (en)
Other versions
CN1323444A (zh
Inventor
安德拉斯·库蒂
李鲁民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1323444A publication Critical patent/CN1323444A/zh
Application granted granted Critical
Publication of CN1258805C publication Critical patent/CN1258805C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一种用等离子体刻蚀工艺加工半导体晶片的处理系统，该系统的处理室包括支撑半导体晶片的支撑卡盘和一对射频功率源，该系统的电极第一表面接收来自置于系统外部的处理气体源，把处理气体送入中心区；第二个表面的多个电极开孔相联，电极开孔的直径大于气体导入孔的直径。电极开孔位于半导体晶片表面之上的电极表面上。电极表面帮助增加电极等离子体鞘层面积，改变了加到晶片表面上的偏置电压，从而在不增加等离子体密度的前提下增加了晶片上的等离子体轰击能量。

Description

半导体处理室电极及其制作方法
技术领域
本发明涉及一种半导体制作设备，尤其是涉及一种改进半导体处理室电极，以及与制作和装设改进电极的方法。
背景技术
在半导体制作中，集成电路器件是通过多次工艺过程由半导体晶片制成的，其中诸多工艺过程通常是在处理室中进行的，在处理室中各材质层(介质层或金属层)逐层覆盖并作成图案形成多层结构。例如，某些层(如SI02)通常在化学汽相沉积室(CVD)沉积而成，然后经旋转涂覆光刻抗蚀胶并光刻图形，当光刻抗蚀胶图形在半导体晶片表面形成后，该半导体晶片被置入等离子体刻蚀室以去掉(刻蚀)未被抗蚀胶阻挡部分的下层材料。
图1A显示了一个带有处理室102的半导体处理系统100，它对半导体晶片进行刻蚀加工处理。在这个例子里，室102有一个卡盘104，它用来支撑半导体晶片106，卡盘104还支撑数个石英环108，在石英环108的顶上放着一个环状陶瓷支架110，它用来支撑顶电极114，顶电极114用来接收处理气体，在工艺处理时处理气体分散开进入等离子体区112。
顶电极还耦合到匹配盒双工器116a和射频功率源118a，卡盘104同样也耦合到匹配盒双工器116a和射频功率源118b，处理室102配备有出口120，出口120用于在工艺过程中抽走室内多余的气体，在工艺进行时设定射频功率源118a来偏置项电极114，其工作频率大约为27MHz，射频功率源118a主要用于在等离子体区112内产生等离子体，而射频功率源118b主要用于在等离子体区112内产生偏置电压，射频功率源118b的工作频率一般较低，大约为2MHz。
图1B提供半导体处理系统100顶电极114的一个比较详细的示图，顶电极114一般有数个气体缓冲板122，在它们气体缓冲板122的表面布满了孔，这些孔的分布使处理气体均匀地分散开通过顶电极114，通过这种方式，气体缓冲板122保证几乎同量的气体通过硅片126的每一个气体导入孔128，顶电极114还有石墨环124，石墨环124用于固定在图1A的陶瓷支架110上，一旦处理气体被允许流出气体导入孔128，在硅片126表面和晶片106表面之间的区域内将产生等离子体，该区即为等离子体区112。
在工艺过程进行期间，射频电源118a和射频电源118b分别加于顶电极114和卡盘104上。一旦处理气体通入顶层电极114，就会通过进气孔进入等离子体区112，同时如图1c所示，有等离子体鞘层131和132出现在等离子体区112内。
如图所示，硅片126上有一个电极表面134，此电极正对着半导体晶片106的表面136。正如我们已经在等离子体物理里所了解的那样，电极表面134表面和晶片表面136分别在等离子体区112中形成等离子体鞘层131和132。
等离子体鞘层边界被定义在等离子体密度分布曲线133的133a处和133b处，这在图1D中表示得很明确。等离子体密度分布曲线表明：在靠近晶片表面136和顶层电极134处，等离子体密度差不多降到0。这样，在133a和133b之间，等离子体密度从0逐渐上升到一个常量。因此如图c所示，电极表面134和晶片表面136能够保证大多数等离子体集中在等离子体鞘层131和132之间。
随着对刻蚀越来越小的集成电路器件图形需求的不断增加，更难的高长宽比的刻蚀技术日渐必要。图1E显示了晶片衬底106的截面图140.晶片衬底106上有一沉积的介质层140和已刻图形的光刻胶层142。光刻胶层142有光刻通孔144通到介质层140.随着长宽比不断提高(即较深和较窄的刻蚀几何形状)，用来确定一组可控工艺参数的工艺窗口也会迅速缩小，当工艺窗口缩小时，对工艺参数的调整不再改进刻蚀速率，刻蚀选择性或者刻蚀剖面轮廓。
代表性的工艺参数有压力设置，气体流率、电极偏置功率、反应物化学成分等。但是，随着长宽比不断增加，改变工艺窗口参数不再有助于提高处理室控制刻蚀过程的能力。例如，当需要用光刻胶层142上的图形窗口144刻蚀如焊接孔之类的孔时，即使用最好的化学刻蚀气体也不能一直刻透介质层140，此时刻蚀将提早结束，因为反应化合物在刻蚀过程中也会在侧壁和底部沉积聚合物。众所周知，当需要高的长宽比时，沉积的聚合物会严重地阻碍介质层140的刻蚀。
为了解决这个问题，过去工艺工程师试着在刻蚀时增加处理室内的含氧量，但很可惜，处理室内的含氧量的增加会在介质层140中产生碗状的刻蚀148。可以料想，当在介质层140中产生一个碗状的刻蚀148时，再要填充碗状刻蚀148的通孔将有问题。也就是说，由于有碗状刻蚀孔148，不能再采用常用的在通孔中沉积金属的填充导体技术。
在先前的技术中，还有一种方法是通过增加与卡盘104耦合的射频功率源118b的偏置功率来增加对晶片106表面的离子轰击能量。但是，当射频功率源118b的偏置电压升高时，在等离子体区112中将产生更多的等离子体，这将抵消离子轰击能量的增加。此外，当偏置电压升高时，进入等离子体区112中的反应气体的分子可能会改变其化学成分，从而使刻蚀失败。因此，已经观察到，仅仅增加耦合到卡盘104的射频功率对提高刻蚀长宽比并无帮助。
发明内容
本发明的目的在于提供一种半导体处理室电极及其制作方法，使得在不增加等离子体密度和改变反应气体分子化学成分的前提下增加晶片表面的离子轰击能量。
本发明的目的是这样实现的：一个用等离子体刻蚀工艺加工半导体晶片的处理系统，该系统有一个处理室，处理室有一个放置半导体晶片的支撑卡盘和一对射频功率源；该系统包括：放在系统中半导体晶片上方的一个电极，该电极有一个中心区，第一表面和第二表面。第一表面用来接收来自放在系统外面的处理气体源，并把处理气体送进中心区。第二表面有多个气体导入孔，它们与相应的多个电极开孔相联，电极开孔的直径大于气体导入孔的直径，该多个电极开孔设置在位于半导体晶片表面上方的电极表面上。
该电极耦合到一对射频功率源中的一个，并且支撑卡盘耦合到一对射频功率源中的另一个。
该等离子体处于电极的第二表面和晶片表面之间。
该第一个等离子体鞘层紧挨着晶片表面，第二个等离子体鞘层紧挨着电极的第二个表面，第二个等离子体鞘层形状与电极的第二个表面上的电极开孔设定的出口形状相仿。
该第一个等离子体鞘层有第一个面积以及第二个等离子体鞘层有第二个面积，并且第二个等离子体鞘层的第二个面积大于第二个等离子体鞘层的第一个面积。
该电极开孔直径至少大约为5mm或大于5mm，气体流入孔的直径大约为1mm。
该电极表面和晶片表面之间的间隔为大约0.75cm和大约4cm之间。
该电极的中心区有两个或者更多的气体缓冲板。
该电极开孔以六角形图案遍布在电极的第二个表面上。
该第二个等离子体鞘层的第二个面积大约为第一个等离子体鞘层的第一个面积的2至3倍之间。
该第二个等离子体鞘层的第二个面积大约是第一个等离子体鞘层的第一个面积的2.7倍。
该当第二个等离子体鞘层的第二个面积大于第一个等离子体鞘层的第一个面积时，加到晶片表面的偏置电压升高，加到电极的第二个表面的偏置电压降低。
该偏置电压的增加引起作用在晶片表面的离子轰击能量的增加，因此增强了对刻蚀的控制。
一种制作处理室顶电极的方法，在一个用等离子体刻蚀工艺加工半导体晶片的处理室，该处理室包括一个用于支撑半导体晶片的支撑卡盘和一对射频功率源，该制作处理室顶电极的方法有：制作顶电极使之有一个中心区、第一表面和第二表面，第一表面有一个入口，它用来接收来自系统的外部的源的处理气体，并把处理气体送入中心区。第二个表面有多个气体导入孔，它们通向多个电极开孔，电极开孔的直径大于气体导入孔的直径，多个电极开孔分布形成在一个电极表面上；使之覆盖在半导体晶片的表面之上。
它还包括：耦合顶电极到一对射频功率源中的一个，耦合支撑卡盘到一对射频功率源的另一个。
制作电极开孔直径至少大约5mm或大于5mm，气体导入孔的直径大约为1mm。
进一步地，还包括确定电极开孔的深度大约在1/32英寸和1/4英寸之间。
进一步地，还包括固定电极表面和晶片表面之间间距为大约0.75cm和大约4cm之间。
进一步地，还包括在顶电极的中心区内插进两个或者两个以上的气体缓冲板。
在电极表面和晶片表面之间激活等离子体，等离子体有贴近晶片表面第一个等离子体鞘层，以及描出顶电极开孔的内区轮廓的第二个等离子体鞘层，这样第二个等离子体鞘层的面积大于第一个等离子体鞘层的面积。
进一步地，还包括当第二个等离子体鞘层面积大于第一个等离子体鞘层的面积时，增加晶片表面的离子轰击能量。
一种加工半导体晶片的等离子体处理室，包括一个支撑半导体晶片的支撑卡盘，以及一对射频功率源；该等离子体处理室包括：一个提供气态化学物质进入加工区的电极，该加工区位于电极和半导体晶片表面之间，电极有多个尺寸较大的气体流入孔；它位于在晶片表面的上方电极表面上；当在等离子体处理室中的电极表面和晶片表面之间产生等离子体时，位于晶片表面上方的第一个等离子体鞘层基本是平的，而位于电极表面上方的第二个等离子体鞘层是与轮廓相合的，这样，轮廓相合的第二个等离子体鞘层延伸进入多个尺寸较大的气体流入孔，因此，轮廓相合的第二个等离子体鞘层的面积大于基本是平的第一个等离子体鞘层的面积。
该尺寸较大的气体流入孔为六角形图案，遍布在电极表面上。
所述的尺寸较大的气体导入孔的直径大约为5mm或大于5mm。
当具有轮廓线形状的第二个等离子体鞘层面积大于基本是平的第一个等离子体鞘层的面积时，在晶片的表面上，偏置电压将增加；在电极的表面上，偏置电压将减少。
在晶片表面上的偏置电压的增加引起在晶片表面上的离子轰击能量的增加，从而有利于进行高长宽比的刻蚀。
一种应用等离子体刻蚀工艺加工半导体晶片的系统，该系统包括一个处理室，处理室有支撑半导体晶片的支撑卡盘以及与它相联的射频功率源；该系统包括：
一个接地的电极，它放在系统内，在半导体晶片之上，该接地电极有一个中心区，第一表面和第二表面，第一表面用来接收来自源的处理气体(该源放在系统外边)，并使处理气体流进中心区，第二个表面有多个气体导入孔，它们与相应的多个电极开孔相联，电极开孔的直径大于气体导入孔的直径，多个电极开孔位于半导体晶片表面的上方的电极表面上。
等离子体位于电极的第二个表面和晶片表面之间。
第一个等离子体鞘层紧挨着晶片表面，第二个等离子体鞘层紧挨着第二个表面，并且第二个等离子体鞘层形状与电极的第二个表面的电极开孔轮廓相一致。
第一个等离子体鞘层有第一个面积，第二个等离子体鞘层有第二个面积。第二个等离子体鞘层的第二个面积大于第二个等离子体鞘层的第一个面积。
电极开孔的直径至少大约为5mm或大于5mm，气体导入孔的直径大约是1mm。
当第二个等离子体鞘层的第二个面积大于第一个等离子体鞘层的第一个面积时，晶片表面的偏置电压将增加，电极的第二个表面上的偏置电压将减少。
本发明还通过具体实施例揭示了一个通过等离子体刻蚀过程加工半导体晶片的系统，该系统有一个处理室，处理室里有一个支撑半导体晶片的卡盘和一对射频功率源。处理室里还有一个电极，它置于半导体晶片的对面。该电极有一个中心区，第一表面和第二表面，第一表面作成一定的形状来接收来自系统外气体源的处理气体，并将反应气体引进中心区。第二个表面有很多气体引入孔，它们与相应的电极开孔相联，电极开孔的直径大于气体引入孔的直径。气体引入孔作成一定的形状来确定电极表面，后者覆盖在半导体晶片表面的正上方。电极表面有助于增加电极等离子体鞘层，并引起偏置电压向晶片表面迁移，从而在没有增加等离子体密度的情况下增加了对晶片的轰击能量。
本发明所描述了制作顶电极的方法；该电极置于通过等离子体刻蚀过程加工半导体晶片的处理室内。处理室里有一个支撑半导体晶片的卡盘和一对射频功率源。这里谈到制作顶电极使之具有一个中心区，第一表面和第二表面的方法。第一表面有一个入口，该入口加工成一定形状来接收来自系统外气体源的反应气体，并将它引进中心区。第二个表面有很多气体导入孔，它们被引向电极开孔，电极开孔的直径大于气体导入孔直径。多个电极开孔作成一定的形状来确定电极表面，后者覆盖在半导体晶片表面的正上方。
本发明还描述了一个对半导体晶片进行等离子体刻蚀的处理室，处理室里有一个支撑半导体晶片的卡盘和一对射频功率源。处理室里还有一个电极，该电极向工艺处理区提供气体化学材料，工艺处理区位于电极和半导体晶片表面之间，该电极有较大的气体导入孔，它们被作成一定的形状来确定电极表面覆盖在晶片表面的正上方。当等离子体在等离子体刻蚀室的电极表面和晶片表面之间产生时，一个基本上是平面的第一个等离子体鞘层在晶片正上方形成了，另一个与轮廓相合的第二个等离子体鞘层以一定的形状形成，它们延伸进多个较大尺寸的气体导入孔。因此，与轮廓相合的第二个等离子体鞘层比基本上是平面的第一个等离子鞘层有更大的表面面积，这引起晶片表面上偏压的增加和电极表面上偏压的减少。
它的好处是增加晶片表面上偏压不会引起等离子体密度的增加，由于偏压的增加意味着离子轰击能量的增加，这样可以得到高的刻蚀长宽比，不会过早停止刻蚀或形成碗状刻蚀。读过下面的详细描述和各图形后，本发明的这些以及其它优点将会变得很明显。
附图说明
下面结合附图和具体实施方案对本发明做进一步的详细说明。
图1A为一个带有处理室的半导体处理系统，它用于对半导体晶片进行刻蚀处理。
图1B提供了半导体处理系统顶电极的一个比较详细的示意图。
图1C为等离子体和在靠近晶片表面和顶电极表面处形成的等离子体鞘层。
图1D为等离子体和在靠近晶片表面和顶电极表面处的等离子体密度分布。
图1E为进行等离子体刻蚀的半导体衬底的截面图。
图2A为本发明的实施例顶电极的截面图。
图2B为本发明的实施例顶电极表面的平面图。
图2C为本发明的实施例中图2A电极开孔比较详细的示意图。
图2D为本发明的实施例不同电极开孔比较详细的示意图。
图2E为本发明的实施例电极开孔表面，晶片表面和有等离子体鞘层的等离子体的比较详细的示图。
图3为与本发明的实施例延伸进电极开孔形成与轮廓相合的等离子体鞘层和在晶片表面上方形成的基本上是平面的等离子鞘层的比较详细的示图。
图4A显示与本发明一个具体报告相应的电压波形随时间的变化示图，它包括引起偏置电压漂移的漂移电压波形。
图4B显示与本发明一个具体报告相应的图4A中的漂移电压波形的一个周期与所导至电流幅度关系的示意图。
图5显示与本发明一个具体报告相应的偏压与顶电极和晶片的等离子体鞘层面积比之间关系的示意图。
具体实施方式
本发明半导体处理室电极有助于增加等离子体对半导体晶片的离子轰击能量，从而提高了刻蚀的长宽比。在如下的描述中，为了充分理解本发明，将提供若干特别的细节。但是很明显，对一个掌握最新技术的人来说，没有某些或所有的这些特殊细节同样可以实行本发明。另外，众所周知的工艺步骤并没有详细的描述，以免不必要地混淆本发明。
如上所述，本发明揭示了一个独特的顶电极，它使得处理室在高长宽比的刻蚀过程中保持对工艺窗口的控制。虽然本发明的顶电极可以装在各种不同的处理室里，但作为一个例子，LAM Reserch Corperat Ion Fremont，CalIfornia公司的LAM Reserch RaInbow 4520XL处理室将从本发明的顶电极设计数值中受益。在某些处理室取向中，顶电极可能接地，两个射频都加到底电极(即晶片支撑卡盘)，对任一情况，本发明的顶电极的结构将有助于增加对晶片表面的离子轰击能量，而没有先前技术的侧边效应。
图2A显示一个顶电极200的截面图，为本发明一个具体实施例。在此具体实施例中，该顶电极200有一个电极体202，它有多个电极区202c，它确定了分别的电极开孔202b。这些电极开孔202b形成一个通道，通向多个气体导入孔228。参考图1A，通常气体导入孔228把处理气体通向等离子体区112。相应的，当顶电极200插入到半导体处理系统室时，电极体202的表面234所对应的，它紧挨着所产生的等离子体鞘层。
在本发明具体实施例中；电极体202的内部有一个开口250，其直径与被处理的晶片直径几乎相同。例如，当处理一个8英寸的晶片时，250的直径建议取为大约8英寸。虽然并没有显示出来，气体缓冲板位于电极体202之内，电极体202的厚度252建议大约为1英寸，同时，电极区202c的厚度256大约为1/4英寸。当然，这些尺寸也可能被改变，改变的多少决定于被处理的半导体晶片的尺寸。
图2B显示电极体202的表面234的平面图。它与本发明实施例一致。如图所示，电极开孔202b为六角形图案，遍布在表面234上。在这个六角形图案中，把每两个电极开孔202b的间距设为大约0.375英寸。每个电极开孔202b的直径也被设定为大约0.25英寸。
图2C显示图2A中电极开孔202b的比较详细的示图。电极开孔202b的直径D3242为至少等于或大于大约5倍的德拜常数(即≥0.5毫米)，设定电极开孔202B的深度D4244大约为1/32英寸和大约1/4英寸之间，而且在大约1/16英寸和大约1/4英寸之间更好，并且最好是大约1/8英寸。直径D2240大约是0.1毫米。在这个该实施例中，电极开孔202b有一个带倾角的表面246(大约为30°)，它是由机械钻头廓成的。但是，应该要知道，其他角度也是可以的。例如图2D显示了另一种情况：该倾角表面246被90°的248所代替。当然，当这个带倾角的表面246被取消时，电极开孔202b将延伸到直径D5249，它可能大于直径D4244。
图2E显示一个3个电极区202c的截面图和晶片206的截面图。在该实施例中，表面234和晶片表面236之间的距离设定为大约0.75cm和大约4cm之间，较好地是在大约1cm和3cm之间，最好是大约2cm。一旦半导体处理系统处于工作状态(即处理气体已经流进处理室，偏置功率已经被设定，压力和温度已经被调整等等)，等离子体已经在等离子体区212内产生。由于电极开孔202b已被增加到至少等于或者大于大约0.5mm，等离子体鞘层231将漂移进入电极开孔202b。
如图所示，等离子体鞘层231沿着电极开孔202b侧壁的轮廓漂移。也就是说，等离子体鞘层231从表面234和电极开孔表面204分开一个距离D1233。在该实施例中，距离D1233可能在大约0.5mm和大约5mm之间，最佳值大约是2mm。在过去的设计中，由于紧挨着顶电极的等离子体鞘层并没有如图1C所示的漂移，两个等离子体鞘层表面积几乎相等。但现在在整个顶电极200上等离子体鞘层231已漂移进入电极开孔202b，等离子体鞘层231的表面面积将要大于等离子体鞘层232的表面面积。
图3显示等离子体鞘层231的截面图，如同图2E所示它与电极区202c的表面一致。等离子体鞘层232位于晶片206的上方。虽然仅仅显示了鞘层231和232的截面图，应该要知道，鞘层实际上是三维的覆盖层，它形成在顶电极200和晶片206的每个表面上。因此，当鞘层231漂移进入到电极开孔202b时，鞘层面积确实增加了。下面的表A显示鞘层231表面面积area1相对于鞘层232表面面积area2增加量的一个计算例子。当然，其他面积的增加也会得到，这取决于电极开孔精确的几何形状。
  顶电极面积增量
  电极开孔202b   直径(d＝1/4英寸)                    深度(h＝1/8英寸)
  电极开孔间距离   D＝3/8英寸
  透明度   T＝(d2π/D2√3)                     T＝0.806
  附加面积   A＝(dπh)+((1/cos(30°))-1)d2π/4    A＝0.682cm2
  基本面积   B＝((D2π√3/4)cm2                  B＝0.393cm2
  面积增加   I＝(B+A)/B                             I＝2.7
如同表A计算所示，等离子体鞘层231的表面面积area1增加到大约2.7倍的鞘层232面积area2，后者位于晶片206的上方。在其他建议的具体报告内容里，面积的增加可能在大约1.5和3.5之间，最佳值在大约2和大约3之间。
图4A显示一个标号为300的图，它给出了本实施例的一个正弦射频电压波形随时间变化的曲线。在这个例子中，同时给出了过去设计中的正弦电压波302，在过去设计中有相同的鞘层面积(即area1＝area2)。当鞘层面积一样时，对一个相同的时间量，正弦电压波302将是正的，也会是负的。但是一旦电极200放进处理室，如同图3所示鞘层231的面积area1将要增加。在电流I1从晶片206流向顶电极200方向的时间段里，与在电流I2从顶电极200流向晶片206方向的时间段里，所流过等离子体的电流幅度(离子电流和电子电流)将是不同的。实际上，因为在顶电极表面234/204附近有一较大的鞘层表面面积area1，电流11的幅度将远远大于电流I2的幅度，如图3所示。
由于电流幅度不同，正弦电压波302将要向下移动，形成漂移的正弦电压波302‘。这时要清楚，该漂移的正弦电压波302’在时段T1是正的，在时段T2是负的，T1比T2短。但是，在整个周期里，通过等离子体在一个方向上流动的电流(如I1)，不得不与在反方向上流动的电流(如I2)一样。图4B描述在时段T1内对于大的电流幅度I1的总电流，实际上与在T2时段内对于小的电流幅度I2的总电流等于。尤其是320a下的面积，决定了纯的I1电流以及320a下的面积决定纯的I2电流。仅作为一个参考，在没有漂移的系统中在面积310a和310b下的纯电流是相等的。
参见图4A，部分波306是半波整流的结果，它是由所产生的等离子体引起的。当对部分波306的一个周期进行时间平均时，将在顶电极表面上产生偏置电压。同样的，部分波308是另一个半波整流的结果，它也是由所产生的等离子体引起的。对部分波308的一个周期进行时间平均时，将在晶片的表面上的产生偏置电压。重要的是要注意到，在晶片206表面上产生的偏置电压已经相当大地超过了标准的偏置电压，亦即在过去的技术系统中，所加的偏置电压通常相等地加在顶电极表面和晶片表面之上。这样，当略为减少在顶电极200表面上的偏置电压时，通过增加紧挨顶电极200表面的鞘层231的表面积，可以增加在晶片206表面上的偏置电压。
图5用曲线图表示偏压与顶电极200和晶片206的等离子体鞘层面积比之间的关系，其中假设采用一个正弦的射频电势，以及适当的电流平衡在起作用，这与本发明的一个具体报告一致。当顶电极200和晶片206的等离子体鞘层面积几乎相等时，在顶电极200和晶片206上的偏置电压(即电极电势/V峰)将大约是-0.3。但是，顶电极200的偏置电压随着面积比增加而减少，相反，晶片206的偏置随着面积比的增加而增加。
在实施例中，当等离子体鞘层231的面积area1大约是等离子体鞘层232的面积area2的2。7倍时，晶片206上的偏置电压将要增加到大约-0.75，与此同时，顶电极200上的偏置电压将要减少到大约-0.05。由于现在晶片206表面的偏置电压比较大，一个大的离子轰击能量可出现在晶片206的表面上，从而帮助以高的长宽比作半导体刻蚀工艺。
其优点是：现在可以增加晶片206表面上的偏置电压，而不会引起等离子体密度的增加。如上所述，当等离子体密度增加到超过可以接受的水平时，处理气体无法实现所希望的刻蚀作用。但由于偏置电压的增加，其实是离子轰击能量的增加，现在高的长宽比刻蚀并不会引起刻蚀的提早中止、碗状刻蚀效应或者刻蚀窗口的移动。
本发明为满足增加晶片表面的离子轰击能量的要求，提出了一种半导体处理室电极。应该注意到，虽然本发明只包括一种工艺，装置，系统，部件和方法但它可以多种方式实现。
另外，虽然上述参数与加工8英寸晶片的处理室相联系，但在例如半导体器件制造和平板显示的应用中，这些参数可以被改变，以应用于不同尺寸和形状的衬底。虽然本发明给出了几个实施例的形式描述，以及在本发明的范围内它可以有所变化，重组和等价描述。也要注意到，有许多实现本发明的方法和设备的不同途径。因此，要强调的是，任何技术的等效变换，只要它们符合本发明的精神实质，就应属于本发明保护的范围内。

Claims (26)

1、一种用等离子体刻蚀工艺加工半导体晶片的处理系统，该系统有一个处理室，该处理室有一个放置半导体晶片的支撑卡盘和一对射频功率源，其特征在于：该系统包括：
放在系统中半导体晶片上方的一个电极，该电极有一个中心区、第一表面和第二表面，第一表面用来接收来自放在系统外面的处理气体源，并把处理气体送进中心区，第二表面有多个气体导入孔，它们与相应的多个电极开孔相联，电极开孔的直径大于气体导入孔的直径，该多个电极开孔限定了位于半导体晶片的晶片表面上方的第二表面，第二表面的表面面积大于半导体晶片的晶片表面的表面面积，从而该第二表面使得加到半导体晶片上的偏置电压升高，加到电极的第二表面上的偏置电压降低。
2、如在权利要求1中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该电极耦合到一对射频功率源中的一个，并且支撑卡盘耦合到一对射频功率源中的另一个。
3、如在权利要求2中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该等离子体处于电极的第二表面和晶片表面之间。
4、如在权利要求3中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：第一个等离子体鞘层紧挨着晶片表面，第二个等离子体鞘层紧挨着电极的第二个表面，第二个等离子体鞘层形状对应于电极的第二个表面上的电极开孔设定的出口形状。
5、如在权利要求4中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该第一个等离子体鞘层有第一个面积以及第二个等离子体鞘层有第二个面积，并且第二个等离子体鞘层的第二个面积大于第一个等离子体鞘层的第一个面积。
6、如在权利要求1中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该电极开孔的直径至少为0.5mm或大于0.5mm，气体流入孔的直径为0.1mm。
7、如在权利要求6中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该电极表面和晶片表面之间的间隔为0.75cm和4cm之间。
8、如在权利要求1中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该电极的中心区有两个或者更多的气体缓冲板。
9、如在权利要求1中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该电极开孔以六角形图案遍布在电极的第二个表面上。
10、如在权利要求5中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该第二个等离子体鞘层的第二个面积为第一个等离子体鞘层的第一个面积的2至3倍之间。
11、如在权利要求10中所述的用等离子体刻蚀工艺加工半导体晶片的处理系统，其特征在于：该第二个等离子体鞘层的第二个面积是第一个等离子体鞘层的第一个面积的2.7倍。
12、一种制作处理室顶电极的方法，在一个用等离子体刻蚀工艺加工半导体晶片的处理室中，该处理室包括一个用于支撑半导体晶片的支撑卡盘和一对射频功率源，其特征在于：该制作处理室顶电极的方法有：
制作顶电极使之有一个中心区、第一表面和第二表面，第一表面有一个入口，它用来接收来自系统的外部的源的处理气体，并把处理气体送入中心区，第二个表面有多个气体导入孔，它们通向多个电极开孔，电极开孔的直径大于气体导入孔的直径，该多个电极开孔限定了位于半导体晶片的晶片表面上方的第二表面，
其中，该第二表面限定了第二表面面积，晶片表面限定了晶片表面面积，该第二表面面积大于晶片表面面积，从而当在第二表面和晶片表面之间激活等离子体时，等离子体限定了接近晶片表面的第一个等离子体鞘层表面面积以及接近第二表面面积的第二个等离子体鞘层表面面积，第二个等离子体鞘层表面面积大于第一个等离子体鞘层表面面积。
13、如在权利要求12中所述的制作处理室的顶电极的方法，其特征在于：它还包括：耦合顶电极到一对射频功率源中的一个，耦合支撑卡盘到一对射频功率源的另一个。
14、如在权利要求13中所述的制作处理室的顶电极的方法，其特征在于：还包括：制作电极开孔直径至少为0.5mm或大于0.5mm，气体导入孔的直径为0.1mm。
15、如在权利要求13中所述的制作处理室的顶电极的方法，其特征在于：还包括：确定电极开孔的深度在1/32英寸和1/4英寸之间。
16、如在权利要求14中所述的制作处理室的顶电极的方法，其特征在于：还包括：固定电极表面和晶片表面之间间距为0.75cm和4cm之间。
17、如在权利要求16中所述的制作处理室的顶电极的方法，其特征在于：还包括：在顶电极的中心区内插进两个或者两个以上的气体缓冲板。
18、如在权利要求16中所述的制作处理室的顶电极的方法，其特征在于：还包括：
在电极表面和晶片表面之间激活等离子体，等离子体有贴近晶片表面的第一个等离子体鞘层表面面积，以及描出顶电极开孔的内区轮廓的第二个等离子体鞘层表面面积，第二个等离子体鞘层表面面积大于第一个等离子体鞘层表面面积。
19、一种加工半导体晶片的等离子体处理室，包括一个支撑半导体晶片的支撑卡盘，以及一对射频功率源，其特征在于：该等离子体处理室包括：
一个提供气态化学物质进入加工区的电极，该加工区位于电极和半导体晶片表面之间，电极有多个尺寸较大的气体流入孔，它位于在晶片表面的上方电极表面上；当在等离子体处理室中的电极表面和晶片表面之间产生等离子体时，位于晶片表面上方的第一个等离子体鞘层是平的，而位于电极表面上方的第二个等离子体鞘层是与轮廓相合的，这样，轮廓相合的第二个等离子体鞘层延伸进入多个尺寸较大的气体流入孔，因此，轮廓相合的第二个等离子体鞘层的面积大于平的第一个等离子体鞘层的面积。
20、如在权利要求19中所述的用于加工半导体晶片的等离子体处理室，其特征在于：该尺寸较大的气体流入孔为六角形图案，遍布在电极表面上。
21、如在权利要求20中所述的用于加工半导体晶片的等离子体处理室，其特征在于：所述的尺寸较大的气体导入孔的直径为0.5mm或大于0.5mm。
22、一种应用等离子体刻蚀工艺加工半导体晶片的系统，该系统包括一个处理室，处理室有支撑半导体晶片的支撑卡盘以及与它相联的射频功率源；其特征在于：该系统包括：
一个接地的电极，它放在系统内，在半导体晶片之上，该接地电极有一个中心区，第一表面和第二表面，第一表面用来接收来自源的处理气体(该源放在系统外边)，并使处理气体流进中心区，第二个表面有多个气体导入孔，它们与相应的多个电极开孔相联，电极开孔的直径大于气体导入孔的直径，该多个电极开孔限定了位于半导体晶片的晶片表面上方的第二表面，该第二表面的表面面积大于半导体晶片的晶片表面的表面面积，从而该第二表面使得加到半导体晶片上的偏置电压升高，加到电极的第二表面上的偏置电压降低。
23、如在权利要求22中所述的应用等离子体刻蚀工艺加工半导体晶片的系统，其特征在于：等离子体位于电极的第二个表面和晶片表面之间。
24、如在权利要求23中所述的应用等离子体刻蚀工艺加工半导体晶片的系统，其特征在于：第一个等离子体鞘层紧挨着晶片表面，第二个等离子体鞘层紧挨着第二个表面，并且第二个等离子体鞘层形状对应于电极的第二个表面的电极开孔轮廓。
25、如在权利要求24中所述的应用等离子体刻蚀工艺加工半导体晶片的系统，其特征在于：该第一个等离子体鞘层有第一个面积以及第二个等离子体鞘层有第二个面积，第二个等离子体鞘层的第二个面积大于第一个等离子体鞘层的第一个面积。
26、如在权利要求22中所述的应用等离子体刻蚀工艺加工半导体晶片的系统，其特征在于：该电极开孔直径至少为0.5mm或大于0.5mm，气体导入孔的直径是0.1mm。
CNB998075906A 1998-06-19 1999-06-15 半导体处理室电极及其制作方法 Expired - Lifetime CN1258805C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/100,268 1998-06-19
US09/100,268 US6106663A (en) 1998-06-19 1998-06-19 Semiconductor process chamber electrode

Publications (2)

Publication Number Publication Date
CN1323444A CN1323444A (zh) 2001-11-21
CN1258805C true CN1258805C (zh) 2006-06-07

Family

ID=22278908

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998075906A Expired - Lifetime CN1258805C (zh) 1998-06-19 1999-06-15 半导体处理室电极及其制作方法

Country Status (15)

Country Link
US (2) US6106663A (zh)
EP (1) EP1090407B1 (zh)
JP (1) JP4565743B2 (zh)
KR (1) KR100557444B1 (zh)
CN (1) CN1258805C (zh)
AT (1) ATE460743T1 (zh)
AU (1) AU4568099A (zh)
DE (1) DE69942120D1 (zh)
HU (1) HUP0101824A3 (zh)
IL (1) IL140277A (zh)
MY (1) MY124608A (zh)
PL (1) PL195681B1 (zh)
RU (1) RU2212077C2 (zh)
TW (1) TW414971B (zh)
WO (1) WO1999066533A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257512B2 (ja) * 1998-06-26 2002-02-18 松下電器産業株式会社 高周波結合器、プラズマ処理装置及び方法
JP2000290777A (ja) * 1999-04-07 2000-10-17 Tokyo Electron Ltd ガス処理装置、バッフル部材、及びガス処理方法
US6415736B1 (en) * 1999-06-30 2002-07-09 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6399499B1 (en) * 1999-09-14 2002-06-04 Jeong Gey Lee Method for fabricating an electrode of a plasma chamber
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US7220937B2 (en) * 2000-03-17 2007-05-22 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode with low loss, low arcing tendency and low contamination
US8048806B2 (en) 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US7196283B2 (en) 2000-03-17 2007-03-27 Applied Materials, Inc. Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface
US6894245B2 (en) * 2000-03-17 2005-05-17 Applied Materials, Inc. Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US8617351B2 (en) 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
US20020197402A1 (en) * 2000-12-06 2002-12-26 Chiang Tony P. System for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
AU2002352262A1 (en) * 2001-06-29 2003-03-03 Tokyo Electron Limited Directed gas injection apparatus for semiconductor processing
US6984288B2 (en) * 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
US6586886B1 (en) * 2001-12-19 2003-07-01 Applied Materials, Inc. Gas distribution plate electrode for a plasma reactor
US20040060514A1 (en) * 2002-01-25 2004-04-01 Applied Materials, Inc. A Delaware Corporation Gas distribution showerhead
US7217336B2 (en) * 2002-06-20 2007-05-15 Tokyo Electron Limited Directed gas injection apparatus for semiconductor processing
US6841943B2 (en) * 2002-06-27 2005-01-11 Lam Research Corp. Plasma processor with electrode simultaneously responsive to plural frequencies
TWI283899B (en) 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7456116B2 (en) 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
US7795153B2 (en) * 2003-05-16 2010-09-14 Applied Materials, Inc. Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of selected chamber parameters
US7901952B2 (en) * 2003-05-16 2011-03-08 Applied Materials, Inc. Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters
US7452824B2 (en) * 2003-05-16 2008-11-18 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters
US7470626B2 (en) * 2003-05-16 2008-12-30 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
US7910013B2 (en) 2003-05-16 2011-03-22 Applied Materials, Inc. Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
KR20050013734A (ko) * 2003-07-29 2005-02-05 삼성전자주식회사 플라즈마 식각장치
US20050103267A1 (en) * 2003-11-14 2005-05-19 Hur Gwang H. Flat panel display manufacturing apparatus
JP4707959B2 (ja) * 2004-02-20 2011-06-22 日本エー・エス・エム株式会社 シャワープレート、プラズマ処理装置及びプラズマ処理方法
US20050223986A1 (en) * 2004-04-12 2005-10-13 Choi Soo Y Gas diffusion shower head design for large area plasma enhanced chemical vapor deposition
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
CN100414671C (zh) * 2004-10-14 2008-08-27 宋国隆 一种晶片精准蚀刻的方法
US7480974B2 (en) * 2005-02-15 2009-01-27 Lam Research Corporation Methods of making gas distribution members for plasma processing apparatuses
US7359177B2 (en) * 2005-05-10 2008-04-15 Applied Materials, Inc. Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output
US7928366B2 (en) * 2006-10-06 2011-04-19 Lam Research Corporation Methods of and apparatus for accessing a process chamber using a dual zone gas injector with improved optical access
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
US8137463B2 (en) * 2007-12-19 2012-03-20 Applied Materials, Inc. Dual zone gas injection nozzle
TWI556309B (zh) * 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
US20110120375A1 (en) * 2009-11-23 2011-05-26 Jusung Engineering Co., Ltd. Apparatus for processing substrate
KR101612741B1 (ko) * 2010-03-08 2016-04-18 주성엔지니어링(주) 가스분배수단 및 이를 포함한 기판처리장치
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
US20120258555A1 (en) * 2011-04-11 2012-10-11 Lam Research Corporation Multi-Frequency Hollow Cathode and Systems Implementing the Same
US9941100B2 (en) * 2011-12-16 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable nozzle for plasma deposition and a method of controlling the adjustable nozzle
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2014119177A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 ガスノズルおよびこれを用いたプラズマ装置
US10465288B2 (en) * 2014-08-15 2019-11-05 Applied Materials, Inc. Nozzle for uniform plasma processing
JP6305314B2 (ja) * 2014-10-29 2018-04-04 東京エレクトロン株式会社 成膜装置およびシャワーヘッド
US10358721B2 (en) * 2015-10-22 2019-07-23 Asm Ip Holding B.V. Semiconductor manufacturing system including deposition apparatus
KR102553629B1 (ko) * 2016-06-17 2023-07-11 삼성전자주식회사 플라즈마 처리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4637853A (en) * 1985-07-29 1987-01-20 International Business Machines Corporation Hollow cathode enhanced plasma for high rate reactive ion etching and deposition
JPS62299031A (ja) * 1986-06-18 1987-12-26 Nec Corp 平行平板型エツチング装置の電極構造
JPS634617A (ja) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp 洗浄方法
US4854263B1 (en) * 1987-08-14 1997-06-17 Applied Materials Inc Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films
US5074456A (en) * 1990-09-18 1991-12-24 Lam Research Corporation Composite electrode for plasma processes
JPH04316325A (ja) * 1991-04-15 1992-11-06 Mitsubishi Electric Corp プラズマ処理装置
KR100276093B1 (ko) * 1992-10-19 2000-12-15 히가시 데쓰로 플라스마 에칭방법
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
EP0821395A3 (en) * 1996-07-19 1998-03-25 Tokyo Electron Limited Plasma processing apparatus
US5849641A (en) * 1997-03-19 1998-12-15 Lam Research Corporation Methods and apparatus for etching a conductive layer to improve yield

Also Published As

Publication number Publication date
PL195681B1 (pl) 2007-10-31
RU2212077C2 (ru) 2003-09-10
CN1323444A (zh) 2001-11-21
US6106663A (en) 2000-08-22
EP1090407B1 (en) 2010-03-10
HUP0101824A2 (hu) 2001-10-28
MY124608A (en) 2006-06-30
PL345159A1 (en) 2001-12-03
TW414971B (en) 2000-12-11
HUP0101824A3 (en) 2001-11-28
JP2002518842A (ja) 2002-06-25
WO1999066533A1 (en) 1999-12-23
JP4565743B2 (ja) 2010-10-20
AU4568099A (en) 2000-01-05
EP1090407A1 (en) 2001-04-11
US20040173159A1 (en) 2004-09-09
IL140277A (en) 2004-06-20
IL140277A0 (en) 2002-02-10
KR100557444B1 (ko) 2006-03-17
KR20010071535A (ko) 2001-07-28
WO1999066533A9 (en) 2001-05-31
ATE460743T1 (de) 2010-03-15
DE69942120D1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
CN1258805C (zh) 半导体处理室电极及其制作方法
CN1257527C (zh) 改变磁场以控制等离子体体积的设备
CN1252792C (zh) 电极组件
JP3123883U (ja) プラズマ処理チャンバ内で使用されるプロセスキット
JP6854768B2 (ja) 周期的かつ選択的な材料の除去及びエッチングのための処理チャンバ
KR100978859B1 (ko) 할로우 캐소드 플라즈마 발생장치 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리장치
KR101336446B1 (ko) 기판 에지로부터의 가스 주입을 튜닝하는 프로세스
CN1255851C (zh) 用于等离子体形成内磁桶以控制等离子体体积的设备
CN1296975C (zh) 等离子体加工设备
US6348158B1 (en) Plasma processing with energy supplied
US6716762B1 (en) Plasma confinement by use of preferred RF return path
US6344420B1 (en) Plasma processing method and plasma processing apparatus
CN101002509B (zh) 等离子处理单元
EP0688038A2 (en) Microwave plasma processing system
JPH10189296A (ja) 平行板電極プラズマリアクタ
CN1867694A (zh) 衬底加热器组件
CN101194338A (zh) 具有多个异相电极的高频等离子体源
GB2141386A (en) Fabricating semiconductor devices
CN1316095A (zh) 改进的固定均匀环设计
CN1322007A (zh) 等离子体处理装置
CN1732558A (zh) 用于对有机类材料膜进行等离子体蚀刻的方法和装置
WO2008088110A1 (en) Plasma generating apparatus
CN101048029A (zh) 微波等离子体处理装置及其制造方法、等离子体处理方法
WO2018026731A1 (en) Large-area vhf pecvd chamber for low-damage and high-throughput plasma processing
JP2004353066A (ja) プラズマ源およびプラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060607