CN1255795A - 一种多页顺写控读数字交换单元 - Google Patents

Abstract

一种多页顺写控读数字交换单元,包括顺序写入计数器14,控制信息存储器16,输出时隙计数器17,其特征还包括用于存储时隙数据的多页数据存储器10和接受各种交换指令并对多页数据存储器10进行管理、调度、访问、监控的交换控制器15。本发明可完成任意时隙自由交换且延迟性能最短仅三个时隙,可完成时隙信息固定延迟,保护帧的完整性,能适应可视图文、数据传输、ISDN等新业务的开展应用。容量可调,易于升级。

Description

一种多页顺写控读数字交换单元

本发明涉及电通信领域的程控数字交换技术，特别是涉及一种数字交换芯片中的数字交换单元。

数字交换就是指各条PCM(Pulse Code Modulation)链路的各个时隙的数字信息的交换。通常分为时分交换T和空分交换S，由此二者可组成各种交换网络，TST，TTT……等，其中时分交换是数字交换技术的关键。在时分交换中，通常采用顺写控读的原理，所谓顺写即顺序地将输入时分复用线的时隙数据存入数据存储器，所谓控读则是按输出时隙的顺序要求来控制送出所要交换的数据信息，即控制读出。从而实现了话路的时隙交换。由于现代通讯要求交换网已不仅仅是话路的交换，还包括可视图文、数据传输等多种宽带业务，这就对交换技术提出许多新要求，比如固定延迟保证帧的完整、发布消息、多方会议电视等，显然，采用通常的顺写控读原理的数字交换单元无法满足现代通信多种宽带业务的要求。

本发明的目的是发明一种能全面完成话音、图文、数据传输多种综合业务的多页顺写控读数字交换单元。本发明目的是通过下述的技术方案实现的：一种多页顺写控读数字交换单元，包括

顺序写入计数器，用于控制输入时分复用线的时隙数据的顺序存入；

控制信息存储器，用来存储交换信息和相关信息；

输出时隙计数器，按输出时隙号把要交换的数据所在多页数据存储器中的存储地址从控制信息存储器相应单元中读出；

其特征在于：它还包括

用于存储时隙数据的多页数据存储器，以及接受各种交换指令，对多页数据存储器进行管理、调度、访问、监控的交换控制器。下面结合附图和具体实施例对本发明作进一步的描述。

图1是本发明多页顺写控读数字交换单元的原理方框图；图2是图1中交换控制器15的原理结构图；图3是多页顺写控读数字交换单元在一种数字交换芯片DX256上的应用。

如图1所示，本发明主要由多页数据存储器10(本发明中分为11、12、13三页)，顺序写入计数器14、交换控制器15、控制信息存储器16、输出时隙计数器17构成。

顺序写入计数器14控制把输入时分复用线的时隙数据依序存入某一页数据存储器中。在定时脉冲(通常为帧信号)作用下，顺序写入计数器14给出地址，按输入时隙号把输入数据写入数据存储器相应单元，例如时隙TS0写到0号地址单元；时隙TS1写到1号地址单元，依此类推。顺序写入计数器14的计数值即对应输入时隙，产生写指针。

多页数据存储器10用来暂存从时分复用线输入的各种数据，以字节为单位，一个字节代表一个对应时隙的内容，数据存储器的长度即等于各条输入时分复用线上每帧的时隙数之和，也即为顺序写入计数器14的计数长度。例如输入时分复用线由八根基群PCM链路复用而得，基群每帧时隙数为32时隙/帧，时分复用线数目为8条，则每页数据存储器的容量为：

       32时隙/帧×8＝256时隙/页顺序写入计数器14计数长度为256。输入时分复用线的输入信号以时隙顺序为序，依次写入数据存储器中。完成所谓“顺写”。

输出时隙计数器17按输出时隙号把要交换的数据所在数据存储器中的存储地址从控制信息存储器16的相应单元中读出。从而控制输出数据依时隙先后输出到输出时分复用线，输出时隙计数器17的计数值对应输出时隙，产生读指针。

控制信息存储器16用来存储多页数据存储器10的地址码及相关信息。其自身的地址顺序依次对应输出时分复用线的输出时隙，存储的内容则是由CPU接口写入的交换控制指令信息，它对应数据存储器的读出地址码。这样，数据存储器10把从输入时分复用线接收到的信息按顺序保存起来，而控制信息存储器16按输出要求时隙顺序依次送出所要交换信息的地址码，控制访问数据存储器单元，完成交换。此所谓“控读”。

比如，设输入的话音信号在时隙TS5，要求经过分时复用“顺写控读”交换系统以后交换到顺写TS18上去，然后输出至下一级。外部处理机根据这一要求，通过软件在交换信息存储器的18号单元写入“5”。输出时隙计数器在输出时隙TS18这个时间，从控制信息存储器16的对应单元地址18中读出内容“5”，把它作为交换数据存储器的地址，立即读出交换数据存储器的5号单元。这正好是由顺序写入计数器17控制原来在时分复用线时隙TS5的话音信号。因此话音信号在交换数据存储器5号单元读出时已经是时隙TS18了。即已把数据从TS5交换到时隙TS18，实现了时隙交换。

现代通讯要求交换网除进行话路的交换之外，还应当包括可视图文、数据传输等多种宽带业务，比如固定延迟保证帧的完整、数据传输、ISDN等，因此，控制信息存储器16在记忆交换控制信息的同时还需附加一些控制比特，如：

可变/固定延迟比特V/C(Variable/Constant delay)；

信道消息模式比特MC(Message Channel)；

信道高阻控制比特OE(Output Enable)；

信道环回控制比特LPBK(Loop Back)等。

所有这些信息可以通过图2所示的交换控制器15来处理。

为了适应现代通讯的各种业务要求，数据存储器可以根据需要采用多个，称为多页结构，本发明中的多页数据存储器10采用了三页结构，由交换控制器15接收交换指令，统一对三个数据存储器11、12、13进行管理、调度、访问、监控。

所述交换控制器15由以下部分组成：换页监视器151、交换时隙比较器152、读出存储页选择器153、控制信号合成器154。由151，152协同判断读出页，153根据工作模式作出选择，154接收同步选择结果和其他控制信息。

下面以8条2M PCM信号链路，2M交换时钟应用为例，结合图1、图2详细说明交换控制器15的工作过程。

在通讯网中，传输经常是多条PCM链路，为串行数据，这些串行数据传输时多以串行8位一个字节(byte)或4位一个nibble，占据一个时隙，表示一定的信息，为既适应这种输入输出串行数据的外部接口，又保证信息完整，方便信息控制，降低系统复杂性，存储器采用并行存储，数据存储器的接口为字节数据。这样就必须考虑两种时间消耗：

其一，信号由输入的串行信号到并行信号的转换时间(信号串入时间)，它使得第一条PCM第一个时隙数据在转换成并行信号以后要比它在PCM链路上的位置滞后一个输入时隙；

其二，多条PCM链路分时复用写入存储器时的写入排队时间，多条输入链路同时到达，同时串并转换完成，它们要被依序复用进入时分复用线才能输入到数据存储器10，此时要排队等候复用恰好占用一个时隙(在8路2M信号时)，这样某时隙数据完全写入数据存储器需花费两个时隙；

同样，从数据存储器读出时，由时分复用线解复用，分配信号到各PCM链路，需要排队等候解复用也恰好占用一个时隙(在8路2M信号时)；但并串转换因并入时即可进行串出，所以并串转换不需考虑时间消耗。由此可见，数据存储器10的输出到各PCM链路的第一个时隙数据要比它在PCM链路的位置超前一个输入时隙。

因此从PCM链路角度来看，输出时隙最早可交换到的时隙数据必须在三个时隙(一个串入时隙，一个复用写入时隙，一个解复用读出时隙)之前写入，或者说输入时隙最早可在三个时隙之后交换出来，即交换时隙的最短延迟为三个时隙。

至于多页数据存储器10的读写，采用同周期不同时段，前半周期做读操作，后半周期做写操作，则可以避免同一地址的读写冲突。

我们可以结合图2进一步说明交换控制器15的工作原理。不妨约定以顺序写入控制器14送出的写指针为基准，写指针所指示的数据存储器页作为当前页，刚写过的一页为前一页，另一页为前两页；输出时隙控制器17送出的读指针指示的数据存储器页通过写指针来计算。交换控制器15接收读写指针及控制信息存储器16中的各种信息。

如前所述，交换时每时隙的最短延迟为三，读指针至少滞后写指针三个时隙。当写指针换页，基准页下移最初的三个时隙，因读指针最少滞后三个时隙，读最早也只能在前一页。换页初始的三个时隙不妨定义为换页期，由换页监视器151检测。交换比较器152比较读写指针，当读指针大于写指针减二时指示读前一页，否则读当前页。151，152的输出与控制信息存储器16中的V/C指示共同送入存储读出选择器153。

当V/C为1，固定延迟有效。此时若151指示换页，则读前一页；若151指示非换页，读前两页。这样，每个数据存储器页总是在写完一页又三个时隙后，才开始读，该页的任意时隙均可自由交换，保证同帧数据交换后仍在同一帧，不破坏帧的完整性。也正因为如此，才决定了本发明中多页数据存储器10采用三页结构；在延迟尽可能短的前提下，保证帧结构完整完成各种宽带业务。

当V/C为0，可变延迟有效。若151指示换页，152也指示读前一页，则读指针指示读前两页；若151指示换页，152也指示读当前页，则读指针指示读前一页；若151指示非换页，152也指示读前一页，则读指针指示读前一页；若151指示非换页，152指示读当前页，则读指针指示读当前页。这样交换出来的时隙均为最近写过的时隙，保证了延迟最短。

经过读出存储页选择器153的处理以后，交换控制已基本完成，控制信号合成器154将从153接收来的读写指针、数据存储器页指示以及控制信息存储器中附加的其他一些相关信息如信道消息模式比特MC(Message Channel)、信道高阻控制比特OE(Output Enable)、信道环回控制比特LPBK(Loop Back)等进行合成同步后送出。

至此，可视图文、数据传输等宽带业务也可完成.

下面结合图3介绍本发明在一种数字交换芯片系统DX256中的应用。

串并转换模块31接收8路PCM基群链路信号或2路PCM一次群链路信号，把它转换为并行信号，经多路复用模块32复用为一路字节串行信号，作为输入时分复用信号送给交换系统，而交换系统DX256的输出时分复用信号则通过多路解复用模块34分配成8路或2路，经并串转换模块34生成8路PCM基群链路信号或2路PCM一次群链路信号输出。CPU接口37负责接收控制器发出的交换指令信息，写入控制信息存储器，时钟产生器36产生系统所需的各种时钟；内部寄存器38指示输入输出速率等信息，可为系统增添更多新的功能。

对于这种时分复用顺写控读交换系统来说，由于DX256交换容量为256个时隙，所以，顺序写入计数器、输出顺序计数器均为256计数，多页数据存储器容量为256×8比特，控制信息存储器容量为256×16比特。

本发明由于采用了多页控制顺写控读单元，可完成任意时隙自由交换且延迟性能最短仅三个时隙，可完成时隙信息固定延迟，保护帧的完整性，能适应可视图文、数据传输、ISDN等新业务的发展应用。容量可调，易于升级。可以方便地适用256，512，2K，8K，32K等不同容量的交换网。

Claims (6)

1.一种多页顺写控读数字交换单元，包括

顺序写入计数器(14)，用于控制输入时分复用线的时隙数据的顺序存入；

控制信息存储器(16)，用来存储交换信息和相关信息；

输出时隙计数器(17)，按输出时隙号把要交换的数据的存储地址从控制信息存储器(16)相应单元中读出；

其特征在于：它还包括

用于存储时隙数据的多页数据存储器(10)，以及接受各种交换指令，对多页数据存储器(10)进行管理、调度、访问、监控的交换控制器(15)。

2.如权利要求1所述的多页顺写控读数字交换单元，其特征在于：所述多页数据存储器(10)包括3个单页数据存储器(11)、(12)、(13)。

3.如权利要求1或2所述的多页顺写控读数字交换单元，其特征在于：所述的交换控制器(15)包括换页监视器(151)，交换时隙比较器(152)，读出存储页选择器(153)和控制信息合成器(154)；换页监视器(151)和交换时隙比较器(152)协同判断读出存储页，读出存储页选择器(153)根据工作模式作出选择后，与其它控制信息一起输入到控制信息合成器(154)进行合成同步。

4.如权利要求1或2所述的多页顺写控读数字交换单元，其特征在于：所述顺序写入计数器(14)是在定时脉冲的作用下，通过交换控制器(15)将输入时分复用线的时隙数据依序存入多页数据存储器(10)中。

5.如权利要求1或2所述的多页顺写控读数字交换单元，其特征在于：所述控制信息存储器(16)用来存储多页数据存储器(10)的地址码及相关信息，其自身的地址顺序依次对应输出时分复用线的输出时隙，并通过交换控制器(15)控制访问多页数据存储器(10)。

6.如权利要求1或2所述的多页顺写控读数字交换单元，其特征在于：所述输出时隙计数器(17)把存在多页数据存储器(10)中要交换数据的存储地址按输出时隙号从控制信息存储器(16)的相应单元中读出，从而控制输出数据依时隙先后输出到输出时分复用线，所述输出时隙计数器(17)的计数值对应输出时隙，产生读指针。

Images