CN1255760A - 用于像素单元及其它电路具有过压保护的驱动电路 - Google Patents

用于像素单元及其它电路具有过压保护的驱动电路 Download PDF

Info

Publication number
CN1255760A
CN1255760A CN99111840A CN99111840A CN1255760A CN 1255760 A CN1255760 A CN 1255760A CN 99111840 A CN99111840 A CN 99111840A CN 99111840 A CN99111840 A CN 99111840A CN 1255760 A CN1255760 A CN 1255760A
Authority
CN
China
Prior art keywords
transistor
circuit
overvoltage
signal
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99111840A
Other languages
English (en)
Inventor
M·M·波尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agarlent Technologies Inc.
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1255760A publication Critical patent/CN1255760A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种驱动电路(150)能够产生过压信号,并保护电路元件不受过压信号的影响(即,以便电路元件工作在工艺规范极限内)。光敏像素单元(10,110)可由该驱动电路(150)驱动。采用该驱动电路(150)可以增大像素单元(10,110)的动态范围,减少“重像”。控制逻辑选择性地使过压信号通过,到达2－D像素阵列的各行。

Description

用于像素单元及其它电路具有过压保护的驱动电路
本发明涉及驱动电路，特别涉及提供大于电源电压的电压的具有过压保护的驱动电路。这些电路适用于如这里讨论的像素单元及需要大于VDD(或VCC)电压的其它应用。
光敏或“像素”单元及控制这些单元的驱动电路是所属领域公知的。典型的驱动电路由能够将不高于逻辑高电压电平的电压电平传送到像素单元或其它电路的常规缓冲器构成。在CMOS电路中，这种电压高电平经常是VDD。如以后将详细讨论的，这种局限对于用于像素单元或其它类型的电路是不利的。
参见图1，图中示出了代表性的光敏单元10。单元10包括三个晶体管12-14(一般为N型场效应晶体管)及光敏或“光电”二极管15。晶体管12和13耦合到VDD，晶体管14耦合到晶体管13的源。行复位信号加于晶体管12的栅，行选择信号加到晶体管14的栅。
在典型工作模式下，行复位线确定为高，将反偏的光电二极管的寄生电容充电到复位电平。二极管输出节点17稳定后，行复位被拉低，允许光诱生电荷载流子以正比于入射光强的速率将光电二极管放电。特定的曝光时间后，行选线确定为高，允许节点17处的电压在单元输出节点19(一般耦合到像素单元输出的列)通过源跟随缓冲晶体管13被取样。行复位信号再次确定为高和低，以第二次复位节点17。复位电平在输出19被取样。暴露于入射光后输出19处的电压电平与复位电平间的差正比于入射光强。
将高电平的行复位的限制为VDD的数字门驱动行复位信号，VDD一般是CMOS集成电路上的最高有效电源电压。在适用于这些用途时，在高电平限制为VDD的行复位信号的典型像素单元中的应用具有以下不利的方面。
一个不利的方面是，输出19的动态范围限制为最大等于VDD-(2×NMOS阈值，Vtn)。在晶体管12损失一个Vtn，并且在晶体管13损失另一个Vtn。这样，3.3V VDD单元的动态范围约为3.3-(2×0.8)或1.7到1.4(耦合到像素列输出19的电流源晶体管的关断电压)。这造成了1.3V的典型动态范围。
另一不利的方面是，在节点17达到其最终设置电压前，由于晶体管12到达其关断状态时的亚阈值漏电流，行复位信号必须较长时间保持高，约100微秒。由于时序限制，强制成像系统采用较短的复位间隔。较短的复位间隔进而导致“曝光前”复位和“曝光后”复位信号强度间的差异。这种净效应是先前俘获的图像的存储，可以加到本次俘获的图像或从本次俘获的图像中减去，显示叠加于所要求图像上的正或负重像。
因此，本发明的目的是提供一种能够改善像素单元或其它电路的性能的驱动电路。本发明另一目的是提供一种驱动电路，该电路能够产生大于电源电压，并提供合适的过压保护的输出信号。
本发明再一目的是提供一种驱动电路，该电路能够增大动态范围，并增大像素单元中到达稳态和复位电平的速率。
利用用于如这里所述的像素单元和其它电路具有过压保护的驱动电路，可以实现本发明的这些及相关目的。
像素单元利用这种驱动电路允许将较高的电压电平复位信号传送到该单元的行复位晶体管。较高行复位信号或栅压的第一优点是，允许光电二极管阴极(节点17)在不改变像素设计的情况下总是被复位到VDD，从而单元的动态范围增大Vtn。这可以是一种达2倍的动态范围改善，这取决于电源电压电平和类似于取决于背偏压的阈值的工艺规范。第二个优点是，由于复位期间单元复位晶体管决不会达到关断，所以二极管输出节点很快地充电到复位电平。第三个优点是，由于节点17总是复位到VDD，所以最终的复位电平不取决于复位操作前的光电二极管的放电电平，因而避免了重像的发生。
另一优点是，较高的复位电平导致了光电二极管上较强的反偏，造成较小的寄生耗尽电容。较小的电容产生对光生电荷载流子的较高灵敏度，可以改善低光照条件下的图像质量。
除用于像素单元外，本发明的驱动电路还可用于设计者要求采用用于具有大动态范围的门信号的非互补传输门的任何应用中。例如，n沟道MOS器件的栅可以由类似的驱动电路驱动，以便允许其控制接近正电源的信号的传输。这种功能在其它情况下需要采用与n沟道MOS器件并联的p沟道MOS器件，具有互补的门信号。本发明驱动电路的其它可能应用包括用于：(1)必须与较高电压技术接口的衰减器(pad)电路，(2)FPGA，(3)熔丝电路，(4)DRAM，(5)EEPROM，(6)快闪存储器。
对于所属领域的技术人员来说，在阅读了以下结合附图对本发明的更详细介绍后，本发明上述和有关优点及特点的实现是更显然的。
图1是用于有源像素传感器器件如数字相机或扫描仪等的典型光敏或像素单元类型的框图。
图2是本发明的驱动电路及该电路可应于其中的图1的像素单元的示图。
图3是展示本发明图2的驱动电路150的工作情况的时序图。
图4是展示用作本发明图2的驱动电路150的部件的过压保护电路的示意图。
图5是本发明有源像素传感器阵列的信号行的时序图。
图6是利用本发明图2和4的驱动电路的典型有源像素传感器阵列的示意图。
图7是本发明用于产生多个过压驱动信号的电路的示意图。
参见图2，该图示出了根据本发明耦合到像素单元110的驱动电路150的框图。电路150得到一个增大幅度的行复位信号，以便改善单元110的动态范围和响应时间。电路150基本上包括过压发生元件149及过压保护和驱动元件151。
电路150包括CMOS反相器152，反相器152包括PMOS晶体管153和NMOS晶体管154。该反相器耦合在VDD和地之间，并且其输出通过电容器160耦合到节点170。节点170还通过二极管165耦合到VDD，通过开关175耦合到行复位信号线180，行复位信号线180进而耦合到单元110的晶体管112(与图1的单元10的晶体管12类似)的栅。示出了中断开关185和电容器195(表现为行复位信号线的寄生电容)耦合在行复位信号线和地之间。
参见图3，该图示出了本发明图2的驱动器电路150的工作情况的时序图。图3中信号名的缩写如下：RSTB＝复位选通脉冲；INT＝中断复位信号；DRV＝驱动复位信号，RRST＝行复位信号(输送到晶体管12，112的栅)。
复位操作(行复位信号的从低到高和反过来又到低的转换)前，驱动电容器160充电，DRV开关175打开，RSTB为高(驱动反相器154的输出为低)。在复位操作开始时，节点170的电压电平设置在VDD之下约0.7V(一个二极管压降)，DRV开关175打开，INT开关185关闭，保持行复位线为低。然后INT开关185打开，同时DRV开关175关闭。这导致了行复位线上的电压升高到由从驱动电容器160到寄生电容188的电荷传送所确定的相同电压电平。中间行复位电压电平约等于CD*(VDD-0.7)/(CRST+CD)。
然后确定RSTB(被驱动为低)，向着VDD升高反相器的输出，这进一步将行复位信号驱动到电平：
行复位＝CD*(2*VDD-0.7)/(CRST+CD)方程1
然后通过打开DRV开关175，并关闭INT关开185，行复位再被拉到低。RSTB信号随后在准备下一行复位操作时被驱动到高。应认识到，CD的大小相对于CRST选择，以便高电平的行复位(方程1给出的)至少在VDD上1Vtn。另外，在复位间隔期间，器件112的源将总是被上位到VDD。
还应认识到，用于实现上述电路的CMOS工艺在最大工作电源电压上具有特定限制，以保证电路可靠性。最大电源电压一般约为工业标准例如5V或3.3V之上10％。然而，经常提供界于新工艺技术和老工艺技术间的较高电压工艺技术。导致了允许集成电路上较高电压的特殊设计规则，一般限制在衰减器环(pad rings)，并且不会造成电路可靠性折扣。这些特殊设计规则将任何一对FET器件节点上的最大电压限制在小于最大额定电源电压。电路设计技术应符合实现上述电路的这种限制。下面讨论一个电路实例。
参见图4，该图示出了展示根据本发明包括过压保护的驱动电路151的示意图。
到区域151的信号输入包括RSTB、INT和来自节点170的信号(RSS)、VDD和地。DRV由传送到晶体管或INT开关185(图2)的INT信号的反相内部产生。DRV信号由反相器181产生，并被传送到PMOS晶体管175。DRV信号还与RSTB信号一起受控，并被传送到NMOS晶体管183。来自节点170的RSS信号被传送到PMOS晶体管176。电路151还包括二极管D1、恒流源184和NMOS晶体管186-190(注意，晶体管187、189和190有效构成为二极管)。
保护其它器件免受高压损害的器件包括二极管D1及晶体管186和188。产生于节点170的高压脉冲(RSS)受晶体管176控制。如果在该脉冲到达时INT为低，则晶体管176导通，脉冲通过到达行复位线180。如果在脉冲到达时INT为高，则晶体管176截止，行复位信号保持低。
参见图5，该图示出了本发明电路151工作的时序图。下面结合图5的时序图介绍电路151的工作情况。
时间t0前，INT和RSTB高，RSS稳定在VDD-二极管压降(约0.7V)。由于DRV低，内部节点191(信号DRVB)稳定在VDD-0.7，保持晶体管176在截止状态。RRST保持在其由来自驱动连接到器件189和190的二极管的恒流源184的涓流限定的低电平。恒流源184提供很低的电流，以便器件189，190上的电压约为两倍的n沟道阈值(2Vtn)。
在时间t0，INT变低，使DRV变高，截止晶体管175。AND门182的输出变高，导通晶体管183，将DRVB下拉到地之上一个n沟道阈值(即，晶体管183和186是传输门，允许连接到器件187的二极管下拉DRVB，直到器件187在地之上一个Vtn时关断)。在DRVB被拉到低时，晶体管176导通，将RSS和RRST短接在一起，允许电荷从电容器CD传送到行复位线的电容CRST。由于晶体管或开关185截止，所以行复位线不再耦合到地，RRST和RSS设置到中间态，Vr1，即2Vtn与VDD-0.7之间。
在时间t1(t0后约200ns)，RSTB被驱动到低，强迫AND门182的输出为低，截止晶体管183，允许DRV浮动。同时，节点170的电压驱动RSS和RRST(由于晶体管176导通)到电压Vr2，该电压在VDD之上(如果准确地控制CD的大小)。在RSS升高时，RSS和DRVB间的寄生电容(晶体管176的栅电容)将DRVB拉到较高电平，以便晶体管176的栅上的电压不超过工艺限制，同时保持晶体管176在导通状态。应认识到，DRVB被拉到低导通晶体管176后，随后允许DRVB浮动，同时晶体管175和183都截止，以便DRVB跟随RSS。在RRST被驱动到VDD之上时，晶体管188将连接到节点193的器件从过压条件缓冲。晶体管188自身由于栅为VDD而不经受栅氧化物过压。
在时间t2(t1后约300ns)，INT被驱动为高，将DRV拉低，导通晶体管175，进而又将DRVB上拉到VDD-0.7，截止晶体管176。同时，开关185导通，将RRST下拉回2Vtn。
在时间t3(t2后约100ns)，RSTB再被驱动为高，将RSS下拉回到VDD-0.7。
在复位驱动电路的INT信号保持高(以便不让RSS脉冲通过到达行复位线上)，同时RSTB被拉低时，晶体管183保持截止，DRVB不被拉低，使晶体管176截止。由于RSTB被驱动为低，强迫RSS在VDD之上，RSS和DRVB间的寄生电容又使DRVB跟随RSS。这种作用保证了晶体管176处于截止，而RSS升高，隔离RRST与RSS，以便RRST处于低(2Vtn)。在DRVB被拉到较高时，二极管D1变为反偏，隔离晶体管188与DRVB的过电压。与保护晶体管188所作的类似，晶体管186保护晶体管183不受DRVB电压的影响。即使DRVB在这种RSTB间隔期间将超过VDD，由于RRST低电平在地之上2Vtn，晶体管176的栅-源电压也不会超过工艺规范。
参见图6，该图示出了利用本发明图2和4的驱动电路的典型有源像素传感器阵列200的示意图。图6示出了耦合到多个线性排列的像素单元1101、1102和110n的驱动电路150。
行复位信号从驱动电路传送到每个像素单元的复位晶体管1121、1122和112n。该像素单元与以上讨论的像素单元10和110类似。行选114和单元110(图2)的源跟随器/缓冲器晶体管113表示为缓冲器1311、1312和131n，它们由行选启动。阵列200是一维或二维阵列的行的代表。
参见图7，该图示出了根据本发明用于产生多个过压驱动信号的电路210的示意图。电路210包括以上讨论过的过压发生元件149、及多个过压保护和驱动电路151。
除此之外，图7还展示了在需要提供多个一次只产生一个脉冲的过压脉冲时，可以利用单个过压发生电路149及多个过压保护和驱动电路151实现。
在优选实施例中，过压脉冲由发生电路149产生，并同时被传送到每个保护和驱动电路151的RSS输入。在过压脉冲传送到每个保护和驱动电路151时，译码逻辑171只给多个保护和驱动电路中的一个提供有源INT信号。只有其INT信号为低的保护和驱动电路才能使脉冲通过到达其RRST输出。其它保护和驱动电路的RRST信号将保持低。
尽管以上结合特定的实施例介绍了本发明，但应理解，本发明可以有进一步的改形，本申请意在覆盖任何符合本发明原理并包括源于本公开的衍生物的改变、应用或适用范围，是由于它们皆落在本发明所属领域的常识或惯用手段范围内，并且，由于它们可以应于前述的必要特征中，而且落入了本发明的范围和所附权利要求的限制中。

Claims (10)

1.一种集成电路装置，包括：
过压电路(149)，其能够在给定的电源电压电平下工作，并产生幅度大于所说电源电压电平的过压信号；及
门电路(151)，其可控地使所说过压信号通过，其中所说门电路的偏压相对于所说过压信号浮动，以便在所说门电路提供过压保护。
2.根据权利要求1的装置，其中所说门电路(151)包括构成为可控地使所说过压信号通过的晶体管(176)，所说晶体管有效地具有输入和输出及控制电极，其中相对于偏压的所说浮动(DRVB)被传送到所说控制电极。
3.根据权利要求2的装置，其中所说控制电极选择性耦合到所说电源电压电平。
4.根据权利要求2的装置，其中所说晶体管(176)是FET晶体管。
5.根据权利要求1的装置，其中所说电源电压电平为VDD。
6.根据权利要求2的装置，其中所说输出耦合到来自耦合在所说输出的器件的电容电压可以通过其泄漏的路径中的节点上；及
其中缓冲晶体管器件耦合在所说输出和所说节点之间，以保护所说电压泄漏路径中的元件不受所说输出处的所说过压信号的影响。
7.根据权利要求6的装置，还包括耦合到所说电压泄漏路径的恒流源。
8.根据权利要求1的装置，还包括耦合到所说门电路的像素单元(10，110)，用于接收所说过压信号作为行复位信号。
9.根据权利要求1的装置，其中所说浮动偏压基本上跟随所说过压信号。
10.根据权利要求1的装置，其中所说过压电路和所说门电路设置在一个衬底内。
CN99111840A 1998-12-01 1999-07-30 用于像素单元及其它电路具有过压保护的驱动电路 Pending CN1255760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/203789 1998-12-01
US09/203,789 US6147846A (en) 1998-12-01 1998-12-01 Drive circuit with over-voltage protection for use with pixel cells and other circuits

Publications (1)

Publication Number Publication Date
CN1255760A true CN1255760A (zh) 2000-06-07

Family

ID=22755323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99111840A Pending CN1255760A (zh) 1998-12-01 1999-07-30 用于像素单元及其它电路具有过压保护的驱动电路

Country Status (10)

Country Link
US (2) US6147846A (zh)
EP (1) EP1006718B1 (zh)
JP (1) JP3295661B2 (zh)
KR (1) KR100622773B1 (zh)
CN (1) CN1255760A (zh)
DE (1) DE69916980T2 (zh)
ES (1) ES2220015T3 (zh)
MY (1) MY114854A (zh)
SG (1) SG73652A1 (zh)
TW (1) TW420938B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147846A (en) * 1998-12-01 2000-11-14 Agilent Technologies, Inc. Drive circuit with over-voltage protection for use with pixel cells and other circuits
US6326230B1 (en) * 1999-01-06 2001-12-04 California Institute Of Technology High speed CMOS imager with motion artifact supression and anti-blooming
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP2002151669A (ja) * 2000-11-14 2002-05-24 Toshiba Corp Ｘ線撮像装置
US6847248B2 (en) * 2001-01-09 2005-01-25 Broadcom Corporation Sub-micron high input voltage tolerant input output (I/O) circuit which accommodates large power supply variations
US6859074B2 (en) * 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
US7138836B2 (en) * 2001-12-03 2006-11-21 Broadcom Corporation Hot carrier injection suppression circuit
US7298406B2 (en) * 2002-01-16 2007-11-20 Micron Technology, Inc. Ground referenced pixel reset
US20040227832A1 (en) * 2003-05-12 2004-11-18 Innovative Technology Licensing, Llc. Imaging system with individual pixel reset
TW200714042A (en) * 2005-09-30 2007-04-01 Pixart Imaging Inc Active pixel sensor circuit and related controlling method
US8059178B2 (en) * 2008-02-28 2011-11-15 Sharp Laboratories Of America, Inc. CMOS imager flush reset
US7741897B1 (en) * 2008-05-29 2010-06-22 Integrated Device Technology, Inc. Method and apparatus for self gate pumped NMOS high speed switch
US10252466B2 (en) * 2014-07-28 2019-04-09 Massachusetts Institute Of Technology Systems and methods of machine vision assisted additive fabrication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621692B1 (en) * 1993-04-19 1998-09-02 Koninklijke Philips Electronics N.V. Overvoltage protection circuitry
JPH0787400A (ja) * 1993-09-13 1995-03-31 Hitachi Ltd Ｃｃｄ固体撮像素子
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US5631704A (en) * 1994-10-14 1997-05-20 Lucent Technologies, Inc. Active pixel sensor and imaging system having differential mode
US5929672A (en) * 1995-06-16 1999-07-27 Rohm Co., Ltd. Power on reset circuit and one chip microcomputer using same
US5721425A (en) * 1996-03-01 1998-02-24 National Semiconductor Corporation Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
US6002432A (en) * 1996-09-10 1999-12-14 Foveon, Inc. Method for operating an active pixel sensor cell that reduces noise in the photo information extracted from the cell
US5900623A (en) * 1997-08-11 1999-05-04 Chrontel, Inc. Active pixel sensor using CMOS technology with reverse biased photodiodes
EP0928101A3 (en) * 1997-12-31 2001-05-02 Texas Instruments Incorporated CMOS area array sensors
US6097022A (en) * 1998-06-17 2000-08-01 Foveon, Inc. Active pixel sensor with bootstrap amplification
US6130423A (en) * 1998-07-10 2000-10-10 Pixel Cam, Inc. Method and apparatus for a CMOS image sensor with a distributed amplifier
US6147846A (en) * 1998-12-01 2000-11-14 Agilent Technologies, Inc. Drive circuit with over-voltage protection for use with pixel cells and other circuits

Also Published As

Publication number Publication date
JP3295661B2 (ja) 2002-06-24
US6147846A (en) 2000-11-14
EP1006718A2 (en) 2000-06-07
DE69916980D1 (de) 2004-06-09
DE69916980T2 (de) 2005-05-04
US6380976B1 (en) 2002-04-30
TW420938B (en) 2001-02-01
KR20000052399A (ko) 2000-08-25
EP1006718A3 (en) 2000-07-19
JP2000196426A (ja) 2000-07-14
EP1006718B1 (en) 2004-05-06
SG73652A1 (en) 2001-06-19
KR100622773B1 (ko) 2006-09-13
MY114854A (en) 2003-01-31
ES2220015T3 (es) 2004-12-01

Similar Documents

Publication Publication Date Title
US8390714B2 (en) Solid-state imaging device and camera system
US9129879B2 (en) Solid state imaging device and camera system
US6674471B1 (en) Solid-state imaging device and method for driving the same
US4392158A (en) Interlaced solid-state imaging device
US7683304B2 (en) CMOS image sensor and related method of operation
CN1255760A (zh) 用于像素单元及其它电路具有过压保护的驱动电路
US6937278B2 (en) Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
CN103067668B (zh) 图像拍摄单元和图像拍摄显示系统
US9881961B2 (en) Solid-state imaging device
US7352399B2 (en) Solid-state imaging device driving method
EP2648404B1 (en) Floating diffusion pre-charge
JP2009284015A (ja) 固体撮像装置および固体撮像装置の駆動方法
US8520109B2 (en) Solid-state image pickup apparatus and image pickup system
US6861635B1 (en) Blooming control for a CMOS image sensor
US5715001A (en) Solid-state camera device and method of driving thereof
JPH10200817A (ja) 固体撮像装置
KR830000575B1 (ko) 고체촬상 장치
JPH0666851B2 (ja) 密着形イメージセンサ
KR20020016123A (ko) 씨씨디（ｃｃｄ）의 프로텍션 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: AGARLENT TECHNOLOGIES INC.

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20010912

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010912

Applicant after: Agarlent Technologies Inc.

Applicant before: Hewlett-Packard Co.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication