CN1231919C - 刷新动态存储器的方法 - Google Patents
刷新动态存储器的方法 Download PDFInfo
- Publication number
- CN1231919C CN1231919C CNB021054207A CN02105420A CN1231919C CN 1231919 C CN1231919 C CN 1231919C CN B021054207 A CNB021054207 A CN B021054207A CN 02105420 A CN02105420 A CN 02105420A CN 1231919 C CN1231919 C CN 1231919C
- Authority
- CN
- China
- Prior art keywords
- variable
- mentioned
- moment
- processor
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Devices For Executing Special Programs (AREA)
- Memory System (AREA)
Abstract
刷新打算存储由处理器执行的操作中所包含的储存变量的动态存储器的方法,包括规划步骤10,在此期间建立上述操作的顺序和时限,估计每个变量特有的保持时间的步骤13,预测至少一个在其中必须刷新每个变量的时刻的步骤14,布置步骤15,在此期间在上述存储器中布置上述变量,刷新步骤16,在此期间在预测步骤14中定义的时刻刷新上述变量。本发明允许与刷新有关的等待时间和电流消耗的减少。在像视频数据处理系统这样的实时限制很重要的系统中这是特别有用的。
Description
技术领域
本发明涉及刷新打算用于存储包括在由处理器执行的操作中的变量的动态存储器的方法。
例如,本发明发现了像视频数据处理系统这样的在致力于具有实时类型限制的应用的可编程系统中的应用。
背景技术
在集成电路中,信号的处理经常需要更大的存储容量。为了增加这个存储容量,经常使用嵌入式存储器。有两种类型的这种存储器:
-静态存储器,例如静态随机存储器(SRAMs)
-动态存储器,例如动态随机存储器(DRAMs)
静态存储器由触发器来建造。当数据项存储在静态存储器中的时候,只要给包括静态存储器的电路通电,这个数据项就保持被存储。动态存储器以电容器充电的形式存储数据。由于导致充电损耗的泄漏电流,对于这些电容器来说必须经常在充电以便于保持数据在存储器中。这样的操作被称为数据项的刷新,按照所用的存储器,大约每1到10个毫秒必须执行一次。数据项能够保持在存储器中而不需要刷新的持续时间称为“保持时间”,对于所考虑的数据项是特定的。然而,动态存储器由于存储容量大而被使用。特别地,为了一个存储数据位,动态存储器只需要单个的晶体管,而静态存储器需要4到6个晶体管。因此对于相同的存储容量,动态存储器比静态存储器表现得更便宜。然而,动态存储器所需的数据的刷新引入了不可忽略的等待时间,在此期间处理器不能访问存储在上述存储器中的数据。特别地,刷新是对包括在动态存储器上的所有数据系统地进行,从而要求相当大量的时间。专利US 5148546尤其具有补救这个缺点的特定目的,通过提出使得有可能动态确定被刷新的数据的存储地址的方法,以便于在给定的时刻只刷新需要刷新的数据。因此在这个给定的时刻,大量的数据项对于处理器来说是可访问的,因为这些数据没有被刷新电路所独占,并且这样导致了在时间平均值上的等待时间的减少。然而,这种方法要求在电路中装入一个子系统,以便于确定被刷新的数据的存储地址。而且,这个方法不允许等待时间的大量减少,因为动态确定被刷新的数据的存储地址也需要一定的时间量。
发明内容
本发明的目的是提出使得有可能减少由于在动态存储器中刷新而导致的等待时间的方法。
依据本发明,在开始段落中定义的刷新动态存储器的方法的特征在于包括:
-规划步骤,在此期间建立上述操作的顺序和时限;
-估计每个变量特有的保持时间的步骤;
-预测至少一个在其中必须刷新每个变量的时刻的步骤,在其中给定的变量必须被刷新的时刻定义为上述给定变量的保持时间和在其中包括上述给定变量的操作的时限的函数;
-布置步骤,在此期间上述变量被布置在上述存储器中;
-刷新步骤,在此期间在预测步骤中定义的时刻刷新上述变量。
本发明利用了这样的事实,在某些可编程系统中,当编译定义由处理器执行的操作的程序的时候,有可能确定这些操作的次序,这些操作的时限和包含在这些操作中的变量。而且,因为对变量来说特有的保持时间与制作动态存储器所用的技术有关,所以估计这个保持时间显得并不困难。因此,已经确定了产生变量的时刻,在操作中使用这个变量的时刻和用于这个变量的保持时间,就有可能预测必须刷新这个变量的时刻。加之,通过在存储器中明智地放置变量,因此将必须在同一时刻刷新的变量放置在存储器的一个或相同的区域中,就有可能减少由于动态存储器的刷新而产生的等待时间。而且,因为能够通过处理器读取这个变量来执行变量的刷新,所以这个方法不需要附加任何刷新电路:处理器能够自行管理动态存储器的刷新。
至于在上文中描述的步骤可以由软件执行,本发明还提供了计算机程序,包括用于在计算机上执行程序时执行上文所述方法各个步骤的程序代码指令。
附图说明
本发明将被更好地理解,并且其他细节在结合以未限制的实例形式给出的附图所作的以下描述中变得更加明显,在附图中:
图1是图解说明本发明的特征的力框图;
图2图解说明在动态存储器和处理器之间的示范的通信系统结构;
图3图解说明将数据项写到动态存储器中和从动态存储器中读出的原理;
图4a到4c图解说明依据先前技术的各种类型的动态存储器的刷新;
图5图解说明由处理器执行的操作的规划以及在必须刷新变量的时刻的预测;
图6图解说明关于视频数据处理的本发明的示范的应用。
具体实施方式
图1图解说明本发明的特征。依据本发明的刷新动态存储器的方法包括规划步骤10,它包括用于确定操作次序的子步骤11和时限子步骤12,用于估计变量的保持时间的步骤13,用于预测必须刷新变量的时刻的步骤14,放置步骤15和刷新步骤16。在本发明的实施例的特别有利的模型中,由处理器执行的操作构成程序;当编译这个程序的时候,处理器执行规划步骤10、估计变量的保持时间的步骤13、预测步骤14和放置步骤15。
当编译程序的时候,在用于确定操作次序的子步骤11期间,处理器确定将由程序执行的全部操作、这些操作将被执行的次序以及在这些操作所包含的不同变量。在时限子步骤12期间,处理器确定产生变量的时刻、变量被用于执行各种操作的时刻和在其上不再使用某个变量的时刻。这两个子步骤特别容易在像致力于具有实时类型限制的应用这样的可编程系统中实现。特别地,在这些系统中,当编译程序的时候,所有的操作以及它们的时限都是已知的,当执行程序的时候,它们不是动态的,如同在某些其他数据处理系统中的情况一样。用于估计变量的保持时间的步骤13使得有可能确定在其上在缺少刷新时存储在存储器中的数据项不再被处理器使用的持续时间。作为规划步骤10和用于估计变量的保持时间的步骤13的结果的函数,预测步骤14使得有可能确定变量将被刷新的时刻。应该注意到预测步骤14还能够考虑将在图5中详细说明的刷新设备的状态。放置步骤15使得特别有可能将相同时刻被刷新的变量集合在动态存储器的一个和相同区域中。应该注意到这个放置步骤15还能够以不同方式执行,例如不用考虑预测步骤14的结果。例如,有可能设想将变量随机地放置在动态存储器中。作为预测步骤14的结果的函数的变量的明智集合的优点是这样使得有可能减少刷新的持续时间,因此减少等待时间。刷新步骤16使得有可能在由预测步骤14定义的时刻中刷新变量。在本发明的实施的这个特别有利的模型中,依靠对将被刷新的变量的读取,由处理器执行刷新步骤16。还能够依靠由处理器执行的对将被刷新的变量的读取和写入,或者可选地依靠处理器外部的刷新电路来执行刷新步骤16。
图2图解说明在动态存储器和处理器之间的示范的通信系统结构。这样的通信系统包括包括处理器20,动态存储器21,地址多路转接器22,行译码器23,列译码器24和读写放大器25。当处理器20想要将数据项28从动态存储器21中读出或者写到动态存储器21中的时候,它将指示被读取或者被写入的数据项28在动态存储器21中的详细地址的地址信号27发送到地址多路转接器22。由处理器20产生的写或者读控制信号26被送到读写放大器25以便于指示是否读取或者写入数据项28。
动态存储器21以L行和C列的栅格形式组成,L和C是几百个数量级的整数,但不一定相等,通常是2的次幂。对于由在行和列之间的互连形成的栅格的每个节点,相当于用于存储一个数据位的单元,将在图3中更精确描述。由行数和列数组成的集合组成存储器地址。因此,一个存储器地址对应一个数据位。当处理器20想要读取数据位的时候,它将地址信号27发送到地址多路转接器22。这个地址信号27包括有关数据位的行号和列号。而且,处理器20将指示在有关位上执行的操作是读取的控制信号26发送到读写放大器25。地址多路转接器22将地址信号27分成两部分。地址信号27的高位比特包含有关数据位的行号,低位比特包含列号。然后信号27a被发送到指定有关数据位的行号的行译码器23,信号27b被发送到指定有关数据位的列号的列译码器24。然后在读写放大器25中加载有关的数据位,然后传送到处理器。应该注意到在上文描述的运行能够依赖所用的动态存储器的类型来表现变型。明确地,有可能将相应于信号27a的整个行加载到读写放大器25,然后借助信号27b来选择有关的数据位。此外,有可能在一个和相同的行上集合几位以便于形成字,例如8比特的字。为了读取这些字中的一个,处理器20将不得不在地址信号27中指定有关字的行号以及在这行中字的次序。将数据位写到动态存储器21中的原理类似。在这样的情况中,控制信号26指示在有关位上执行的操作是写。在读写放大器25中加载有关数据位,然后写到动态存储器21上由地址信号指定的地址上。应该注意到这个描述适用于1位类型的动态存储器,也就是说在它的每个节点上能够存储单个数据位。也有在一个节点上存储几位的功能存储器,例如4、8或者16位的动态存储器。对于这些存储器,原理与上文中描述的没有区别,取决于所用动态存储器。一个存储地址对应一个4、6或8位的字。在这样的情况中,只有一些位的字能够通过处理器20读或者写。
图3图解说明将数据项写到动态存储器或者从动态存储器读出的原理。存储单元30包括第一晶体管32,电容器33,写入点35和采样点36。读取单元3 1包括第二晶体管34和读取点37。动态存储器21包括在每个节点上的存储单元30。每个存储单元30以电荷的形式存储数据位。为了这样做,利用了某些半导体设备特有的电容效应,例如第一晶体管32的门基电容。存储单元30安装在硅晶片上,通过薄的绝缘沉积物使得第一晶体管32的终端与晶片绝缘,因此形成电容,由电容器33表示。这个电容器33能够充电,因此能够“记忆”应用在第一晶体管32上的电压。电容器33的充电或者放电状态使得有可能区分对应于存储在存储单元30中的位的两个不同值的两个状态,0或者1。然而,电容器33的电容如此小以至于电荷只能保持在被称为保持时间的有限时间期间。存储单元30的运行如下。第一晶体管32用作开关并且当电压应用到选择点36上的时候是开,也就是说当选择存储单元30的时候,例如当处理器20想要将数据位写到这个存储单元30的时候。当处理器20想要将值为1的数据位写到存储单元30的时候,它将电压应用到写入点35上以便于对电容器33充电。当处理器20想要将值为0的数据位写到存储单元30的时候,它按像这样的方法将电压应用到写入点35上来放电电容器33。读取单元31的运行如下。当处理器20想要读取存储在存储单元30中的数据项的时候,它测量在读取点37处的电压,这个电压基本上等于电容器33接线端之间的电压。如果这个电压相应于电容器33的充电状态,则存储在存储单元30中的位等于1,反之这个位等于0。
图4a到4c图解说明依据先前技术的各种类型的动态存储器的刷新。图4a图解说明允许分布式刷新的设备。这个设备包括动态存储器21和分布式刷新设备40。分布式刷新设备40在常规的时间间隔里执行动态存储器全部行的连续刷新。为了这样做,它使用了一个计数器,测量在两次刷新之间经过的时间。分布式刷新的缺点是在刷新期间通过处理器20来访问动态存储器21是不可能的,因此导致了大量的等待时间。图4b图解说明允许块刷新的设备。这样的设备包括动态存储器21和用于刷新块的设备41。用于刷新块的设备41在给定的间隔中执行部分动态存储器21的刷新,例如图中画成阴影的部分。又是,当刷新这部分动态存储器21的时候,处理器20不能访问对应的数据,即使等待时间短于由于分布式刷新产生的等待时间,也仍然是大量的。图4c图解说明允许透明刷新的设备。这样的设备包括动态存储器21,透明刷新设备42和处理器20。当处理器不需要访问存储器的时候,透明刷新设备42执行动态存储器21的刷新。为了提高刷新效率,必须有足够多的处理器20不能使用动态存储器21的时期。现在,当前处理器的性能使之几乎连续地访问动态存储器21,因此使得这样类型的刷新效率低。
图5图解说明由处理器20执行的示范操作规划以及对于必须刷新变量的时刻的预测。处理器20启动在第一时刻t1上的第一过程P1,第二时刻t2上的第二过程P2和第三时刻t3上的第三时刻P3。第一过程P1生成变量V1,必须插入到第二过程P2以及第三过程P3中。变量V1的保持时间,也就是说如果不刷新,这个变量不能再被处理器20使用的期间,具有值Δt1。
在没有刷新时,变量V1在第四时刻t4上不再可以使用,例如t4-t1=Δt1,先于第二时刻t2。现在,第二过程P2必须在第二时刻t2处使用变量V1。因此必须在第一时刻t1和第四时刻t4之间刷新变量V1。刷新是经由读取设备31、由处理器20对变量V1进行一次读取来执行,在处理器20未使用这个读取设备31的时候执行这个刷新、以便于不增加等待时间是明智的。让我们假设读取设备31在第五时刻t5和第六时刻t6是空闲的,这两个时刻先于第四时刻t4。如果在第五时刻t5处执行变量V1的刷新,则在第七时刻t7上不能再使用变量V1,例如t7-t5=Δt1,先于第二时刻t2。然后变量V1的新的刷新将必须在第七时刻t7以前,这样将特别增加等待时间和处理器20的电流消耗。因此这样的解决方法是不明智的。然而,如果在第六时刻t6执行变量V1的刷新,则在第八时刻t8上不能再使用变量V1,例如t8-t6=Δt1,在第二时刻t2以后。因此,第二过程P2将能够在第二时刻t2处使用变量V1。因此在处理器20不使用读取设备31的时刻t6处刷新变量V1是明智的,并且满足条件:
t6<t1+Δt1
t6+Δt1t2
为了由第二过程P2使用,通过处理器20在第二时刻t2处读取变量V1,也就是说在第二时刻t2刷新它。因为变量V1的保持时间Δt1大于存在于第二时刻t2和第三时刻t3之间的间隔,所以第三过程P3将能够在第三时刻t3处使用变量V1而不需要求在第二时刻t2和第三时刻t3之间任何刷新。
如果在程序中定义在上文描述的三个过程,当编译这个程序的时候,有可能确定过程的次序和时限,包含在这些过程中的变量,这些变量的等待时间和使用读取设备31的时刻。然后有可能预测必须刷新这些变量的时刻,以这样的方式来减少等待时间。而且,在已经确定了不得不刷新包含在程序中的全部变量的时刻的前提下,有可能在动态存储器21中明智地放置变量,以便于减少等待时间。因此,如果,例如,在相同行中放置在相同时刻被刷新的全部变量,则这些变量的刷新将需要比如果将讨论的变量随机分布在动态存储器中所需的更短的时间。具体而言,因为处理器20不得不只产生单个的信号27,所以设置在相同行上的十个变量的刷新只需要设置在十个不同行上的十个变量的刷新的十分之一的时间。
图6图解说明在视频数据处理系统中的本发明的应用。这样的系统包括垂直滤波器61和水平滤波器62。
有各种各样的用于广播视频数据的格式。例如,ATSC美国数字电视标准定义十八个不同的广播格式,例如图象包括每行720像素的480行的标准格式,或者图象包括每行1920像素的1080行的高分辨率格式。当视频数据在高分辨率格式中广播的时候,有必要将它们转换到标准格式以便于能够在其显示器不兼容高分辨率格式的电视上观看它们。垂直滤波器61和水平滤波器62使得有可能执行这样的转换。在属于垂直滤波器61的动态存储器中以变量的形式存储图象的每一行。在这些行上执行的以便于将1920像素的1080行转换到1920像素的480行的操作构成程序的一部分。这个程序很复杂,但从程序的编译中定义一组操作,因此使得有可能实现关于这样的格式转换的发明。类似的适用于允许滤波器62将1920像素的480行转换到720像素的480行的程序。现在,在这样的视频数据处理系统中,每秒钟大约30个图象从一个格式转换到另一个格式。因此,依据先前技术的各种刷新方法将不可能在这样的视频数据处理系统中使用动态存储器,因为等待时间将太多。通过有可能减少与刷新有关的等待时间,本发明使得有可能在视频数据处理系统中使用动态存储器,而不是静态存储器,所以减少了这个系统的成本。
上文中参考图的描述图解说明了本发明而不是限制了它。在这一点上在下文中进行一些说明。
图1,5和6图解说明本发明的应用,该应用减少了对于所有操作都在编译定义它们的程序时已知的系统的等待时间。应该注意到本发明提供了其他的优点,例如电流消耗的减少,如在图5的描述中提及的。因此,在某些系统中实现本发明将是有利的,即使实时限制不重要,也就是说即使等待时间的减少并非必不可少。
图5说明了本发明的原理。本发明希望的程序可以更复杂,也就是说包括大量的变量和过程。然而,尽管程序的复杂,但假若有可能确定在程序的编译期间由程序执行的全部操作,就能够实现本发明。关于这点,图6只不过是一个本发明的示范性的实现并且当然有可能将本发明应用到不同于视频数据处理系统的系统中。
原则上,有可能通过数据处理设备来实现依据本发明的方法,例如合适的可编程集成电路。包含在可编程存储器中的指令组能够命令集成电路执行前面描述的各种步骤。指令组能够通过读取例如像在其上编码指令组的硬盘这样的数据媒体来加载入可编程存储器中。读取能够通过例如像因特网这样的通信网络来执行。在这样的情况中,服务供应商将为感兴趣的人提供指令组。
Claims (4)
1.刷新打算存储包含在由处理器执行的操作中的变量的动态存储器的方法,其特征在于包括:
—规划步骤,在此期间建立上述操作的顺序和时限,该规划步骤包括确定将要执行的操作的次序和在这些操作中所包含的变量的子步骤,以及确定产生每个变量的时刻和每个变量被用于操作中的时刻的时限子步骤;
—估计每个变量特有的保持时间的步骤;
—预测至少一个在其中必须刷新每个变量的时刻的步骤,在其中,给定的变量必须被刷新的时刻定义为上述给定变量的保持时间和上述规划步骤中确定的上述给定变量的各时刻的函数;
—放置步骤,在此期间上述变量被放置在上述存储器中;
—刷新步骤,在此期间在预测步骤中定义的时刻刷新上述变量。
2.如权利要求1的刷新动态存储器的方法,其特征在于,由处理器在定义上述操作的程序的编译期间执行上述规划步骤、估计每个变量的保持时间的步骤、放置步骤和预测步骤。
3.如权利要求1的刷新动态存储器的方法,其特征在于,借助读取上述变量的设备,由处理器执行变量的刷新。
4.如权利要求3的刷新动态存储器的方法,其特征在于,在上述预测步骤与上述放置步骤之间还包括排定上述读取设备能够执行上述刷新设备的时刻的步骤,在定义上述操作的程序的编译期间,由处理器执行上述排定的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0102136 | 2001-02-16 | ||
FR0102136 | 2001-02-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1387196A CN1387196A (zh) | 2002-12-25 |
CN1231919C true CN1231919C (zh) | 2005-12-14 |
Family
ID=8860109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021054207A Expired - Fee Related CN1231919C (zh) | 2001-02-16 | 2002-02-11 | 刷新动态存储器的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6807604B2 (zh) |
EP (1) | EP1233419A3 (zh) |
JP (1) | JP2002287983A (zh) |
KR (1) | KR20030010469A (zh) |
CN (1) | CN1231919C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6934180B1 (en) * | 1998-02-02 | 2005-08-23 | Darryl G. Walker | Random access memory cell having reduced current leakage and having a pass transistor control gate formed in a trench |
CN104143355B (zh) * | 2013-05-09 | 2018-01-23 | 华为技术有限公司 | 一种刷新动态随机存取存储器的方法和装置 |
KR102321332B1 (ko) * | 2017-05-30 | 2021-11-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동 방법 |
US11972137B2 (en) | 2020-11-02 | 2024-04-30 | Deepx Co., Ltd. | System and memory for artificial neural network (ANN) optimization using ANN data locality |
US11922051B2 (en) | 2020-11-02 | 2024-03-05 | Deepx Co., Ltd. | Memory controller, processor and system for artificial neural network |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2561414B1 (fr) * | 1984-03-16 | 1986-09-19 | Thomson Csf | Systeme a microprocesseur et memoire vive dynamique avec rafraichissement par logiciel. application a un enregistreur de perturbations |
US5148546A (en) | 1991-04-22 | 1992-09-15 | Blodgett Greg A | Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells |
JP4246812B2 (ja) * | 1997-06-12 | 2009-04-02 | パナソニック株式会社 | 半導体回路及びその制御方法 |
US6167484A (en) * | 1998-05-12 | 2000-12-26 | Motorola, Inc. | Method and apparatus for leveraging history bits to optimize memory refresh performance |
AU1586500A (en) * | 1999-12-06 | 2001-06-12 | Sun Microsystems, Inc. | Computer arrangement using non-refreshed dram |
-
2002
- 2002-02-11 EP EP02075562A patent/EP1233419A3/fr not_active Withdrawn
- 2002-02-11 CN CNB021054207A patent/CN1231919C/zh not_active Expired - Fee Related
- 2002-02-15 US US10/077,061 patent/US6807604B2/en not_active Expired - Fee Related
- 2002-02-15 JP JP2002039068A patent/JP2002287983A/ja not_active Withdrawn
- 2002-02-16 KR KR1020020008287A patent/KR20030010469A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20030010469A (ko) | 2003-02-05 |
US6807604B2 (en) | 2004-10-19 |
CN1387196A (zh) | 2002-12-25 |
US20020116572A1 (en) | 2002-08-22 |
EP1233419A2 (fr) | 2002-08-21 |
EP1233419A3 (fr) | 2006-04-19 |
JP2002287983A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6819326B2 (en) | Memory address translation for image processing | |
US6005799A (en) | Methods and circuits for single-memory dynamic cell multivalue data storage | |
CN100517971C (zh) | 自举电路及其驱动方法 | |
CN101743597B (zh) | 用以选择存储器区域的方法、电路及系统 | |
CN100359600C (zh) | 在存储阵列中使用互补位的设备与方法 | |
US20050180243A1 (en) | Semiconductor device | |
JPH0325870B2 (zh) | ||
CN100429722C (zh) | 更新一存储模块的方法和电路 | |
CN1231919C (zh) | 刷新动态存储器的方法 | |
US20180046389A1 (en) | Memory controller and memory system including the same | |
CN1906698A (zh) | 刷新半导体存储器中数据的方法和电路结构 | |
Jaspers et al. | Bandwidth reduction for video processing in consumer systems | |
US5313428A (en) | Field memory self-refreshing device utilizing a refresh clock signal selected from two separate clock signals | |
US20060067150A1 (en) | Method and apparatus to control a power consumption of a memory device | |
Zhou et al. | A 1080p@ 60fps multi-standard video decoder chip designed for power and cost efficiency in a system perspective | |
CN1725195A (zh) | 操作存储装置的系统和方法 | |
US6515930B2 (en) | Dram cell reading method and device | |
EP1540658B1 (en) | Refreshing of multi-port memory in integrated circuits | |
CN102024491B (zh) | 随机读写存储器及其控制方法 | |
US20040179016A1 (en) | DRAM controller with fast page mode optimization | |
JPS62154293A (ja) | 半導体記憶装置 | |
US6195304B1 (en) | Semiconductor memory device and its refresh address signal generating method adapted to reduce power consumption during refresh operation | |
JPS6111993A (ja) | 半導体記憶装置 | |
US6366516B1 (en) | Memory subsystem employing pool of refresh candidates | |
CA1088669A (en) | Dynamic mos memory with reduced propagation delay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |