CN1230685C - 高功率表面粘着集成电路的测试方法及测试座的制作方法 - Google Patents
高功率表面粘着集成电路的测试方法及测试座的制作方法 Download PDFInfo
- Publication number
- CN1230685C CN1230685C CN 01140090 CN01140090A CN1230685C CN 1230685 C CN1230685 C CN 1230685C CN 01140090 CN01140090 CN 01140090 CN 01140090 A CN01140090 A CN 01140090A CN 1230685 C CN1230685 C CN 1230685C
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- test
- surface adhesion
- following
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明是提供一种高功率表面粘着集成电路的测试方法及测试座的制作方法，用以测量高功率的表面粘着型集成电路，该方法包括下列步骤：提供一表面粘着型集成电路测试插座；将一表面粘着型集成电路文字面朝下，接脚朝上倒置于该测试插座的下座上；以及将一上座置于该表面粘着型集成电路及下座上，并将以固定。藉由将该表面粘着型集成电路倒置以增加该集成电路接脚与该测试插座的下座接脚的接触面积，且用力将该集成电路接脚固定于该测试插座时不会破坏该集成电路接脚的8度斜角，可降低该下座接脚的接触阻抗，使该测试插座能承受较大电流，以测试高功率的表面粘着型集成电路。
Description
技术领域
本发明是有关于一种高功率表面粘着集成电路的测试方法及测试座的制作方法，尤其是指一种由将该表面粘着型集成电路倒置以增加该集成电路接脚与该测试插座接脚的接触面积及降低接触阻抗，使该测试插座能承受较大电流，以测试高功率的表面粘着型集成电路的高功率表面粘着型集成电路的测试方法。
背景技术
随着半导体技术的大幅精进，使得速度与效率日益提升，表面粘着型(SMD)集成电路(以下简称IC)已从昔日特殊小型化零件跃升为主流。尤其近年已因技术的突破，更使得在SMD集成电路上能做达到数安培大功率的工作，高频的交换式技术更提供了高效的数位控制人机介面，亦使得SMD集成电路进入高功率大电流时代，其应用的蓬勃发展势将为未来主流。
然而已知的SMD集成电路测试插座至今尚无突破，只能提供数十微安(mA)定额电流(constant Current)及数百微安(500mA)以下突波电流的测试能力，于高频状况下更会导致集成电路的损坏，实不足以应付目前科技的进步。
请参照图1，是为已知方法将表面粘着型集成电路1正向放置于测试插座的下座2上，将集成电路1固定于测试插座的下座2上，以进行测试。
请参照图1及图2，表面粘着型集成电路1的接脚皆有一向下倾斜8度的规范，以方便表面粘着型集成电路1、锡膏及印刷电路板的结合，因此并不能太用力以免破坏该向下倾斜8度的规范。但若不用力固定，则会有表面粘着型集成电路1的接脚与的下座2接脚间接触电阻过大，且该接脚与下座2接脚间的接触长度只有0.16mm(max)，导致该测试插座无法测试输出达数安培的高功率表面粘着型集成电路。因此已知正向放置方式因不能破坏此规范而产生两点重大缺陷：1.接触面大小，会导致电流量小；2.压力大小，因不能破坏向下倾斜8度的规范。因此，已知测试插座无法测试高功率表面粘着型集成电路，且目前因无适用测试插座故使用模拟方式测量，但模拟测试结果与实际状况的差距，影响出货的稳定性。
本发明的突破基础为将表面粘着型集成电路倒置以增加集成电路接脚与测试插座接脚的接触面积及降低接触阻抗，使测试插座能承受较大电流，以测试高功率的表面粘着型集成电路的测试方法。
发明内容
本发明的目的在提供一种高功率表面粘着集成电路的测试方法及测试座的制作方法，其足以供SMD集成电路实际装置于电路板上状态下的测试元件，以提供集成电路生产商及使用者实用可靠的SMD集成电路测试插座的制作方法。
本发明是提供一种高功率表面粘着集成电路的测试方法，用以测量高功率的表面粘着型集成电路，其特征在于，该方法包括下列步骤：
提供一表面粘着型集成电路测试插座；
将一表面粘着型集成电路倒置于该测试插座的一下座上，该倒置方式依集成电路上部形状加工，提供一个完整密合的集成电路测试插座的下座；
将一上座盖上；以及
以一冂型弹片加装一指拨螺丝将该上座及该下座固定；
由增加该表面粘着型集成电路的接脚与该下座接脚的接触面积与降低该下座接脚的接触阻抗，使该测试插座能承受较大电流，以测试高功率的该表面粘着型集成电路。
本发明提供一种以积层法制作高功率表面粘着型集成电路测试插座的下座制作方法，该倒置方式依集成电路上部形状加工，提供一个完整密合的集成电路测试插座的下座，其特征在于，包括下列步骤：
以铜板加上绝缘板再加上铜板的顺序排列，将铜板置于单数层，绝缘板置于双数层；以及
于加层达到所需层数后一并胶合。
本发明提供一种以铜及绝缘材料结合以制作高功率表面粘着型集成电路测试插座的上座制作方法，其特征在于，包括下列步骤：
与一集成电路的脚位接触部分以一工程塑胶制造；
该上座的底部依该集成电路脚位的底部形状成两只突出物，以提供适当面确实的压力角度；
该工程塑胶中央部分嵌入一片铜板，在边缘与一铜基座压合，用以直接将该集成电路所产生高热导至该铜基座；以及于该铜板位置设计一可嵌入温度侦测元件的位置，直接从该集成电路底部侦测温度。
附图说明
为使审查员能进一步了解本发明的结构、特征及其目的，以下结合附图及较佳具体实施例作一详细说明如后，其中：
图1为已知的表面粘着型集成电路的测试方法示意图；
图2为表面粘着型集成电路的向下倾斜8度的规范示意图；
图3为本发明的一实施例的测试方法将表面粘着型种体电路倒置的示意图；
图4(a)-图4(c)为本发明以基层法制作集成电路测试插座的下座的示意图；
图5为本发明以铜及绝缘材料结合面成集成电路测试插座的上座的示意图；
图6为本发明的集成电路测试插座的上座完成图；以及
图7为本发明的手动集成电路测试插座的完成图。
具体实施方式
请参照图3，其绘示依照本发明的较佳实施例的高功率的表面粘着型集成电路的测试方法示意图。如图所示，本发明的高功率表面粘着型集成电路的测试方法，是将表面粘着型集成电路1倒置于测试插座的下座14(请参照图7)上，下座14具有数目不少于待测表面粘着型集成电路1的接点5，如此可使表面粘着型集成电路1的接脚与接点5接触长度达1.30mm(max)几乎是已知方法的8倍以上，且可用力将表面粘着型集成电路1接脚固定于上座13(请参照图7)及下座14间面不会破坏表面粘着型集成电路1接脚的8度斜角，可降低接点5的接触阻抗，使测试插座能承受较大电流，以测试高达数安培以上的高功率表面粘着型集成电路。本发明的倒置方式只要依集成电路上部形状加工，提供一个完全密合的集成电路测试插座的底座，因此可用约10Kg/m2接触压力(约为已知正置接触压力3-10倍)。
本发明的测试方法包括下列步骤：提供一表面粘着型集成电路测试插座；将一表面粘着型集成电路1倒置于测试插座的下座14上；以及将一上座13置于表面粘着型集成电路1及下座14上，并加以固定。由将表面粘着型集成电路1倒置以增加集成电路1的接脚与接点5的接触面积，且用力将集成电路1接脚固定于测试插座时不会破坏集成电路接脚的8度斜角，可降低接点5的接触阻抗，使测试插座能承受较大电流，以测试高功率的表面粘着型集成电路。
请参照图4(a)-4(c)，其绘示本发明以基层法制作集成电路测试插座的下座的制作方法示意图。如图4(a)所示，以铜板6加绝缘板7再加铜板6单数层的顺序排列，再与双数层的绝缘板7一并胶合。依此工法陆续加层达到所需层数，此工法称为积层法。
胶合完成后以精密机械加工依集成电路上部角度成型，如图4(b)完成品上侧图片及如图4(c)完成品侧面图片，因SMD集成电路3的高精密要求及以高压力压著集成电路1角需强面有力的下座14才能提供稳定的测试环境。而已知SMD集成电路测试插座以塑胶成型加冲压的铜片组合而成，其机械强度及精密度无法符合需要。
因此本发明的一种以积层法制作高功率表面粘着型集成电路测试插座的下座的制作方法，包括下列步骤：以铜板6加上绝缘板7再加上铜板6的顺序排列，将铜板6置于单数层，绝缘板7置于双数层；以及于加层达到所需层数后一并胶合。其中该高功率表面粘着型集成电路测试插座可适用于半导体产业的例如但不限于SO型态、SSOP型态、TQFP型态、CQFP型态、PQFP型态、及QFP型态等封装型态。
请参照图5，其绘示本发明以铜及绝缘材料结合而成集成电路测试插座的上座的制作方法示意图。如图5所示，高功率SMD集成电路1于执行大电流工作时会产生高热，需将热导出以免集成电路1损坏，以铜为基材的概念因而生成。因铜为导体故与集成电路1脚接触部分以工程塑胶8制造，底部依集成电路1脚底部形状成形如图的两只突出物10提供适当面确实的压力角度。工程塑胶8中央部分嵌入一片铜板9，在边缘与铜基座压合，此装置直接将集成电路1所产生高热导至铜基座。于铜板9位置设计一位置可嵌入温度侦测元件，直接从集成电路1底部侦测温度。
本发明的一种以铜及绝缘材料结合以制作高功率表面粘着型集成电路测试插座的上座的制作方法，包括下列步骤：与一集成电路的脚位接触部分以一工程塑胶8制造；上座的底部依集成电路1脚位的底部形状成两只突出物10，以提供适当面确实的压力角度；该工程塑胶8中央部分嵌入一片铜板9，在边缘与一铜基座压合，用以直接将该集成电路1所产生高热导至该铜基座；以及于该铜板9位置设计一可嵌入温度侦测元件的位置，直接从集成电路1底部侦测温度。其中高功率表面粘着型集成电路测试插座通用于半导体产业的例如但不限于SO型态、SSOP型态、TQFP型态、CQFP型态、PQFP型态、及QFP型态等封装型态。
请参照图6，其绘示本发明的集成电路测试插座的上座完成图。SMD集成电路1于工作时可能瞬间产生高温，尤其数安培的负载电流可能导至集成电路1损坏。于实际应用中此设计确实能解决瞬间产生高温的问题。
请参照图7，其绘示本发明以铜及绝缘材料结合而成集成电路测试插座的上座的示意图。如图7所示，为手动集成电路测试插座完成品图片，以冂型弹片11加装指拨螺丝12，以指拨螺丝12提供强大接点接触压力，冂型弹片11设计自动调整最大接点接触压力。于自动化用集成电路测试座，以气压缸提供稳定而快速的接点接触压力。
综上所述，本发明的高功率的表面粘着型集成电路的测试方法与已知测试方法比较具有优点如下：由将表面粘着型集成电路倒置以增加集成电路接脚与该测试插座接脚的接触面积，且用力将集成电路接脚固定于该测试插座时不会破坏集成电路接脚的8度斜角，可降低测试插座接脚的接触阻抗，使该测试插座能承受较大电流，以测试高功率的表面粘着型集成电路。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作少许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (3)
1.一种高功率表面粘着集成电路的测试方法，用以测量高功率的表面粘着型集成电路，其特征在于，该方法包括下列步骤：
提供一表面粘着型集成电路测试插座；
将一表面粘着型集成电路倒置于该测试插座的一下座上，该倒置方式依集成电路上部形状加工，提供一个完整密合的集成电路测试插座的下座；
将一上座盖上；以及
以一门型弹片加装一指拨螺丝将该上座及该下座固定；
由增加该表面粘着型集成电路的接脚与该下座接脚的接触面积与降低该下座接脚的接触阻抗，使该测试插座能承受较大电流，以测试高功率的该表面粘着型集成电路。
2.一种以积层法制作高功率表面粘着型集成电路测试插座的下座制作方法，该倒置方式依集成电路上部形状加工，提供一个完整密合的集成电路测试插座的下座，其特征在于，包括下列步骤：
以铜板加上绝缘板再加上铜板的顺序排列，将铜板置于单数层，绝缘板置于双数层；以及
于加层达到所需层数后一并胶合。
3.一种以铜及绝缘材料结合以制作高功率表面粘着型集成电路测试插座的上座制作方法，其特征在于，包括下列步骤：
与一集成电路的脚位接触部分以一工程塑胶制造；
该上座的底部依该集成电路脚位的底部形状成两只突出物，以提供适当面确实的压力角度；
该工程塑胶中央部分嵌入一片铜板，在边缘与一铜基座压合，用以直接将该集成电路所产生高热导至该铜基座；以及于该铜板位置设计一可嵌入温度侦测元件的位置，直接从该集成电路底部侦测温度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01140090 CN1230685C (zh) | 2001-11-26 | 2001-11-26 | 高功率表面粘着集成电路的测试方法及测试座的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01140090 CN1230685C (zh) | 2001-11-26 | 2001-11-26 | 高功率表面粘着集成电路的测试方法及测试座的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1421706A CN1421706A (zh) | 2003-06-04 |
| CN1230685C true CN1230685C (zh) | 2005-12-07 |
Family
ID=4675643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01140090 Expired - Fee Related CN1230685C (zh) | 2001-11-26 | 2001-11-26 | 高功率表面粘着集成电路的测试方法及测试座的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1230685C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533038B (zh) * | 2009-04-11 | 2011-06-29 | 叶隆盛 | 一种测试座 |
| TWI657621B (zh) * | 2018-04-12 | 2019-04-21 | 和碩聯合科技股份有限公司 | 表面安裝元件的測試座 |
-
2001
- 2001-11-26 CN CN 01140090 patent/CN1230685C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1421706A (zh) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1202348A3 (en) | Semiconductor device and method of manufacturing same | |
| EP1445861A3 (en) | Electronic device and method of manufacturing the same | |
| EP0841568A3 (en) | A method of wafer level burn-in | |
| EP0841698A3 (en) | Wafer level contact sheet and method of assembly | |
| EP0841571A3 (en) | Wafer level burn-in base unit substrate and assembly | |
| CN103529249A (zh) | 半导体试验夹具及使用该夹具的半导体试验方法 | |
| WO2004077548A3 (de) | Verbindungstechnik für leistungshalbleiter | |
| CN1175480C (zh) | 半导体装置及其制造方法 | |
| EP0841697A3 (en) | Method of using a permanent z-axis material | |
| CN1230685C (zh) | 高功率表面粘着集成电路的测试方法及测试座的制作方法 | |
| EP1139353A3 (en) | Production method of thin film resistance element formed on printed circuit board, and thin film resistance element employing the method | |
| TW200503230A (en) | Post cmp porogen burn out process | |
| AU2002356780A1 (en) | System for the manufacture of electric and integrated circuits | |
| JP2009033011A (ja) | コネクタ圧入装置 | |
| CN1204615C (zh) | 电子器件测定装置及测定方法 | |
| CN1454043A (zh) | 激光直烧式的多层电路板制造方法 | |
| CN112904180B (zh) | 芯片测试板及芯片测试方法 | |
| JP3897184B2 (ja) | 半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 | |
| CN2494034Y (zh) | 用于测试半导体封装元件的治具 | |
| DE502005003804D1 (de) | Prüfeinrichtung zur elektrischen Prüfung eines Prüflings sowie Verfahren zur Herstellung einer Prüfeinrichtung | |
| TW200739095A (en) | Method for fabricating connecting jig, and connecting jig | |
| CN1079536C (zh) | 测量电子元件的方法和装置 | |
| JPH0421105Y2 (zh) | ||
| CN200972855Y (zh) | 焦平面探测器芯片的专用粘接固定夹具 | |
| CN2888451Y (zh) | 微弹性接触器的探针头 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051207 |