CN1217254C - 实时时钟的cmos低泄漏操作的装置,方法和系统 - Google Patents

实时时钟的cmos低泄漏操作的装置,方法和系统 Download PDF

Info

Publication number
CN1217254C
CN1217254C CN00817542XA CN00817542A CN1217254C CN 1217254 C CN1217254 C CN 1217254C CN 00817542X A CN00817542X A CN 00817542XA CN 00817542 A CN00817542 A CN 00817542A CN 1217254 C CN1217254 C CN 1217254C
Authority
CN
China
Prior art keywords
time clock
real
power
battery
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN00817542XA
Other languages
English (en)
Other versions
CN1413321A (zh
Inventor
L·S·于泽拉克
A.沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1413321A publication Critical patent/CN1413321A/zh
Application granted granted Critical
Publication of CN1217254C publication Critical patent/CN1217254C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

用于低泄漏电池操作的CMOS电路在电源可用时将实时时钟与电源连接，或者在电源不可用时将实时时钟与低泄漏源连接。

Description

实时时钟的CMOS低泄漏操作的装置、方法和系统
背景
本发明涉及用于减小计算机系统中实时时钟功耗的电路。
当个人计算机关闭时，板上电池，如3伏的锂电池，仍然驱动计算机中的某些电路。例如，当基本计算机电源脱线时，实时时钟通常仍然使用电池功率保持时间。
当前使用较小的晶体管制造这种电路，使得衬底上能安装更多的晶体管，该晶体管通常具有较高的漏电流。这些晶体管偏置到“关”状态时消耗非理想的电流。当计算机电源关闭时，由于关状态电流增加了电池的DC负载，使得电池更快地耗尽。
发明内容
本发明揭示了在实时时钟的电池驱动工作期间减小功耗的装置。
本申请揭示了用于实时时钟系统的泄漏减小装置，它具有实时时钟电路，含分离的第一和第二电源连接器，并维持表示实时的计数；以及关联的电路，存在电源电压时它以第一模式工作，存在电池功率时它以第二模式工作，所述第二模式提供电池工作期间使关状态漏电流最小的偏置条件。
附图说明
以下将参考附图详细描述这些和其它方面，附图中：
图1显示了包括实时时钟阱的电路框图。
图2显示了功率监控实施例的框图。
实施例的描述
本申请描述了减小时钟电路中流过晶体管的非理想电流。在一个实施例中，晶体管是MOS器件。通过对与栅电压、源电压和漏电压相关的衬底施加电压偏置，减小这些MOS器件的次阈值关电流。然后，根据以下关系增加相关器件阈值电压：
Δ V t = [ ( 2 ϵ 0 ϵ ax q N a ) 1 / 2 C ax ] · [ ( 2 φ ∫ - V bias ) 1 / 2 - ( 2 φ ∫ ) 1 / 2 ]
还根据以下关系减小次阈值关电流：
Figure C0081754200052
I o = μ v C ax W eff L eff · ( KT q ) 2 e 1.8
图1显示了具体电路的框图，如计算机芯片组。该电路包括实时时钟电路部分100，它具有与电池和有线电源的分离电源连接器。始终被驱动的该部分与芯片中的其它电路分离。实时时钟100称为“RTC阱”，因为它具有分离的电源连接器。分离的连接器使诸如3.0伏锂电池的电池110可用于在电路的其它部分关闭时驱动实时时钟。
芯片外的二极管网络可用于在计算机实际开启时隔离电池与计算机电源。
本申请揭示了形成衬底偏置的电路，该偏置在电池工作期间减小实时时钟电路的关电流(Ioff)。这通过在主电源关闭时改变实时时钟阱的源电压电平得以实现。
这里将详细描述的切换器件连接在阱100中N-沟道和P-沟道实时时钟装置的源极和衬底连接器之间。这样在电池工作期间较佳的隔离了衬底和N沟道源极连接器，并隔离了N阱和P沟道源极连接器。当基本芯片功率或“核心功率”可用时这些开关处于一个状态。当基本芯片功率关闭且实时时钟电路100由电池110驱动时，这些开关处于另一状态。在后一种状态中，实时时钟的偏置电压提高到减小泄漏的电平。在低泄漏电池工作期间，实时时钟逻辑以升高的源电压条件连续工作。
图1说明了电路及其控制。RTC阱100具有三个功率连接节点。实时时钟模块100的Vnsource功率节点112受N-沟道开关晶体管(Ns)116控制。激励Ns116有选择地将Vnsource节点112切换到Vss接地干线。当去激励晶体管116时，节点112浮置。
实时时钟的P-沟道器件阱节点包括Vpsub120和Vpsource122。多路复用器124和132控制施加给这些节点的功率。这些多路复用器可用是厚栅极的P-沟道MOS器件。Vpsub节点受多路复用器124的控制。多路复用器124的一个输入126是来自电源131的核心1.3伏电源线130。多路复用器124的另一输入128是功耗减小偏置电平Nbias1。通过横跨电池110配置的电阻器140、142、144形成该偏置电平。
类似地，多路复用器132的一个输入接收核心电源1.3伏130，它的另一输入接收第二偏置电平Nbias2。
选择这些偏置电平，使泄漏最小。Vpsub(120)可以是2.0伏，Vpsource(122)可以是1.6伏。
包括NVD1(152)、NVD2(148)、PTG1(154)和PTG2(156)的电平偏移逻辑控制多路复用器124和132的切换。当存在核心功率130时，启动反相器146控制N沟道器件Ns 116和NVD2 148的栅电压。
在常规工作中，当电源131开启时，在线路130上产生输出电压。启动反相器146，产生拉升器件Ns 116和NVD2 148的栅电压的高输出。偏置NVD2 148开启Ns 116，并将N-沟道源节点Vnsource连接到地114。
NVD1 152的偏置使PTG1和PTG2升高多路控制线125，并切换多路复用器单元124、132。这样将节点Vpsub和Vpsource连接到核心1.3伏功率130。
当核心功率130不可用时，实时时钟100在电池功率下工作。VTG3 158的输出拉升反相器146的输入，因此降低了反相器146的输出，并关闭了NVD2 148和Ns 116的栅极。Ns 116隔离Vnsource与接地114。使多路复用器单元124、132切换，因此分别将实时时钟节点Vpsub 120和Vpsource 122连接到偏置电压Nbias1和Nbias2。这还使器件PTG4 162开启，以建立横跨使用电池功率的电阻器阶梯140、142、144的偏置电平bias1和bias2。偏置电阻器应该大于10M欧姆，以减小流过电池的电流。
该电路还保存电池功率，因为在无电池工作期间偏置电阻器与电池隔离。
如上所述，选择这些偏置值，使得阱100中的RTC逻辑和振荡器电路以较低的漏电流电平工作。所选的偏置值包括Vnsource为0.4伏，Vpsub为2.0伏，Vpsource为1.6伏。
实时时钟阱中的电路在所有时刻都连续工作。电容器C1、C2、C3可用于在两种工作模式转换期间对任何切换噪声去耦合，以防止正常工作到低泄漏电池驱动工作的转换期间寄存器被破坏。这些电容器的值例如为10pF。总之，以下的表1列出了两种工作模式期间电路的开和关条件。
                           表1
   1.3伏核心功率开：(正常工作)    1.3伏核心功率关：(低泄漏工作)
    Ns     开     关
    NVD1     关     开
    NVD2     开     关
    PTG1     开     关
    PTG2     关     开
    PTG3     开     关
    PTG4     关     开
    Nbias1     关     开
    Nbias2     关     开
    Vnsource     0V     0.4V
    Vnsub     0V     0V
    Vpsource     1.3V     1.6V
    Vpsub     1.3V     2.0V
图2的框图显示了第二实施例。硬件监控装置200监控计算机的特征，包括温度、电源电平和其它信息。当电源开启并运行时，装置200产生“功率OK信号”。该“功率OK”信号通过延迟单元202(如电容器)被延迟，并驱动NVD2和Ns的栅极，代替第一实施例所示的反相器146。
使用功率OK信号有助于在开启顺序期间隔离实时时钟阱100与干线噪声。例如，硬件监控器可使用如图所示的延迟机构，例如，功率OK信号只在电源稳定之后产生。这确保实时阱100被隔离，直到电源实质稳定。
虽然这里没有详细描述，但是以下的权利要求书给出了落入所揭示本发明精神和范围内的其它实施例。

Claims (18)

1.一种实时时钟系统的泄漏防止装置，其特征在于，它包括：
实时时钟电路，具有分离的第一和第二电源连接器，并保持表示实时的计数；和
关联的电路，当存在电源电压时它以第一模式工作，当存在电池功率时它以第二模式工作，所述第二模式通过改变实时时钟电路的源电压电平来提供电池工作期间使漏电流最小的偏置条件。
2.如权利要求1所述的装置，其特征在于，还包括检测电源电压的存在，并切换所述偏置电平作为响应的装置。
3.如权利要求2所述的装置，其特征在于，所述偏置条件包括升高的偏置电平，它在所述实时时钟电路中增加至少一个晶体管的相关阈值电压。
4.如权利要求1所述的装置，其特征在于，还包括由所述电池驱动的偏置产生部分。
5.如权利要求3所述的装置，其特征在于，还包括电源待命信号和延迟单元，延迟单元延迟所述第一和所述第二模式之间的切换。
6.如权利要求4所述的装置，其特征在于，还包括所述电池和所述偏置产生部分之间的偏置晶体管，它只在电源电压不存在时才开启。
7.如权利要求1所述的装置，其特征在于，还包括与所述第一和第二电源连接器连接的第一和第二开关，它们在第一电源电平和使电池泄漏最小的最佳化的偏置电平之间切换。
8.如权利要求1所述的装置，其特征在于，还包括第一开关，它在第一电源电平和使电池泄漏最小的最佳化的偏置电平之间切换。
9.如权利要求8所述的装置，其特征在于，还包括第二开关，它连接在所述第二电源连接器和接地之间。
10.如权利要求1所述的装置，其特征在于，还包括至少一个去耦合电容器，其大小可以防止电源切换期间的差错。
11.一种操作个人计算机中实时时钟的方法，其特征在于，包括以下步骤：
在第一工作模式期间，以电源操作实时时钟；和
在第二工作模式期间，以电池操作所述实时时钟，所述操作包括通过改变实时时钟电路的源电压电平来设置偏置电平，该偏置电平在所述操作期间使漏电流最小。
12.如权利要求11所述的方法，其特征在于，还包括自动检测电源电压，并根据电源电压的存在情况，命令开关改变电源连接器与实时时钟的连接。
13.如权利要求12所述的方法，其特征在于，还包括只有在电池工作模式中，使用偏置电阻器形成所述实时时钟的偏置电平，其中所述开关的一个位置提供所述偏置电平。
14.如权利要求12所述的方法，其特征在于，还包括在切换期间对电源去耦合。
15.如权利要求13所述的方法，其特征在于，还包括检测电源电压，在检测到所述电源电压后等待预定时间，以确保所述电源电压稳定，然后产生电源运行信号。
16.如权利要求12所述的方法，其特征在于，所述命令步骤响应电源运行信号。
17.一种实时时钟系统，其特征在于，它包括：
实时时钟电路，具有第一电源连接器；
用于所述实时时钟电路的控制电路，所述控制电路包括与电源的连接器和与电池的连接器，且包括当所述电源电压可用时它将所述实时时钟与所述电源连接器连接，而当所述电源不可用时它将所述实时时钟与低泄漏偏置源连接以改变实时时钟电路的源电压电平的控制电路。
18.一种实时时钟系统，其特征在于，它包括：
实时时钟电路，具有第一电源连接器和第二电源连接器；
用于所述实时时钟电路的控制电路，所述控制电路连接在电源和所述第一电源连接器之间，并连接在电池和所述第二电源连接器之间，它包括检测所述电源是否可用的控制电路，当所述电源电压可用时它将所述实时时钟与所述电源连接器连接，而当所述电源电压不可用时它将所述电池与偏置网络连接，以产生能通过改变所述实时时钟电路的源电压电平来减小漏电流多个偏置电平，并将所述实时时钟与所述偏置电平连接。
CN00817542XA 1999-12-21 2000-12-05 实时时钟的cmos低泄漏操作的装置,方法和系统 Expired - Fee Related CN1217254C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/469,986 1999-12-21
US09/469,986 US6611918B1 (en) 1999-12-21 1999-12-21 Method and apparatus for changing bias levels to reduce CMOS leakage of a real time clock when switching to a battery mode of operation

Publications (2)

Publication Number Publication Date
CN1413321A CN1413321A (zh) 2003-04-23
CN1217254C true CN1217254C (zh) 2005-08-31

Family

ID=23865832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00817542XA Expired - Fee Related CN1217254C (zh) 1999-12-21 2000-12-05 实时时钟的cmos低泄漏操作的装置,方法和系统

Country Status (8)

Country Link
US (3) US6611918B1 (zh)
EP (1) EP1250743B1 (zh)
KR (1) KR100483264B1 (zh)
CN (1) CN1217254C (zh)
AU (1) AU4712101A (zh)
HK (1) HK1046996A1 (zh)
TW (1) TW515137B (zh)
WO (1) WO2001047085A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611918B1 (en) * 1999-12-21 2003-08-26 Intel Corporation Method and apparatus for changing bias levels to reduce CMOS leakage of a real time clock when switching to a battery mode of operation
JP2004171445A (ja) * 2002-11-22 2004-06-17 Renesas Technology Corp 半導体データ処理装置及びデータ処理システム
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7227426B2 (en) * 2004-02-02 2007-06-05 Toshiba America Electronic Components, Inc. Using hysteresis to generate a low power clock
US20060109130A1 (en) * 2004-11-22 2006-05-25 Hattick John B Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7516339B2 (en) * 2005-05-05 2009-04-07 Irvine Sensors Corp. Low power electronic circuit incorporating real time clock
US8402317B1 (en) 2005-12-22 2013-03-19 The Math Works, Inc. Viewing multi-dimensional metric data from multiple test cases
US8279204B1 (en) 2005-12-22 2012-10-02 The Mathworks, Inc. Viewer for multi-dimensional data from a test environment
US7466174B2 (en) 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US7882381B2 (en) * 2006-06-29 2011-02-01 Intel Corporation Managing wasted active power in processors based on loop iterations and number of instructions executed since last loop
US7805621B2 (en) * 2006-09-29 2010-09-28 Broadcom Corporation Method and apparatus for providing a bus interface with power management features
KR20090044087A (ko) * 2007-10-31 2009-05-07 삼성전자주식회사 Ｒｔｃ 구동부를 갖는 휴대 단말기 및 그의 ｒｔｃ 구동방법
TWI383291B (zh) * 2009-02-13 2013-01-21 Wistron Corp 電腦系統、電源控制系統及其方法
KR101936311B1 (ko) * 2010-12-03 2019-01-09 삼성전자주식회사 데이터 처리 방법
CN103636194A (zh) * 2011-06-27 2014-03-12 海普·阮亚 消除称为吸血鬼电或幻象负载损耗的被浪费能量的系统和方法
WO2016018273A1 (en) * 2014-07-30 2016-02-04 Halliburton Energy Services, Inc. Battery-powered downhole tools with a timer
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
US5543734A (en) * 1994-08-30 1996-08-06 Intel Corporation Voltage supply isolation buffer
JP3641511B2 (ja) * 1995-06-16 2005-04-20 株式会社ルネサステクノロジ 半導体装置
US5883423A (en) * 1996-02-23 1999-03-16 National Semiconductor Corporation Decoupling capacitor for integrated circuit signal driver
US5917365A (en) * 1996-04-19 1999-06-29 Texas Instruments Incorporated Optimizing the operating characteristics of a CMOS integrated circuit
KR100223770B1 (ko) 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
TW382670B (en) * 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
US5838171A (en) 1996-11-22 1998-11-17 National Semiconductor Corporation Low power real-time clock circuit having system and battery power arbitration
KR100228384B1 (ko) * 1996-11-27 1999-11-01 정선종 집적회로 내장형 공급전원 지연회로
US6191470B1 (en) * 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
JP3814385B2 (ja) * 1997-10-14 2006-08-30 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10189884A (ja) * 1998-01-14 1998-07-21 Hitachi Ltd 低消費電力型半導体集積回路
KR100357509B1 (ko) 1998-03-26 2002-10-18 후지쯔 가부시끼가이샤 Ｃｍｏｓ 논리 회로 및 그 동작 방법
US6307233B1 (en) * 1998-07-31 2001-10-23 Texas Instruments Incorporated Electrically isolated double gated transistor
TW453032B (en) * 1998-09-09 2001-09-01 Hitachi Ltd Semiconductor integrated circuit apparatus
US6611918B1 (en) * 1999-12-21 2003-08-26 Intel Corporation Method and apparatus for changing bias levels to reduce CMOS leakage of a real time clock when switching to a battery mode of operation

Also Published As

Publication number Publication date
TW515137B (en) 2002-12-21
WO2001047085A2 (en) 2001-06-28
EP1250743A2 (en) 2002-10-23
EP1250743B1 (en) 2012-11-07
KR100483264B1 (ko) 2005-04-15
US6957354B2 (en) 2005-10-18
US20040054940A1 (en) 2004-03-18
AU4712101A (en) 2001-07-03
WO2001047085A3 (en) 2002-08-22
US6611918B1 (en) 2003-08-26
US7406609B2 (en) 2008-07-29
CN1413321A (zh) 2003-04-23
HK1046996A1 (en) 2003-01-30
KR20020062982A (ko) 2002-07-31
US20060005059A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
CN1217254C (zh) 实时时钟的cmos低泄漏操作的装置,方法和系统
CN100508153C (zh) 半导体集成电路装置的测试方法
CN211086970U (zh) 一种多电源上下电控制电路
DE19615413C2 (de) Integrierte Halbleiterschaltung mit Standby-Betrieb für Spannungsversorgung
DE19849949C2 (de) Integrierte Schaltung mit für eine Abschaltung auf Ruhezustandsleistung geeignete CMOS-Dreistufen-Ansteuerungsvorrichtung
CN101447691B (zh) 一种外置电源和电池的切换电路及其控制方法
CN100419637C (zh) 电脑周边设备供电装置的驱动电路
CN101583232B (zh) 电源放电控制系统
CN103959648B (zh) 节约电荷的功率门控装置和方法
CN101192053A (zh) 模块化设备中热插拔模块的上电方法及热插拔控制电路
CN1802621A (zh) 最佳ic性能的实时自适应控制
CN202652067U (zh) 升压转换器
CN109062392A (zh) 一种自动切换服务器板卡供电的设备、方法及系统
US20160357210A1 (en) On-chip power-domain supply drooping for low voltage idle/standby management
CN100356692C (zh) 延迟后开启电负荷的电路及方法
CN1173473C (zh) 零功率通电复位电路
JP4435553B2 (ja) 半導体装置
CN108631620B (zh) 一种具备轻载模式的同步整流控制器及同步整流系统
CN112821751A (zh) 一种电源管理芯片自适应升压方法、系统及电路
US6681335B1 (en) System for controlling power plane of a printed circuit board by using a single voltage regulator to control switches during first and second power modes
CN1947338A (zh) 减少漏电流的方法
CN102419626A (zh) 电脑系统、电源供应器及其电源管理方法
US20090307637A1 (en) Method of designing multi-state restore circuitry for restoring state to a power-managed functional block
CN209625154U (zh) 一种soc电源管理电路
CN101873346A (zh) 远程开关机控制系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050831

Termination date: 20141205

EXPY Termination of patent right or utility model