CN1204495C - 处理器系统 - Google Patents

处理器系统 Download PDF

Info

Publication number
CN1204495C
CN1204495C CNB008175780A CN00817578A CN1204495C CN 1204495 C CN1204495 C CN 1204495C CN B008175780 A CNB008175780 A CN B008175780A CN 00817578 A CN00817578 A CN 00817578A CN 1204495 C CN1204495 C CN 1204495C
Authority
CN
China
Prior art keywords
task
priority level
interrupt event
processor system
assessment unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008175780A
Other languages
English (en)
Other versions
CN1413324A (zh
Inventor
彼得·霍贝尔
克里斯蒂安·延克纳
聂晓宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1413324A publication Critical patent/CN1413324A/zh
Application granted granted Critical
Publication of CN1204495C publication Critical patent/CN1204495C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Bus Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)

Abstract

在一个处理器系统中对各种任务设有不同的存储装置(8)，所述存储装置在所有情况下具有一个对指令计数进行存储的存储器组(9)、一个用于暂存数据的寄存器(10)和状态寄存器(11)。当出现将导致由瞬时任务向一新的任务转换的中断事件(EV)时，将通过控制器(21)实现由分配给在先的任务的存储装置(8)向分配给新任务的存储装置(8)的转换。

Description

处理器系统
技术领域
本发明涉及一种处理器系统，所述处理器系统可以对中断进行处理。
背景技术
诸如调制解调器或所谓的电路插件板等电信终端必须能够对特定的软件-或硬件事件进行反应。如果出于控制的目的在这种电信终端中采用一个处理器系统，则在处理器系统中为对上述的事件进行反应通常必须具有中断处理功能。
为对中断进行处理，将对在处理器系统中引起中断的具体事件进行监视。一旦检测出出现中断事件，则将产生一个相应的中断-要求信号并且将该信号传递给处理器系统的处理单元，处理单元接着求出相应的中断例行程序的起始地址，所述中断例行程序在处理器系统中执行中断。如果同时出现多个中断事件，则根据预定的模式仅选出一特定的中断事件用于执行相应的中断。中断前在处理器系统中任务的程序计数(PC)值被存储在存储器组中，接着实施中断例行程序。在结束中断例行程序后可以通过对存储的程序计数的调取重新对原来的任务继续运行。
通常在实施中断例行程序之前不仅必须对程序计数的瞬时值进行存储，而且还必须将在出现中断事件之前的其它有关处理器系统的状况以及在处理器系统上的任务运行的信息储存起来。该状态信息尤其涉及寄存器存储内容或零-及进位-标志等。所以为加速在已知存储器系统中的中断处理必须采用所谓的影子寄存器，所述影子寄存器是仅在中断时为了存储上述状态信息才出现的并且在平时不采用的附加存储器(例如参见“ARM系统结构”，施特弗·费尔泊、阿迪生-韦斯利著，1996)。在上述信息进行存储时，采用此方式可以避免寄存器存储指令过于耗费时间。
但只有当处理器中仅有一个任务运行(“任务”)时，上述方案才是有效的措施。在所谓的对多个任务同时或几乎同时进行的“多任务”处理器系统中，并不能直接应用该方案，这是因为在此对各个任务运行必须考虑不同的程序计数。另外上述方案由于必须采用附加的影子寄存器也较为昂贵。
发明内容
所以本发明的目的在于提出一种具有中断处理功能的处理系统，其中可以用较小的代价实现由一相应的中断导致的任务运行的转换。
实现所述目的的技术方案如下：
一种多任务-处理器系统，用于对多个任务的运行，包括：
(a)一个程序控制器，所述程序控制器具有一个用于监视中断事件出现的评估单元和一个当评估单元判定出现中断事件时用于对实施中断例行程序进行控制的控制单元；
(b)其中为每个任务分别设有一个存储电路；
(c)其中控制单元的设计应在出现特定的中断事件时启动从分配给迄今的任务的存储电路向分配给新的任务的存储电路的转换，其中所述中断事件将导致从目前的任务向一新的任务的转换和具有一特别预定的优先等级；
(d)其中每个存储电路为相应的任务运行的程序计数具有一个存储器、至少一个用于对在实施相应的任务过程中产生的数据进行暂存的数据寄存器，和至少一个用于存储相应的任务的状态信息的状态寄存器(11)；
(e)其中为具体的中断事件分配有各自的优先等级并且具有至少一个为向新的任务转换的特定的优先等级，并且其中当评估单元判定出现一具有特定优先等级的中断事件时，将一用于由目前的任务向相应的新的任务转换的相应的要求传递给控制单元。
根据本发明设有对不同的任务运行(“任务”)的不同的存储装置，其中存储装置尤其具有一某个任务运行的程序计数的存储器、用于中间存储实施某个任务运行时的数据的寄存器和用于存储诸如进位-或零-标志等状态的状态寄存器。当出现特定的中断事件时应从一个任务运行转换到另一任务运行时，为此必须只转换到分配给新的任务运行的存储装置上。采用此方式通过设有对不同的任务运行的硬件分区可以实现硬件支持的处理器系统的多任务-工作，而不必在向一新的任务运行转换时进行多道存储过程。
优选在优先等级控制下进行不同中断的处理，其中对相应的中断事件以及在处理系统中运行的任务运行分配有各自的优先等级。优选确定出一个将导致任务运行转换的特定的优先等级。只有具有该特定的优先等级的事件可以导致任务运行转换。所有其它的事件仅导致生成相应的中断例行程序的起始地址。
本发明例如适用于诸如调制解调器或电路插件板等电信终端，尤其适用于任何数字用户线(xDSL)-终端。
附图说明
下面将对照附图并结合优选实施例对本发明做进一步的说明。图中示出：
图1为根据本发明的一优选实施例的处理系统的简化的方框图；
图2示出在图1中所示的程序控制单元的可能的实现方案；
图3示出在图2示出的事件评估单元的可能的实现方案，和
图4示出在图3中示出的监视单元的可能的实现方案。
具体实施方式
在图1中示出的处理器系统包括一个处理单元1，所述处理单元另外包括一个程序控制12器以及一个指令译码器5、一个所谓的转移控制单元(BCU)6和至少一个算术逻辑单元(ALU)7。另外对于每个在处理系统中实施的任务运行(Task)设有一个单独的或任务运行-专用的硬件环境8，所述硬件环境在所有情况下都具有一个存储器组9、一个具有一个或多个寄存器10的寄存器组和一个或多个状态寄存器11。在存储器组9中在任何情况下都存储有相应的任务运行的程序计数的瞬时值。寄存器10用于在处理相应的任务运行时对数据进行暂存。与此相反设有用于存储诸如零-或进位-标志的状态信息或状态标志的状态寄存器11，因而状态寄存器的内容分别表明相应的任务运行的瞬时状态。
程序控制12对多个中断-事件EV进行监视。当出现特定的中断事件时，将开始一相应的中断例行程序或进行任务变换。因此程序控制器12将在所有情况下确定实时的任务以及在该任务中的有待执行的指令和随之该任务运行计数值并输出相应的信息。
利用该由程序控制12输出的程序计数PC值可以对程序存储器2进行存取并读出一相应的指令INST。由指令译码器5对该指令INST进行译码并输送给BCU6和ALU7以便执行，其中前述两个单元了解有待处理的任务编号。BCU6与指令译码器5一起保证始终可以对正确的硬件环境8，即为有待处理的任务实际提供的硬件环境进行存取。其中BCU6用于在为各个程序计数PC设有的存储器组9之间进行硬件转换，同时BCU6利用硬件的转换以及由指令译码器5在软件上利用内部指令对寄存器10和状态寄存器11进行存取。ALU7最后在采用相应的硬件环境8下执行指令INST，其中为此必须对数据存储器3进行选址，在该数据存储器上存储有地址信号ADR并且利用一控制信号R/W确定是否应从数据存储器3中读出数据DATA或写入数据存储器3。同样由于执行指令时需要对一个或多个输入/输出端口4进行选址，在所述端口上加入一选址信号ADR，从而可将数据DATA由输出端口4读出以及通过输入端口4写入。
图2示出程序控制器12的可能的实现方案。评估单元13对各个中断-事件EV的出现进行监视并根据此产生一带有用于相应的中断例行程序的起始地址VEC的中断-要求信号IRQ或用于启始任务转换的具有有待转换到某个任务的信息TASK的转换信号SWITCH。控制单元21接收到评估单元13输出的信息并据此如上所述促使应用正确的硬件环境8。为此控制单元21一方面将一个有关瞬时有待执行的任务的信息CTASK输出给指令译码器5和BCU6以及另一方面输出与该任务CTASK相符的用于对程序存储器2选址的程序计数PC。
在优先等级控制下进行中断处理。为此对每个任务和每个中断事件EV分配有各自的优先等级。控制单元21将瞬时任务运行的优先等级PRIO通告给评估单元13。原则上讲只有当相应的中断事件具有高于任务的优先等级时，任务才被中断所中断。因此如果也可以由具有较低的优先等级的中断事件中断相应的任务时，则一个任务的优先等级必须通过该任务运行本身或另一个任务降低。一个具有最高优先等级的任务只能由同样具有最高优先等级的中断事件加以中断。此点例如涉及的是“复位”中断。
在各种优先等级内确定一特定的仅导致任务变换的优先等级，即仅具有这种优先等级的中断事件才可以导致各个任务间的变换，从而只有在出现中断事件时才会产成图2所示的信息SWITCH和TASK并输送给控制单元21。所有其它的中断事件仅导致由控制单元13输出一个带有包括有有待执行的中断例行程序的转移-或起始地址的向量VEC的中断要求IRQ。因此输送给控制单元21的是信号SEITCH和TASK或信号IRQ和VEC。在第一种情况下将调取一相应的中断例行程序，而在第二种情况下将进行任务的变换。“IRQ”-信号和“SWITCH”-信号不能同时出现。
图3示出在图2中示出的评估单元13的可能的实现方案，其中确定有三个不同的优先等级并且优先等级“2”仅是为任务变换设有的优先等级。对每组具有相同优先等级的中断事件EV-1...EV-3设有一个单独的监视单元14-1...14-3，所述监视单元仅对出现分配给其的中断事件以及瞬时被处理的任务的优先等级PRIO进行监视。
一旦监视单元14-1或14-3识别出出现一个分配给其的中断事件EV-1或EV-3，则产成一个中断-要求信号IRQ，并且一个后置的单元15-1或15-3将根据出现的中断事件分别产生一相应的向量VEC，所述向量表明所需的有待执行的中断例行程序的起始地址。以此方式产生的信号被输送给乘法器16或17，其中对乘法器16和17根据优先等级控制信号PRIOR进行通断控制并且根据此仅把两个输入信号中的一个输入信号接到其输出端并且输送给在图2中所示的控制单元21。
监视单元14-2仅用于监视具有优先等级“2”的中断事件EV-2并以此根据定义导致任务的变换。一旦监视单元14-2识别出出现分配给其的中断事件EV-2，则产成转换信号SWITCH，该转换信号将指示控制单元21进行任务变换，并且一后置的单元15-2将根据出现的中断事件产生以信息TASK的方式的有待转换到的任务的编号。
如果相应的监视单元对其输入端就是否出现相应的中断事件始终以相同的顺序，例如始终自上而下进行扫描，则在每个监视单元14-1...14-3内可以确定分优先等级。
图4示出图3示出的监视单元14-1和后置的单元15-1的可能的实现方案。
监视单元14-1包括一个输入存储器19，其中在出现中断事件EV-1时，将对一相应的位置位。一个位监视单元20根据预定的时钟CLK对输入存储器19的各个位进行监视。一旦位监视单元20识别出在输入存储器19内的一个置位，则产生中断要求信号IRQ并根据在输入存储器19内置位的位置产生一带有所需的中断例行程序的起始-或转移地址的向量VEC。为此由单元15-1将在输入存储器19内置位的位置与相应的开始地址映像，其中如图4所示此点是通过如下方式实现的，首先进行一个(与用系数2n相乘)相应的n位的位移运算和接着进行与一特定的位移值OFF相加。接着利用一清除信号CLEAR将在输入存储器19内的置位重新清除。
位监视单元20中还对瞬时任务运行的优先等级PRIO进行监视。只有当瞬时任务的优先等级PRIO低于相应的中断事件的优先等级时，才会由位监视单元20产生中断要求信号IRQ和带有相应的中断例行程序的起始地址的向量VEC。
另外在图4中还示出如下可能，利用屏蔽电路18可以对各个中断事件进行屏蔽，即可以使位监视单元20看不到。
在本例中该屏蔽电路18为与门形式，对所述电路可以利用一相应的信号MASK编程。优选在每个监视单元14-1...14-3前面插入这样一个单独的可编程的屏蔽电路18。
监视单元14-3和相应的单元15-3的结构可以与图4所示相同。同样监视单元14-2也可以与图4所示相同。而单元15-2的结构与图4的区别在于，由单元15-2将在相应的输入存储器19内的置位不是构成对地址，而是构成对任务编号的映像。

Claims (8)

1.一种多任务-处理器系统，用于对多个任务的运行，包括：
(a)一个程序控制器(12)，所述程序控制器具有一个用于监视中断事件(EV)出现的评估单元(13)和一个当评估单元(13)判定出现中断事件(EV)时用于对实施中断例行程序进行控制的控制单元(21)；
(b)其中为每个任务分别设有一个存储电路(8)；
(c)其中控制单元(21)的设计应在出现特定的中断事件(EV)时启动从分配给迄今的任务的存储电路(8)向分配给新的任务的存储电路(8)的转换，其中所述中断事件将导致从目前的任务向一新的任务的转换和具有一特别预定的优先等级；
(d)其中每个存储电路(8)为相应的任务运行的程序计数(PC)具有一个存储器(9)、至少一个用于对在实施相应的任务过程中产生的数据进行暂存的数据寄存器(10)，和至少一个用于存储相应的任务的状态信息的状态寄存器(11)；
(e)其中为具体的中断事件分配有各自的优先等级并且具有至少一个为向新的任务转换的特定的优先等级，并且其中当评估单元(13)判定出现一具有特定优先等级的中断事件(EV)时，将一用于由目前的任务向相应的新的任务转换的相应的要求(SWITCH)传递给控制单元(21)。
2.按照权利要求1所述的处理器系统，其特征在于，为由处理器系统实施的各项任务分配各自的优先等级，其中为各个中断事件分配各自的优先等级，并且其中评估单元(13)的设计应使其在识别出出现中断事件时并且只有在中断事件的优先等级高于在处理器系统中瞬时运行的任务的优先等级(PRIOR)时，才将实施相应中断的相应的要求(IRQ)传递给控制单元(21)。
3.按照权利要求2所述的处理器系统，其特征在于，评估单元(13)的设计应使在其识别出出现具有特定的优先等级的中断事件时，还将与从目前的任务向相应的新的任务转换的要求(SWITCH)一起把一对一新的任务进行规定的信息(TASK)传递给控制单元(21)。
4.按照权利要求2或3所述的处理器系统，其特征在于，评估单元(13)的设计应使在其识别出出现中断事件时并且只有当相应的中断事件的优先等级高于处理器系统中目前正在运行的任务的优先等级并且中断事件的优先等级与特定的优先等级不相符时，才将一相应的实施相应的中断的相应的要求(IRQ)与一相应的中断例行程序的专用的地址(VEC)一起传递给控制单元(21。
5.按照权利要求1所述的处理器系统，其特征在于，评估单元(13)对中断事件(EV)的每个可能的优先等级具有一个单独的监视装置(14)，其中每个监视装置(14)对分别具有相应的优先等级的中断事件(EV)的出现进行监视。
6.按照权利要求1所述的处理器系统，其特征在于，一可编程屏蔽电路(18)前置于评估单元(13)，所述屏蔽电路根据其程序对评估单元(13)对相应的中断事件(EV)的出现进行屏蔽。
7.按照权利要求5所述的处理器系统，其特征在于，每个监视装置(14)的评估单元(13)具有一个前置于该监视装置(14)的单独的屏蔽电路(18)。
8.在一种电信终端，尤其是在一xDSL-电信终端中对按照上述权利要求中任一项所述的处理器系统的应用。
CNB008175780A 1999-11-19 2000-11-10 处理器系统 Expired - Fee Related CN1204495C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19955776.4 1999-11-19
DE19955776A DE19955776C1 (de) 1999-11-19 1999-11-19 Multitasking-Prozessorsystem

Publications (2)

Publication Number Publication Date
CN1413324A CN1413324A (zh) 2003-04-23
CN1204495C true CN1204495C (zh) 2005-06-01

Family

ID=7929672

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008175780A Expired - Fee Related CN1204495C (zh) 1999-11-19 2000-11-10 处理器系统

Country Status (7)

Country Link
US (1) US6865636B1 (zh)
EP (1) EP1230590B1 (zh)
JP (1) JP3970609B2 (zh)
KR (1) KR100495240B1 (zh)
CN (1) CN1204495C (zh)
DE (1) DE19955776C1 (zh)
WO (1) WO2001038968A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813930B2 (ja) 2002-01-09 2006-08-23 松下電器産業株式会社 プロセッサ及びプログラム実行方法
US7487502B2 (en) 2003-02-19 2009-02-03 Intel Corporation Programmable event driven yield mechanism which may activate other threads
US7849465B2 (en) * 2003-02-19 2010-12-07 Intel Corporation Programmable event driven yield mechanism which may activate service threads
JP4750350B2 (ja) 2003-03-13 2011-08-17 パナソニック株式会社 タスク切換装置、方法及びプログラム
WO2004114132A1 (ja) * 2003-06-20 2004-12-29 Fujitsu Limited 割り込み制御方法、割り込み制御装置及び割り込み制御プログラム
US7363407B2 (en) * 2003-09-29 2008-04-22 Microsoft Corporation Concurrent arbitration of multidimensional requests for interrupt resources
KR100770034B1 (ko) * 2006-03-02 2007-10-26 삼성전자주식회사 복수의 레지스터 파일을 이용한 문맥 교환 방법 및 시스템
CN100505871C (zh) * 2006-10-24 2009-06-24 杭州华三通信技术有限公司 视频数据处理方法、视频采集设备及视频管理设备
JP4994254B2 (ja) * 2007-03-08 2012-08-08 ルネサスエレクトロニクス株式会社 データプロセッサ及び制御システム
JP2009251802A (ja) * 2008-04-03 2009-10-29 Panasonic Corp マルチプロセッサシステムおよびマルチプロセッサシステムの割込み制御方法
KR101717494B1 (ko) * 2010-10-08 2017-03-28 삼성전자주식회사 인터럽트 처리 장치 및 방법
EP3244304A4 (en) * 2015-01-07 2018-01-31 Fujitsu Limited Task switch assistance method, task switch assistance program, and information processing device
GB2546730B (en) * 2016-01-19 2018-03-21 Arm Ip Ltd A method for allocating memory
JPWO2019026442A1 (ja) * 2017-08-02 2020-08-13 フェリカネットワークス株式会社 情報処理装置、および情報処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975836A (en) 1984-12-19 1990-12-04 Hitachi, Ltd. Virtual computer system
KR940001878B1 (ko) * 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
US5495615A (en) * 1990-12-21 1996-02-27 Intel Corp Multiprocessor interrupt controller with remote reading of interrupt control registers
DE4301117A1 (en) * 1992-01-30 1993-08-05 Siemens Ag Multi-tasking processor for control of automation systems - has register block stalk for tasks controlled by selector unit providing highest priority selection
KR960042387A (ko) * 1995-05-31 1996-12-21 유기범 하이파이플러스 인터럽트버스 중재방법
US5944816A (en) * 1996-05-17 1999-08-31 Advanced Micro Devices, Inc. Microprocessor configured to execute multiple threads including interrupt service routines
US6567839B1 (en) * 1997-10-23 2003-05-20 International Business Machines Corporation Thread switch control in a multithreaded processor system

Also Published As

Publication number Publication date
KR20020087387A (ko) 2002-11-22
JP2003515805A (ja) 2003-05-07
CN1413324A (zh) 2003-04-23
US6865636B1 (en) 2005-03-08
EP1230590B1 (de) 2003-06-25
DE19955776C1 (de) 2001-07-19
WO2001038968A3 (de) 2001-12-13
JP3970609B2 (ja) 2007-09-05
WO2001038968A2 (de) 2001-05-31
EP1230590A2 (de) 2002-08-14
KR100495240B1 (ko) 2005-06-14

Similar Documents

Publication Publication Date Title
CN1204495C (zh) 处理器系统
CN1098487C (zh) 用于影响数据处理器中的顺序指令处理的方法和装置
US5247628A (en) Parallel processor instruction dispatch apparatus with interrupt handler
US3787818A (en) Mult-processor data processing system
US5758195A (en) Register to memory data transfers with field extraction and zero/sign extension based upon size and mode data corresponding to employed address register
US5410649A (en) Imaging computer system and network
US5197140A (en) Sliced addressing multi-processor and method of operation
US8726292B2 (en) System and method for communication in a multithread processor
US20070067533A1 (en) System and method for interrupt distribution in a concurrent multithread processor
Stepner et al. Embedded application design using a real-time OS
KR20010030592A (ko) 하드웨어 원조된 문맥 스위칭 능력을 가진 데이터프로세싱 유닛
EP0867016A1 (en) Peer-to-peer parallel processing graphics accelerator
EP0777877A2 (en) Processing system, processor, memory storing instruction stream and compiler
JP4801605B2 (ja) Ｓｉｍｄ型マイクロプロセッサ
US5765041A (en) System for triggering direct memory access transfer of data between memories if there is sufficient data for efficient transmission depending on read write pointers
EP0319132B1 (en) Interrupt handling in a parallel data processing
US5790872A (en) Interrupt control handler for a RISC-type microprocessor
CN1082755C (zh) Atm信元形成装置
CN1337024A (zh) 跟踪数据的方法
CN1030654A (zh) 利用存取和故障逻辑信号保护主存储器单元的设备和方法
US5355463A (en) Circuit configuration for transforming the logical address space of a processor unit to the physical address space of a memory
US7503048B1 (en) Scheduling synchronization of programs running as streams on multiple processors
CN1632773A (zh) 芯片内的中断处理装置及方法
US7124288B2 (en) Programmable unit with a stack buffer storage device configurable into discrete shadow storage elements accessible by a plurality of command execution units
SU1709319A1 (ru) Устройство дл контрол выполнени программ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050601

Termination date: 20191110

CF01 Termination of patent right due to non-payment of annual fee