CN1082755C - Atm信元形成装置 - Google Patents

Atm信元形成装置 Download PDF

Info

Publication number
CN1082755C
CN1082755C CN97113288A CN97113288A CN1082755C CN 1082755 C CN1082755 C CN 1082755C CN 97113288 A CN97113288 A CN 97113288A CN 97113288 A CN97113288 A CN 97113288A CN 1082755 C CN1082755 C CN 1082755C
Authority
CN
China
Prior art keywords
mentioned
cell
information
frame
delivery channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97113288A
Other languages
English (en)
Other versions
CN1172392A (zh
Inventor
塩田佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1172392A publication Critical patent/CN1172392A/zh
Application granted granted Critical
Publication of CN1082755C publication Critical patent/CN1082755C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5636Monitoring or policing, e.g. compliance with allocated rate, corrective actions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种ATM信元形成装置包括一个存储器,一个SAR处理装置及一个开关。存储器存储了输出信道信息,信元字头信息,以及准备形成信元的帧信息。SAR处理装置访问存储器,从而用帧信息装配成ATM信元。开关把信元分配到各个输出信道。SAR处理装置包括输入帧分配部分,信元字头读出部分,以及信元装配部分。输入帧分配部分根据对应的信息片段对存储器进行访问,从而识别出帧信息片段的输出信道,并且把帧信息片段分配到识别出的各个输出信道。

Description

ATM信元形成装置
本发明涉及在ATM(异步传递方式)通信网上使用的设备中的ATM信元形成装置,特别是涉及针对整个AAL(ATM适配层)帧缓冲器的拥塞控制而设计的一种AMT信元形成装置,这种帧缓冲器被用于存储准备形成信元的AAL帧。
在执行AAL帧的信元装配程序即SAR(分割和重新装配)程序的惯用ATM信元形成电路中使用的装置主要是建立在这样的假设上,即对连接到ATM通信网的终端装置使用一个ATM信元形成电路。因此,这种装置不是根据ATM信元被输出到不同信道的概念来设计的。因此,即使准备将这种装置用于一个开关或是多路复用器输入一侧的设备上,准备形成信元的AAL帧仍被存储在与输出信道无关的排队缓冲器中。然后按照排队缓冲器中的存储顺序把这些帧制成信元,并且作为输出的ATM信元。
在图1所示的结构中,在开关输入侧的装置采用了惯用的ATM信元形成电路。参见图1,处理器101按照控制整个装置的软件指令执行一个程序,并且通过处理器总线102使SAR处理装置104执行AAL帧的信元形成程序。由SAR处理装置104形成的ATM信元被输出到开关109。在形成ATM信元的过程中由处理器101和SAR处理装置104访问一个存储器103。图2表示了存储器103的结构。
以下要参照图2说明存储器103的结构。存储器103包括一个帧信元连接信息表112,在其中存储了帧/信元的连接信息,包含各个信元字头信息的帧信元形成信息113,一个帧缓冲器115,在其中存储了关于各个帧本身的信息以及一个帧描述符表114,用于表示帧缓冲器115中各个信息片段的地址信息。
SAR处理装置104包括一个连接信息读出部分105,它通过处理器总线102连接到处理器101,并且,根据从处理器101接收到的帧信息片段,访问存储器103的帧信元连接信息表112,按照输出顺序来指定帧描述符排队器106中的各个帧描述符的排队,一个信元形成信息读出部分107,用于从存储器103的帧信元形成信息中读出从帧形成信元所需要的附加信息,以及一个AAL处理部分108,以便用帧形成53字节的ATM信元并将其输出到开关109。AAL处理部分108具有停止信元输出操作并且放弃一个帧的功能,以及用于控制拥塞的定时器功能。
开关109的输入端子被连接到SAR处理装置104的输出端子,并且按照SAR处理装置104输出的ATM信元的字头中写入的输出信道地址把一个ATM信元输出到一个输出信道(Co到Cn)。
在发生拥塞时用于报告拥塞的回压信号发生部分111被设置在开关109的外侧。回压信号发生部分111具有在检测到拥塞时通过开关109向SAR处理装置104的AAL处理部分108输出回压信号111a的功能,在发生拥塞时放弃信元的功能,以及在拥塞被消除时向AAL处理部分108输出回压消除信号的功能。
以下要说明这种惯用ATM信元电路的工作方式。
处理器101预先在存储器103的帧信元连接信息表112中设定连接信息。如果准备把帧信息输出到开关109,处理器101就在帧描述符表114中写入描述符,并且把帧本身的数据写入帧缓冲器115。然后由处理器101把描述符传送给SAR处理装置104。
发送的描述符在SAR处理装置104中通过连接信息读出部分105,帧描述符排队器106,以及信元形成信息读出部分107发送给AAL处理部分108。
AAL处理部分108从帧缓冲器115中的描述符指示的地址中读出作为ATM信元有效负载的48字节数据,把这些数据和5字节的信元字头一起装配成53字节的ATM信元,并将信元输出到开关109。
如果在开关109的输出信道上发生信道拥塞,回压信号发生部分111就输出回压信号111a,通知AAL处理部分108发生拥塞,并且同时放弃发送的信元。AAL处理部分108在此时对定时器初始化并且重新启动。在当前输出帧的信元被完全输出之后,AA1处理部分108就停止输出后面的帧。
当拥塞被消除时,回压信号发生部分111就通知AAL处理部分108拥塞结束。AAL处理部分108随之恢复信元装配和输出的操作。如果定时器时间在得到拥塞结束的报告之前已超过了预定时间,就把在帧描述符排队器106中排队的帧全部放弃。
如果把对AAL帧执行SAR处理的这种惯用的ATM信元形成电路所使用的装置用在一个开关或是多路复用器输入侧的设备上,即使在开关或多路复用器的某一输出信道上发生拥塞,并且向SAR处理装置发回了相应的拥塞报告,不是拥塞报告被忽略,就是所有信元的输出操作均被停止。
在忽略拥塞报告的方式中,由于输出信道中的拥塞程度增大,就不得不放弃更多的信元。在停止所有信元输出的方式下,即使仅有某一个输出信道处于拥塞状态,而ATM信元可以输出到不处于拥塞状态的另一输出信道,由于停止了所有ATM信元的输出,帧缓冲器中就会发生拥塞。结果就降低了开关的整体通过量。
本发明的目的是提供一种ATM信元形成装置,它可以在具有不同输出信道的一个开关或是多路复用器内侧的设备上有效地使用。
为了实现上述目的,本发明提供的一种ATM信元形成装置包括存储装置,用于存储输出信道信息,每个输出信道的信元字头信息,以及准备形成信元的帧信息,ATM信元装配装置,用于访问存储装置,把包括存储装置访问区的相应信息的帧信息装配成ATM信元,以及交换机装置,用于把装配好的ATM信元分配到各个输出信道上,上述ATM信元装配装置包括输入帧分配装置,用于根据帧信息片段中包括的相应信息片段访问存储装置,从中识别帧信息片段的输出信道,并且把帧信息片段分配和输出到识别出的各个输出信道,与用于各个输出信道的输入帧分配装置的输出对应布置的多个信元字头读出装置,用于从存储装置中读出各个输出信道的信元字头信息片段,并且根据输入帧分配装置输出的帧信息片段来存储信元字头信息的片段,以及信元装配装置,用于选择一个信元字头读出装置,读出存储在选定的信元字头读出装置中的信元字头信息和存储在存储装置中的帧信息,把信息片段装配成ATM信元,并且将信元输出到交换机装置。
图1是一个框图,和外围电路一起表示了包括惯用的SAR处理装置的一个ATM信元形成电路的结构;
图2是图1中的存储器结构的示意图;
图3是一个框图,和外围电路一起表示了包括本发明一个实施例的SAR处理装置的一个ATM信元形成电路的结构;
图4是图3中的存储器结构的示意图;以及
图5是一个示意性框图,表示图3中的信道排队器和寄存器的结构。
以下要参照附图详细说明按照本发明一个实施例的ATM信元形成电路。
图3表示本发明的ATM信元形成电路的结构。按照图3,一个处理器10按照控制整个装置的软件指令执行程序,并且通过处理器总线11使SAR处理装置14执行AAL帧的形成程序。由SAR处理装置14形成的ATM信元被发送给开关23。通过处理器10和处理装置14对存储器12的访问而形成ATM信元。
如图4中所示,存储器12包括一个存储器表26,在其中以输出信道为单位写入帧/信元连接信息的片段,一个存储器表27,在其中以输出信道为单位写入用于从帧形成信元的信息片段,以及用作帧缓冲器的存储器表28,在其中以输出信道为单位写入实际的帧信息片段。符号n表示输出信道的数量。
处理器10按照控制整个装置的软件指令执行程序,并且通过处理器总线11使SAR处理装置14执行AAL帧的形成程序。在这种情况下,从处理器10发送的AAL帧描述符在帧描述符排队器13中按顺序排队,在此时完全不考虑输出信道的问题。
存储器表访问部分15从帧描述符排队器13中读出AAL帧,并且访问图4中的存储器12的存储器表A,并且在识别出准备输出读出的AAL帧的输出信道时把这些帧输出到一个选择器16上。
选择器16根据存储器表访问部分15的输出来分离读出的AAL帧。分离的AAL帧被分别存储在对应的信道排队器17中。如图5所示,在每个信道排队器17中,输入和输出的AAL帧是由读指针31和写指针29来检查的。每输入一个AAL帧,排队帧计数器30就被加″1″,每输出一个AAL帧,它就被减″1″,以此来保持随时存储在信道排队器中的AAL帧数量,也就是对排队的帧计数。
存储器表访问部分19从信道排队器17中读出AAL帧,并且访问图4中的存储器12的存储器表27,以便把AAL帧的信元形成信息32的片段写入以信道为单位布置的相应的寄存器18。在这种情况下,还要按照来自信道排队器17的排队帧计数器30的信息片段把各个信道中的排队帧计数33写入相应的寄存器18。另外,在寄存器18中设置的定时器34的定时值需要初始化。
用一个循环复用选择部分20来选择准备形成信元的AAL帧,并且输出写在寄存器18中的AAL帧信息片段。在这种情况下,周边形成信元的AAL帧包括根本不用装入信元的一个帧,以及另一个帧,其中的部分字节(48字节的整倍数)被装入一个信元。然而,循环复用选择部分20在执行上述操作时完全不考虑这种问题。另外,在此刻没有把准备输出到处于拥塞状态的一个输出信道的那些AAL帧作为选择对象。
存储器表访问部分21根据循环复用选择部分20选择和输出的AAL帧信息片段来访问图4所示存储器12中的存储器表28。并且把相应的AAL帧信息片段输出到AAL帧处理部分22。
AAL帧处理部分22以48字节(信元有效负载)为单位从存储器12的存储器表28中读出帧信息,为读出的信息加上信元字头,从而装配成ATM信元,并且把信元输出到开关23上。如果从设在外侧的信道回压信号发生部分25接收到各个输出信道的拥塞报告25a,AAL处理部分22就以信元为单位把用帧形成信元的操作停止在相应信道中的寄存器18的位置上。
开关23的输入端子被连接到SAR处理装置14的输出端子,按照写在SAR处理装置14输出的ATM信元字头中的输出信道地址把各个ATM信元输出到一个输出信道(Co到Cn)。
在发生拥塞时用于报告拥塞的信道回压信号发生部分25被设置在开关23外侧。每个信道回压信号发生部分25都具有在检测到拥塞时通过开关23向SAR处理装置14输出回压信号25a的功能。每个信道回压信号发生部分25还具有在发生拥塞时放弃信元的功能,以及在拥塞被消除时向A信道回压信号发生部分25都具有SAR处理装置14输出回压消除信号的功能。
以下要说明具有上述结构的ATM信元形成电路的工作方式。
处理器10在存储器12的存储器表26中预先设定各个AAL帧的输出信道信息。如果有准备输出到开关23的帧,处理器10就在存储器表27中写入帧信元形成信息的片段,在存储器表28中写入各帧本身的数据,并且把各个AAL帧的描述符发送给SAR处理装置14。
发送给SAR处理装置14的描述符被暂存在帧描述符排队器13中。然后由存储器表访问部分15来确定输出信道24,并且通过选择器16以输出信道为单位把这些描述符存入信道排队器17。
通过访问存储器表27而获得的信元形成信息片段,帧的描述符,以及各个信道排队器17中的排队帧计数被发送给相应的寄存器18。在此时对这些寄存器18的定时器34的值进行初始化。
循环复用选择部分20采用一个循环复用图表从寄存器18中选择准备形成信元的AAL帧。在选择帧的过程中,循环复用选择部分20要检查相应的信道24是否正处于拥塞状态。如果该信道不是处在拥塞状态,循环复用选择部分20就把选定的AAL帧发送到AAL处理部分22,用它们形成信元。信元信息的片段被输出到开关23。如果指定的一个信道正处于拥塞状态,由于为该信道设置的信道回压信号发生部分25会发送拥塞报告25a,AAL帧的传输在此时就被停止在相应信道的寄存器18中。
在这种情况下,循环复用选择部分20不会把对应拥塞报告25a的那个信道24作为准备选择的信道,并且对已经停止输出AAL帧的寄存器18中的定时器34的定时值进行检查。如果这一定时值超过了预定时间,就放弃写入寄存器18的AAL帧信息32的片段。同时,按照写入寄存器18的排队帧计数33从信道排队器17中放弃剩下的AAL帧。此时,在定时器34被设定之后已经进入信道排队器的那些AAL帧不会被放弃。另外,如果从信道回压信号发生部分25接收到一个信道回压消除信号,开关23就恢复向已经消除了拥塞的输出信道24发送AAL帧。
如上所述,按照本发明的ATM信元形成电路,通过检查各个输出信道的拥塞状态,并且在各个输出信道中执行放弃帧的操作,没有发生拥塞的信道中的帧就可以正确地形成准备输出的信元。
另外,由于能够以信元为单位在处于拥塞状态的信道中停止对信元进行处理,可以防止设备资源的浪费。
因此,本发明的ATM信元形成电路可以在具有不同输出信道的一个开关或是多路复用器输入侧的设备中使用。

Claims (9)

1.一种ATM信元形成装置,其特征是包括:
存储装置(12),用于存储输出信道信息,每个输出信道的信元字头信息,以及准备形成信元的帧信息;
ATM信元装配装置(14),用于访问上述存储装置,把包括上述存储装置访问区的相应信息的帧信息装配成ATM(异步传递方式)信元;以及
交换机装置(23),用于把装配好的ATM信元分配到各个输出信道上;
上述ATM信元装配装置包括:
输入帧分配装置(15,16),用于根据帧信息片段中包括的相应信息片段访问上述存储装置,从中识别帧信息片段的输出信道,并且把帧信息片段分配和输出到识别出的各个输出信道;
与用于各个输出信道的上述输入帧分配装置的输出对应布置的多个信元字头读出装置(18,19),用于从上述存储装置中读出各个输出信道的信元字头信息片段,并且根据上述输入帧分配装置输出的帧信息片段来存储信元字头信息的片段;以及
信元装配装置(20,21,22),用于选择一个上述信元字头读出装置,读出存储在选定的上述信元字头读出装置中的信元字头信息和存储在上述存储装置中的帧信息,把信息片段装配成ATM信元,并且将信元输出到上述交换机装置,
一旦接收到有关一个输出信道的拥塞信息,上述信元装配装置就将与处于拥塞状态的那个输出信道相对应的上述信元字头读出装置视为不能选择的装置。
2.按照权利要求1的装置,其特征是还包括定时器装置(34),它在信元字头信息被存入上述信元字头读出装置时被启动,对预定的时间计数,如果在上述定时器装置计数的预定时间内没有读出存储的信元字头信息,上述信元字头读出装置就放弃这一信元字头信息。
3.按照权利要求1的装置,其特征是上述存储器装置包括:
第一存储区(26),用于存储输出信道信息;
第二存储区(27),用于以输出信道为单位存储信元字头信息;以及
第三存储区(28),用于存储准备形成信元的帧信息。
4.按照权利要求3的装置,其特征是上述输入帧分配装置包括:
一个排队器(13),用于按顺序存储输入帧的信息片段;
存储器访问装置(15),用于按时间顺序从上述排队器中读出帧的信息片段,并且根据与上述存储装置的访问区相对应而且包含在读出的帧信息片段中的有关信息片段去访问上述存储装置的第一存储区,从中识别出这一帧信息片段的输出信道;以及
选择装置(16),用于把帧信息片段分配和输出到识别出的各个输出信道上。
5.按照权利要求3的装置,其特征是,上述信元字头读出装置包括:
连接到各个输出信道的上述输入帧分配装置的输出端子上的多个排队器(19),用于以输出信道为单位按顺序存储从上述输入帧分配装置输出的帧信息片段;
存储器访问装置(19),用于按时间顺序从上述排队器中依次读出帧信息片段,并且访问上述存储装置的第二存储区,从中读出与读出的帧信息片段使用的输出信道相对应的信元字头信息片段;以及
以输出信道为单位对应着上述排队器布置的多个寄存器装置(18),用于存储读出的字头信息。
6.按照权利要求3的装置,其特征是上述信元装配装置包括:
读选择装置(20),用于选择一个上述信元字头读出装置,并且输出存储在选定的上述信元字头读出装置中的信元字头信息;
存储器访问装置(21),用于根据上述读选择装置输出的信元字头信息对上述存储装置的第三存储区进行访问,从中读出帧信息;以及
信元形成装置(22),用于把上述读选择装置输出的信元字头信息和上述存储器访问装置读出的帧信息装配成ATM信元,并且将信元输出到上述交换机装置。
7.按照权利要求1的装置,其特征是上述存储器装置包括:
第一存储区(26),用于存储输出信道信息的片段;
第二存储区(27),用于以输出信道为单位存储信元字头信息的片段;以及
第三存储区(28),用于存储准备形成信元的帧信息的片段,
上述输入帧分配装置包括:
第一排队器(13),用于按顺序存储输入帧的信息片段;
第一存储器访问装置(15),用于按时间顺序从上述排队器中依次读出帧的信息片段,并且根据与上述存储装置的访问区相对应而且包含在读出的帧信息片段中的有关信息片段去访问上述存储装置的第一存储区,从中识别出这一帧信息片段的输出信道;以及
选择装置(16),用于把帧信息片段分配和输出到识别出的各个输出信道上,
上述信元字头读出装置包括:
连接到各个输出信道的上述选择装置的输出端子上的多个第二排队器(19),用于以输出信道为单位按顺序存储从上述选择装置输出的帧信息片段;
存储器访问装置(19),用于按时间顺序从上述第二排队器中读出帧信息片段,并且访问上述存储装置的第二存储区,从中读出与读出的帧信息片段使用的输出信道相对应的信元字头信息片段;以及
以输出信道为单位对应着上述第二排队器布置的多个寄存器装置(18),用于存储读出的字头信息,并且
上述信元装配装置包括:
寄存器选择装置(20),用于选择一个上述寄存器装置,并且输出存储在选定的上述寄存器装置中的信元字头信息;
第三存储器访问装置(21),用于根据上述寄存器选择装置输出的信元字头信息对上述存储装置的第三存储区进行访问,从中读出帧信息;以及
信元形成装置(22),用于把上述寄存器选择装置输出的信元字头信息和上述存储器访问装置读出的帧信息装配成ATM信元,并且将信元输出到上述交换机装置。
8.按照权利要求7的装置,其特征是还包括多个拥塞报告装置(25),用于以输出信道为单位输出拥塞报告,指示出处于拥塞状态的输出信道,
如果从上述拥塞报告装置接收到一个拥塞报告,上述寄存器选择装置就将与处于拥塞状态的那个输出信道相对应的上述寄存器装置视为不能选择的装置。
9.按照权利要求8的装置,其特征是上述寄存器装置包括对预定时间计数的定时器装置(34),
上述第二存储器访问装置把在上述第二排队器中排队的帧数存入上述寄存器装置,并且在从上述第二排队器读出的帧信息片段的信元字头被存入上述寄存器装置的同时启动上述定时器装置,并且
如果上述定时器装置的定时值超过了预定时间,上述寄存器选择装置就放弃存储在上述寄存器装置中的帧信息片段,并且按照排队的帧数放弃在上述第二排队器中排队的帧信息片段。
CN97113288A 1996-05-31 1997-05-31 Atm信元形成装置 Expired - Fee Related CN1082755C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP138477/96 1996-05-31
JP13847796A JP2760343B2 (ja) 1996-05-31 1996-05-31 Atmセル化回路

Publications (2)

Publication Number Publication Date
CN1172392A CN1172392A (zh) 1998-02-04
CN1082755C true CN1082755C (zh) 2002-04-10

Family

ID=15222994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97113288A Expired - Fee Related CN1082755C (zh) 1996-05-31 1997-05-31 Atm信元形成装置

Country Status (5)

Country Link
US (1) US5946325A (zh)
EP (1) EP0810805B1 (zh)
JP (1) JP2760343B2 (zh)
CN (1) CN1082755C (zh)
DE (1) DE69732449T2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965020B2 (ja) * 1998-01-09 1999-10-18 日本電気株式会社 専用処理インタフェースを持つsar
JP2000324130A (ja) 1999-05-13 2000-11-24 Nec Corp Atmセル化回路、及びatmセル化方法
US6697330B1 (en) * 1999-11-26 2004-02-24 Hewlett-Packard Development Company L.P. Method and system for output flow control in network multiplexers
GB2358774B (en) * 2000-01-25 2004-03-10 Mitel Corp Template for ATM cells
US6810031B1 (en) 2000-02-29 2004-10-26 Celox Networks, Inc. Method and device for distributing bandwidth
CN100442764C (zh) * 2005-06-06 2008-12-10 华为技术有限公司 Sar处理芯片发送拥塞的控制方法
US9042222B2 (en) * 2012-11-28 2015-05-26 Broadcom Corporation Deadlock recovery for distributed devices
EP3005456B1 (en) * 2013-05-24 2019-05-15 Hydrogenics Corporation System and method for controlling voltage of a fuel cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0374928A2 (en) * 1988-12-23 1990-06-27 Hitachi, Ltd. Packet congestion control method and packet switching equipment
US5412655A (en) * 1993-01-29 1995-05-02 Nec Corporation Multiprocessing system for assembly/disassembly of asynchronous transfer mode cells
JPH07221761A (ja) * 1994-02-04 1995-08-18 Fujitsu Ltd セル遅延吸収回路
WO1995028779A1 (en) * 1994-04-15 1995-10-26 Dsc Communications Corporation Multi-service switch for a telecommunications network

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2657987B1 (fr) * 1990-02-06 1992-04-10 Commissariat Energie Atomique Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre.
JPH06169320A (ja) * 1992-10-02 1994-06-14 Toshiba Corp Atmセル化装置
US5949781A (en) * 1994-08-31 1999-09-07 Brooktree Corporation Controller for ATM segmentation and reassembly
US5822321A (en) * 1996-04-10 1998-10-13 Telefonaktiebolaget Lm Ericsson Minicell segmentation and reassembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0374928A2 (en) * 1988-12-23 1990-06-27 Hitachi, Ltd. Packet congestion control method and packet switching equipment
US5412655A (en) * 1993-01-29 1995-05-02 Nec Corporation Multiprocessing system for assembly/disassembly of asynchronous transfer mode cells
JPH07221761A (ja) * 1994-02-04 1995-08-18 Fujitsu Ltd セル遅延吸収回路
WO1995028779A1 (en) * 1994-04-15 1995-10-26 Dsc Communications Corporation Multi-service switch for a telecommunications network

Also Published As

Publication number Publication date
EP0810805A2 (en) 1997-12-03
JP2760343B2 (ja) 1998-05-28
EP0810805A3 (en) 1999-11-03
CN1172392A (zh) 1998-02-04
JPH09321776A (ja) 1997-12-12
DE69732449T2 (de) 2005-07-07
DE69732449D1 (de) 2005-03-17
EP0810805B1 (en) 2005-02-09
US5946325A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
US4598363A (en) Adaptive delayed polling of sensors
US6147996A (en) Pipelined multiple issue packet switch
US6862282B1 (en) Method and apparatus for packet ordering in a data processing system
US5838915A (en) System for buffering data in the network having a linked list for each of said plurality of queues
EP0116047B1 (en) Multiplexed first-in, first-out queues
US5481536A (en) Method for restoring a prescribed sequence for unordered cell streams in ATM switching technology
KR0155368B1 (ko) 램을 기초로 하는 이벤트 계수 장치 및 그 계수 방법
US7373467B2 (en) Storage device flow control
CN105573711B (zh) 一种数据缓存方法及装置
CN1082755C (zh) Atm信元形成装置
CA2237276C (en) Binary-tree data element sorting device and atm spacer comprising such a device
EP0917783B1 (en) Addressable, high speed counter array
US7336674B2 (en) Bit clearing mechanism for an empty list
US5577055A (en) Method and circuit device to control a memory
US20020066000A1 (en) Transporting data transmission units of different sizes using segments of fixed sizes
US20020172156A1 (en) Adaptive control of multiplexed input buffer channels
JP4258996B2 (ja) スケジューリング装置およびセル通信装置
JP3547233B2 (ja) 特定セル抽出装置
CA2237516C (en) Atm cell spacer
JP3287529B2 (ja) トラヒックシェイピング装置
JP2683283B2 (ja) Atm交換方式の通話路におけるバッファメモリ負荷管理方式
SU1509921A1 (ru) Адаптивна система обработки данных
JP3221429B2 (ja) Atmセルのoam処理装置
WO1999061992A1 (en) Self configuring network peripheral
WO2005050883A1 (en) Method and apparatus for processing a received virtual concatenation frame with memory addressing scheme to avoid delays at the boundaries between adjacent synchronous payload envelopes

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020410

Termination date: 20140531