CN1200339C - 数据处理装置及其方法 - Google Patents

Abstract

数据处理装置，包括特殊寄存器组，有N位数据处理寄存器；一般寄存器组，有N位数据处理寄存器；选择器，耦合至特殊寄存器组及一般寄存器组，选择其中之一，从选择中输出有N位的选择结果，其中选择结果及N位数据形成有2N位的加法信号；乘法器，接收第一运算子及第二运算子，执行乘法运算后输出有2N位的乘法结果信号；加法器，耦合至乘法器、选择器及一般寄存器组，接收乘法结果信号与加法信号，执行加法运算后输出有2N位的加法结果信号。

Description

数据处理装置及其方法

技术领域

本发明涉及一种数据处理系统的装置及其方法，特别涉及一种适用于相乘相加指令的数据处理系统的装置及其方法。此数据处理系统可轻易地检测运算溢位(Overflow)的情形，并且能简化计算的复杂性，以节省计算的时间。

背景技术

在数据处理的领域中，需要能够依据存储在不同数据寄存器中的运算子来执行特定运算。有一种这样的运算是将N位运算子(Operand)乘上一个第二N位运算子，再加上N位的运算，得到一个N位的结果。另一种相似的运算是将N位运算子乘上一个第二N位运算子，再加上2N位运算子，即得到2N位的结果。

图1是表示美国第5,583,804号名为“DATA PROCESSING USINGMULTI-ACCUMULATE INSTRUCTIONS”的专利的数据处理系统用的公知的相乘相加器装置的方块图。此系统能够执行第一种N×N+2N→2N形式的相乘相加指令，以及第二种N×N+N→N形式的相乘相加指令。

此相乘相加器装置包括一个第一数据寄存器10，一个第二数据寄存器20，一个N×N乘法器30，一2N+2N加法器40以及一个N+N加法器50。乘法器30能够计算N×N以得到具有2N位的结果。2N+2N加法器40能够计算2N+2N以得到结果2N。N+N加法器50能计算N+N以得到结果N。

然而，在执行N*N+N→N种类的运算时，最后结果大于N位大小所能表示的状况是可能的。当这种情况发生时，很重要的是使用者必须被通知在运算中已产生溢位。图1的相乘相加器装置的缺点在于该装置无法显示溢位状况。本发明的相乘相加器装置的发展是为了以尽可能有效率的方式提供此重要信息给使用者。

发明内容

因此，本发明的目的在于提供一种包括一个单一加法器并能够检测溢位状况及能够执行相乘相加指令的数据处理系统。因此，系统的结构更为简单，并提供有价值的溢位信息。

为达到依据本发明目的的这些及其它优点，如同此处所列举及广泛的描述，本发明提供一种数据处理装置，此装置包括一个特殊寄存器组、一个一般寄存器组、一个选择器、一个乘法器、以及一个加法器。所述的特殊寄存器组是具有N位数据处理寄存器。所述的一般寄存器组是具有N位数据处理寄存器。选择器耦合至特殊寄存器组及一般寄存器组，用以选择特殊与一般寄存器中之一，并从所选择的寄存器组中输出具有N位的一个选择结果，其中选择结果及一个N位数据形成具有2N位的一个加法信号。乘法器是用以接收一个第一运算子以及一个第二运算子，在执行乘法运算后输出具有2N位的一个乘法结果信号。加法器是耦合至乘法器、选择器以及一般寄存器组，并用以接收乘法结果信号与加法信号，并据以执行加法运算后输出具有2N位的一个加法结果信号。

所述的数据处理装置，其中N位数据是由一般寄存器组所提供。

所述的数据处理装置，其中选择器还用以接收一个种类信号，并据以根据此种类信号选择特殊与一般寄存器组中之一。

所述的数据处理装置，其中种类信号是用以指出所处理的指令是一个第一种类指令或一个第二种类指令其中之一，其中该第一类指令是执行N×N+2N→2N运算，而该第二种类指令是执行N×N+N→2N运算。

所述的数据处理装置，其中还包括一个检测装置，耦接至加法器，用以接收具有2N位的该加法结果信号，并检查是否发生溢位状况。

所述的数据处理装置，其中从选择器输出具有N位的选择结果，以及由一般寄存器组所提供的N位数据分别为加法信号的一个第一N位部分以及一个第二N位部分，此加法结果信号包括一个第三N位部分以及一个第四N位部分，当种类信号所要选择的是第二种类指令时，检测装置比较具有2N位的加法信号的第一N位部分以及加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

所述的数据处理装置，其中还包括一个检测装置，耦接至该加法器，用以接收具有2N位的该加法结果信号，并检查是否发生溢位状况。从选择器输出具有N位的选择结果，以及N位数据分别为该加法信号的一个第一N位部分以及一个第二N位部分，加法结果信号包括一个第三N位部分以及一个第四N位部分，当种类信号所要选择的是第二种指令时，检测装置比较具有2N位的加法信号的第一N位部分以及加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

为达到本发明这些及其它优点，如同此处所列举及广泛的描述，本发明提供一种数据处理方法，该方法适用于具有N位数据处理寄存器的一个特殊寄存器组、具有N位数据处理寄存器的一般寄存器组、一个选择器、一个乘法器以及一个加法器，该数据处理方法包括选择特殊与一般寄存器中之一，并从被选择的寄存器组输出具有N位的选择结果，其中输出的选择结果及一个N位数据形成具有2N位的一个加法信号；提供一个第一运算子与一个第二运算子，并据以执行一个乘法运算，并输出具有2N位结果的一个乘法结果信号；对具有2N位的乘法结果信号与具有2N位的加法信号执行一个加法运算，并输出具有2N位结果的一个加法结果信号。

如上所述的处理数据的方法，其中N位数据是由一般寄存器组所提供。

如上所述的处理数据的方法，其中在选择特殊与一般寄存器中之一，并输出具有N位的选择结果步骤中，还包括由选择器接收一个种类信号，并据以决定选择步骤的结果。

如上所述的处理数据的方法，其中种类信号是用以指出所处理的指令是一个第一种类指令或一个第二种类指令其中之一，其中该第一类指令是执行N×N+2N→2N运算，而该第二种类指令是执行N×N+N→N运算。

如上所述的处理数据的方法，其中还包括根据该加法结果信号据以判断是否有溢位的情形发生。其中从选择器输出具有N位的选择结果，以及由一般寄存器组所提供的N位数据分别为加法信号的一个第一N位部分以及一个第二N位部分，加法结果信号包括一个第三N位部分以及一个第四N位部分，当种类信号所要选择的是第二种类指令时，检测装置比较具有2N位的加法信号的第一N位部分以及加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

如上所述的处理数据的方法，其中还包括根据该加法结果信号据以判断是否有溢位的情形发生。从选择器输出具有N位的该选择结果以及N位数据分别为该加法信号的一个第一N位部分以及一个第二N位部分，加法结果信号包括一个第三N位部分以及一个第四N位部分，当种类信号所要选择的是第二种类指令时，检测装置比较具有2N位的加法信号的第一N位部分以及加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

应该了解的是前述的一般性描述及以下的详细描述都只是实施例，并且意图提供如发明的权利要求范围的进一步解释。

附图说明

附图是用以提供本发明的进一步了解，并构成本发明说明书的一部分。该附图表示本发明的实施例及伴随描述用以解释本发明的原理。

图1是公知数据处理系统的乘法加法器装置的方块图；以及

图2是本发明数据处理系统的乘法加法器装置的方块图。

具体实施方式

现在提供本发明较佳实施例详细的标号，如附图所示。在附图及说明中相同或相似的部分尽可能给于相同的标号。

参照图2，其为本发明一个较佳实施例的具有相乘相加运算的数据处理装置200的方块图。此数据处理装置200包括一个乘法器130、一个加法器150与一个选择器160。数据是由一个特殊寄存器组(Special RegisterBank)110及一般寄存器组(General Register Bank)120所提供。此乘法器130耦合至加法器150。特殊寄存器组110及一般寄存器组120耦合至选择器160。选择器160耦合至加法器150。一般寄存器组120也直接耦合至加法器150。此数据处理装置200还包括一个检测装置170耦合至加法器150。

此乘法器130可以使二N位输入信号相乘并得到一个2N位结果。例如，N×N得到2N结果。如图2所示，以E表示的第一N位输入信号，此为第一运算子(Operand)，另外以F表示的第二N位信号(第二运算子)，两者结合成为一个2N位的信号，并输入乘法器130中。乘法器130以一个乘法演算后产生具有2N位的乘法结果信号。乘法器130产生的乘法结果信号在送到具有2N位加法运算功能的加法器150中，并被加上一个加法信号(Addition Signal)152。此加法信号152也是2N位，包含一个第一N位部分及一个第二N位部分。在本发明中只需要一个加法器来提供更多想要的计算。例如，在公知技术中，如果想要如N×N+N→N及N×N+2N→2N的计算，如公知所示，至少需要二个加法器以完成这样的计算。然而，如本发明较佳实施例中的图2所示的电路，即可以完成这样的运算，下面将详细说明。

在本发明中，提供一个种类信号(Class signal)100以选择二不同指令种类中的其中一种运算。种类信号100指示将要运算那种指令种类，例如，如第一种类的N×N+2N→2N或第二种类的N×N+N→N的运算。此种类信号100是由一个外部装置提供给数据处理装置200的解码指令(DecodingInstruction)所设定。第一种类的运算将需要更多的计算时间，而其可具有较精确的计算结果。而第二种类的运算，因为最终结果是仅N位，因此结果较不如第一种类运算精确，但却较节省运算的时间。

当指令种类为第一种类，即如果想要的计算是N×N+2N→2N，种类信号100使选择器160从一般寄存器组120提供数据给加法器150。也就是说，加法信号152的2N位由(N，N)表示。加法信号152的第一N位部分以C表示，加法信号152的第二N位部分以D表示。第一N位部分C由特殊寄存器组110提供。第二N位部分D直接从一般寄存器组120提供。

当指令种类为第二种类，即如果想要的计算是N×N+N→N，种类信号100使选择器160从特殊寄存器组110提供数据给加法器150。也就是说，第一N位部分C由特殊寄存器110提供，而此特殊寄存器110可由使用者藉由软件的控制下存取，第二N位部分D直接从一般寄存器组120提供。在本发明的实施例中的数据处理装置200，具有2N位的加法信号152则将由加法器150所运算，而产生具有2N位的加法结果(Accumulated Result)信号154。而此实施例中，即使N×N+N→N的运算只需要加上N位并产生具有N位的结果，也如前所述，此加法器150仍会产生具有2N位的加法结果信号154。

这样的结构具有多个优点，也即为本发明的特征。例如，其中一个优点即可以用以监视是否有溢位(Overfloow)的情形产生，此将在下面描述。另外，另一个优点即可简化计算的复杂性，以降低执行的时间。例如，若是欲计算的算式如

$\underset{k=0}{\overset{n}{\mathrm{\Σ}}}{X}_k{Y}_k=X_0{Y}_0+X_1{Y}_1+......+X_n{Y}_n,$ 本发明与公知技术的比较将在下面描述。

在以往公知的技术中，此程序语言如下：

for(k＝0；k≥n；k++){

   Move X_k to R₀

   Move Y_k to R₁

R₂＝R₀*R₁+R₂；MLA R₂，R₀，R₁，R₂

   k＝k+1

}

其中“MLA”是用以计算N×N+N→N的指令，而经过执行“MLA”指令的结果是具有32位的长度。

然而，在本发明的较佳实施例中，程序语言如下：

for(k＝0；k≥n；k++){

   Move X_k to R₀

   Move Y_k to R₁

(R_CP，R₂)＝R₀*R₁+(R_CP，R₂)；MLA R₂，R₀，R₁，R₂

   k＝k+1

}

其中“MLA”是执行N×N+N→N的指令，而经过执行“MLA”指令的结果是具有64位的长度。

在本发明的较佳实施例中，所得的结果是具有64位，然根据公知技术所得的结果，其长度是32位。若在公知的技术中，想得到相同的结果，也就是64位的结果，则需要执行如上所述的第一种类的N×N+2N→2N的运算。也就是说，需要更多的计算时间。因此，如上所述，本发明实施例若是针对相同的64位结果，则可简化整个运算的复杂度，还可简化运算的时间。

在经过加法的运算后，加法器150产生加法结果信号154。加法结果信号154包括第一N位部分H及第二N位部分I。此加法结果信号154将是数据处理装置200的计算结果。除此之外，此加法结果信号154也可以输入至一个检测装置170中，而用以检测溢位的情形。

当所要处理的指令种类为第二种类，即想要的计算是N×N+N→N的情况。检测装置170将比较加法结果信号154的第一N位部分H与加法信号152的N位部分C。如果加法结果信号154的第一N位部分H与加法信号152的N位部分C不同，也就是说加法信号152的N位部分C在累加之后不能保持原有的值，表示本计算中产生溢位情况。

为清楚起见，输入乘法器130的二个N位信号分别以E与F表示。N×N+N→N指令的计算可以由本发明以E*F+CD→HI实施。对N×N+2N→2N指令而言，加法器将CD加到E*F相乘运算的结果以得到用结果。本发明的实施例中只执行一种计算的型态，也就是2N+2N→2N，对N*N+N→N种类指令，加法器将CD加到E*F相乘运算的结果以得到HI结果。H在此状况中是溢位指标。如果在加法运算后H不等于C，则产生溢位。

溢位指示以快速及方便的方式提供使用者有用的信息，而图1的公知相乘相加装置却未提供溢位指示。这是本发明另一个优点。

很明显地，对本领域的技术人员而言在不脱离本发明范围及精神的情况下可对本发明结构有不同的修改。基于内容而言，本发明包含落入权利要求范围及其等同物的修改及变化。

Claims (16)

1.一种数据处理装置，该装置包括：

一个特殊寄存器组，具有N位数据处理寄存器；

一个一般寄存器组，具有N位数据处理寄存器；

一个选择器，耦合至该特殊寄存器组及该一般寄存器组，用以选择该特殊与一般寄存器中之一，并从所选择的该寄存器组中输出具有N位的一个选择结果，其中选择结果及一个N位数据形成具有2N位的一加法信号；

一个乘法器，用以接收一个第一运算子以及一个第二运算子，在执行乘法运算后输出具有2N位的一个乘法结果信号；以及

一个加法器，耦合至该乘法器，该选择器以及该一般寄存器组，用以接收该乘法结果信号与该加法信号，并据以执行加法运算后输出具有2N位的一个加法结果信号。

2.如权利要求1所述的数据处理装置，其中该N位数据是由该一般寄存器组所提供。

3.如权利要求2所述的数据处理装置，其中该选择器还用以接收一个种类信号，并据以根据该种类信号选择该特殊与一般寄存器组中之一。

4.如权利要求3所述的数据处理装置，其中该种类信号是用以指出所处理的指令是一个第一种类指令或一个第二种类指令其中之一，其中该第一种类指令是执行N×N+2N→2N运算，而该第二种类指令是执行N×N+N→N运算。

5.如权利要求4所述的数据处理装置，其中该装置还包括一个检测装置，耦接至该加法器，用以接收具有2N位的该加法结果信号，并检查是否发生溢位状况。

6.如权利要求5所述的数据处理装置，其中：

从该选择器输出具有N位的该选择结果，以及由该一般寄存器组所提供的N位数据分别为该加法信号的一个第一N位部分以及一个第二N位部分，

该加法结果信号包括一个第三N位部分以及一个第四N位部分，

当该种类信号所要选择的是该第二种类指令时，该检测装置比较具有2N位的加法信号的该第一N位部分以及该加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

7.如权利要求1所述的数据处理装置，其中该装置还包括一个检测装置，耦接至该加法器，用以接收具有2N位的该加法结果信号，并检查是否发生溢位状况。

8.如权利要求1所述的数据处理装置，其中

从该选择器输出具有N位的该选择结果，以及该N位数据分别为该加法信号的一个第一N位部分以及一个第二N位部分，

该加法结果信号包括一个第三N位部分以及一个第四N位部分，

当该种类信号所要选择的是该第二种类指令时，该检测装置比较具有2N位的加法信号的该第一N位部分以及该加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

9.一种数据处理方法，该方法适用于具有N位数据处理寄存器的一个特殊寄存器组、具有N位数据处理寄存器的一般寄存器、一个选择器、一个乘法器以及一个加法器，该数据处理方法包括：

选择该特殊与该一般寄存器中之一，并从被选择的寄存器组输出具有N位的选择结果，其中该输出的选择结果及一个N位数据形成具有2N位的一个加法信号；

提供一个第一运算子与一个第二运算子，并据以执行一个乘法运算，并输出具有2N位结果的一个乘法结果信号；

对具有2N位的该乘法结果信号与具有2N位的该加法信号执行一个加法运算，并输出具有2N位结果的一个加法结果信号。

10.如权利要求9所述的处理数据的方法，其中该N位数据是由该一般寄存器组所提供。

11.如权利要求10所述的处理数据的方法，其中在选择该特殊与一般寄存器中之一，并输出具有N位的该选择结果步骤中，还包括由该选择器接收一个种类信号，并据以决定该选择步骤的结果。

12.如权利要求11所述的处理数据的方法，其中该种类信号是用以指出所处理的指令是一个第一种类指令或一个第二种类指令其中之一，其中该第一种类指令是执行N×N+2N→2N运算，而该第二种类指令是执行N×N+N→N运算。

13.如权利要求12所述的处理数据的方法，其中还包括根据该加法结果信号据以判断是否有溢位的情形发生。

14.如权利要求13的所述处理数据的方法，其中：

从该选择器输出具有N位的该选择结果，以及由该一般寄存器组所提供的N位数据分别为该加法信号的一个第一N位部分以及一个第二N位部分，

该加法结果信号包括一个第三N位部分以及一个第四N位部分，

当该种类信号所要选择的是该第二种类指令时，该检测装置比较具有2N位的加法信号的该第一N位部分以及该加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

15.如权利要求9所述的处理数据的方法，其中还包括根据该加法结果信号据以判断是否有溢位的情形发生。

16.如权利要求15所述的处理数据的方法，其中：

从该选择器输出具有N位的该选择结果以及该N位数据分别为该加法信号的一个第一N位部分以及一个第二N位部分，

该加法结果信号包括一个第三N位部分以及一个第四N位部分，

当该种类信号所要选择的是该第二种类指令时，该检测装置比较具有2N位的加法信号的该第一N位部分以及该加法结果信号的第三N位部分，并据以决定是否发生溢位状况。

Images