CN1195926A - 脉冲信号发生电路和脉冲信号发生方法 - Google Patents

脉冲信号发生电路和脉冲信号发生方法 Download PDF

Info

Publication number
CN1195926A
CN1195926A CN97122623A CN97122623A CN1195926A CN 1195926 A CN1195926 A CN 1195926A CN 97122623 A CN97122623 A CN 97122623A CN 97122623 A CN97122623 A CN 97122623A CN 1195926 A CN1195926 A CN 1195926A
Authority
CN
China
Prior art keywords
value
frequency
pulse signal
register
signal generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97122623A
Other languages
English (en)
Other versions
CN1125535C (zh
Inventor
田中阳一
三品一博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1195926A publication Critical patent/CN1195926A/zh
Application granted granted Critical
Publication of CN1125535C publication Critical patent/CN1125535C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Control Of Stepping Motors (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供的脉冲信号发生电路包含长度至少为(n+1)位的频率设置寄存器,用于把值2n或更小的值设置成要发生的脉冲信号的频率值,以及累加电路,它具有加法器和长度至少为(n+1)位的触发器。累加电路以每秒2n+1次的速率重复下列操作,即使加法器把频率设置寄存器内设置的值加到触发器内保持的值上,然后使触发器保持相加结果,并把具有触发器第(n+1)位值的信号作为脉冲信号输出。

Description

脉冲信号发生电路和脉冲信号发生方法
本发明涉及一种输出通过分割时钟脉冲信号而发生的脉冲信号的脉冲信号发生电路以及输出这种脉冲信号的脉冲信号发生方法。
这种类型的传统脉冲信号发生电路在日本专利申请公开No.64-12617中已有揭示，把它援引于此，以作参考。
如图16所示，上述脉冲发生电路包含设置频率值的计数器C、存储数据的存储器M(在该存储器M中，把频率值作为地址信号来读取对应于频率值的数据)、锁存和输出从存储器读取的数据的第一触发器F1、输入第一触发器F1输出的全加法器A和由预定的时钟信号锁存全加法器A的被加值的第二触发器F2。
上述脉冲发生电路把第一触发器F1的输出与第二触发器F2的输出相加，当第二触发器F2锁定的被加值超过了预定值时，把第二触发器F2产生的进位信号输入到计数器C，然后把进位信号作为频率值在计数器C内设定的脉冲信号，一直到计数器C禁止进位信号通过。
在上述传统脉冲信号发生电路中，可以输出频率值在计数器C内设定的脉冲信号，而频率值不是2的乘方。
然而，这种电路的问题是必须把频率值作为地址信号来读出存储器M中对应于频率值的数据，因而第一触发器F1会锁存该数据。结果，增加了处理次数，使内部结构复杂化，使电路生产费时，还对工作速度带来了不利。
因此，本发明的目的在于提供一种可以输出频率不为2的乘方的脉冲信号的脉冲信号发生电路，防止内部结构复杂化，避免使工作速率降低。
根据本发明的第一个方面，提供的脉冲信号发生电路包含：频率设置寄存器，其长度至少为(n+1)位，用于把2n值或更小的值设置为要产生的脉冲信号的频率值；以及累加装置，具有加法器和长度至少为(n+1)位的触发器。该累加装置以每秒2n+1次的速率使加法器重复把频率设置寄存器内设置的值加到保存在触发器内的值上，然后，触发器保持该相加结果，把触发器内值为第(n+1)位的信号作为脉冲信号输出。
对于上述根据本发明第一方面的脉冲信号发生电路，每次输入一个频率为2n+1Hz的时钟脉冲，累加装置就使加法器顺序累加二进制编码的频率值，并保持该累加值。然后，当输入2n+1个时钟脉冲时，在第(n+1)位上产生相同数量的进位(从“0”变至“1”)作为频率值。因此，作为进位的进位信号，即第(n+1)位信号变成其频率为频率设置寄存器内设置的值的脉冲信号。因而，可以输出频率值不是2的乘方的脉冲信号。另外，加法器2加的不是像已有技术一样把频率值用作地址信号从存储器读取的数据，而是频率值本身。因此不必从存储器读取数据，减少了处理次数，简化了内部结构，从而减少了脉冲发生电路制造的麻烦。另外，可以避免操作速度的降低。
根据本发明的第二个方面，基于本发明的第一方面，提供的脉冲信号发生电路包含：设置频率变化值的频率变化寄存器；加减法器；加减控制装置，用于控制频率变化寄存器和加减法器，以预定计算间隔使加减法器重复把频率设置寄存器内设置的值与频率变化寄存器内设置的值的加减操作，然后把频率设置寄存器内的加或减结果重新设置成频率值。
对于上述根据本发明第二方面的脉冲信号发生电路，当频率值变成由加减装置顺序累计的频率变化值的累计值时，就在加减控制装置控制下每个计算间隔改变一次频率变化值。从而，可以用计算间隔脉冲宽度改变输出的脉冲信号的频率值。因此，当把该脉冲信号输入到步进电动机时，可以改变步进电动机的转速。
根据本发明的第三方面，提供的脉冲信号发生方法包含下列步骤：在频率设置寄存器内设置2n值或更小的值，作为要产生的脉冲信号频率值；以每秒2n+1次的速率累加设置在频率设置寄存器内的值；以及把累加获得的累加值中的第(n+1)位值的信号作为脉冲信号输出。
根据本发明的第四方面，基于本发明的第三方面提供的脉冲信号发生方法包含下列步骤：在频率变化寄存器内设置频率变化值；以预定的计算间隔累加或累减频率变化寄存器内设置的值；以及以该计算间隔把在频率设置寄存器内以该计算间隔加或减得到的加或减累计值重新设置成频率值。
图1是根据本发明第一实施例的脉冲发生电路的结构框图；
图2是第一实施例的频率设置寄存器的示意图；
图3是第一实施例中产生的时钟脉冲信号和输出脉冲信号的信号波形图；
图4是根据本发明第二实施例的脉冲发生电路的结构框图；
图5示出了第二实施例中产生的脉冲信号的频率变化；
图6是根据本发明第三实施例的加减控制电路的结构框图；
图7是根据本发明第四实施例的脉冲发生电路的结构框图；
图8是本发明第四实施例中的加减控制电路的结构框图；
图9是根据本发明第五实施例的脉冲发生电路的结构框图；
图10示出了第六实施例中产生的脉冲信号的频率变化；
图11是根据本发明第七实施例的脉冲发生电路的结构框图；
图12示出了第七实施例中产生的脉冲信号频率的变化；
图13是第六实施例中在CPU中产生加减指示信号的电路的框图；
图14是第六实施例中CPU产生加减指示信号的工作流程图；
图15示出了第八实施例中产生的脉冲信号的频率变化；
图16是根据已有技术的脉冲信号发生电路的框图。
下面根据图1至图3描述本发明的第一实施例。该脉冲信号发生电路包含频率设置寄存器1、振荡器20和具有加法器2和触发器3的累加电路22。
频率设置寄存器1用于设置2n的频率值或更小的值，如图2所示，它具有(n+1)位，由第一位的第0位10至第(n+1)位的第n位1n组成。更具体地说，通过(n+1)位总线4a把频率值设置到频率设置寄存器1中。
加法器2由(n+1)位总线4b连接到频率设置寄存器1，以使它可以累加设置在频率设置寄存器1内的频率值。
振荡器20产生2n+1Hz的时钟脉冲信号，并把它提供给触发器3的信号输入端3a。
触发器3长达(n+1)位。每次从时钟脉冲信号输入端3a输入时钟脉冲，触发器3就使通过(n+1)位总线5a连接的加法器2累加频率值，并保持该累加值，直到输入下一个时钟脉冲。触发器3还把该累加值通过(n+1)位总线5b反馈到加法器2，使加法器2顺序累计(累加)频率值。通过这些步骤，在触发器3内保持的累加值中，在输入2n+1个时钟脉冲的同时，在第(n+1)位上产生与频率值同等数量相等的进位(从“0”交至“1”)。
例如，在目标频率值为2Hz的情况下，当选择n＝1以满足2≤2n时，则得到n+1＝2，所以频率设置寄存器1必须具有2位。每次把2n+1＝22即4Hz的时钟脉冲输入到触发器3，加法器2从初始值“00”开始，顺序累加十进制数“2”的二进制编码数，即“10”，并把累加值保持在频率设置寄存器1中，因此，当输入第一和第三时钟脉冲时，把“1”进位到第二位。换句话说，当输入四个时钟脉冲时，在第二位上发生两次从“0”变至“1”的进位。，当输出进位的进位信号时，就输出频率为2Hz的脉冲信号。该脉冲信号显示在图3中。
在目标频率值为3Hz的情况下，当选择n＝2以满足3≤2n时，则获得n+1＝3，所以频率设置寄存器必须有3位。每次把2n+1＝23即8Hz的时钟脉冲输入到触发器3时，加法器2从初始值“00”开始，顺序累加十进制数“3”的二进制编码数，即“11”，并把该累加值保持在频率设置寄存器1中。因而，当输入第二、第四和第七个时钟脉冲时，“1”进位到第三位。换句话说，当输入八个时钟脉冲时，在第三位上三次发生从“0”至“1”的变化(进位)，当输出进位的进位信号时，就输出了频率为3Hz的脉冲信号。
如上所述，在该脉冲信号发生电路中，每次输入2n+1Hz的时钟脉冲，触发器3使加法器2顺序累加转换成二进制数的频率值，并保持累加值。然后，当输入2n+1个时钟脉冲时，在第(n+1)位上发生与频率值同等数量的进位(从“0”至“1”的变化)。因此，进位的进位信号，即第(n+1)位信号变成频率为频率设置寄存器1内设置的值的脉冲信号。因而，可以输出频率值不是2的乘方的脉冲信号。另外，加法器2累加的不是与已有技术一样把频率值用作地址信号从存储器读出的数据，而是频率值本身。因此，不必从存储器中读取数据，从而减少了处理量，简化了内部结构，减少了脉冲发生电路在制造上的不便。另外，可以避免工作速率的下降。
下面根据图4和图5描述本发明的第二实施例。功能与第一实施例基本相同的部件用相同的标号表示，下面把描述集中于与第一实施例不同的特征上。虽然要在频率设置寄存器内设置的频率值在第一实施例中是固定不变的，但在本实施例中是可以变化的。
更具体地说，该脉冲信号发生电路包含频率变化寄存器6、加减电路7和加减控制器8，还有第一实施例的部件。
频率变化寄存器6用于设置频率变化值，长为n位。
加减电路7通过(n+1)位总线4c连接到频率变化寄存器6，以加或减频率变化寄存器6内设置的频率变化值。该加减电路7通过(n+1)位总线连接到频率设置寄存器1，以使频率设置寄存器1输入该加或减值。加减电路7还通过(n+1)位反馈总线4d连接到频率设置寄存器1，反馈总线4d反馈频率设置寄存器1的加或减值，以顺序累计(累加或累减)频率变化值。
加减控制器8由CPU组成，实现成加减控制装置9。该加减控制器8把指定加减电路7进行的加和减计算间隔T1的加减指示信号输入到频率设置寄存器1，还把控制加减电路7工作的模式控制信号(是进行加、或减或停止计算操作)输入到加减电路7中。简言之，加减控制装置9由加减控制器8来实现，以控制加减电路7以计算间隔T1顺序累计频率变化值，并把累计值作为频率值输入到频率设置寄存器1。计算间隔T1对应于脉冲宽度或脉冲间隔。
更具体地说，加减控制器8可以把上述加减指示信号输入到频率设置寄存器1，也可以中止输入。简言之，加减控制器8既可以提供信号，也可以停止提供信号。因而，只有当加减控制器8把加减指示信号输入到频率设置寄存器1时，该累计值才能作为加减电路7的加减结果，加减控制器8的加减指示信号的间隔变成加减电路7内的加减计算间隔T1。计算间隔T1具有固定不变的间隔，这是因为加减指示信号以固定间隔输入到频率设置寄存器1。
下面描述脉冲发生电路的工作情况。当把加减控制器8的模式控制信号输入到加减电路7，把加减控制器8的加减指示信号输入到频率设置寄存器1时，加减电路7加或减频率变化值，以累计作为频率值的值。因此频率值随频率变化值而变化。简言之，频率变化值对应于频率值的变化量Δf，图5所示为输出脉冲信号的频率变化。因而，当把脉冲信号发生电路输出的脉冲信号输入到步进电动机(未图示)时，步进电动机的转速沿图5所示的倾斜直线变化。当加减控制器8的加减指示信号不再输入到频率设置寄存器1时，频率值固定不变。
根据该脉冲信号发生电路，除了第一实施例的效果之外，当频率值变成用加减电路7顺序累计频率变化值获得的累计值时，在加减控制装置9的控制下，它每隔一个计算间隔T1改变一个频率变化值。因此，它可以用计算间隔T1的脉冲宽度改变输出的脉冲信号的频率。因而，当把该脉冲信号输入到步进电动机时，可以改变步进电动机的转速。
当停止从加减控制装置提供加减指示信号时，加减电路7不再加或减频率变化值，因而累计值不再变化。因而，频率设置寄存器1内的频率值也不变化，要输出的脉冲信号的频率固定不变，所以可以在中途固定下至此已改变的频率值。结果，当把该脉冲信号输入到步进电动机时，可以改变或维持步进电动机的转速。
下面根据图6描述本发明的第三实施例。功能与第二实施例基本相同的部件用相同的标号表示，下面把描述集中于与第二实施例不同的特征上。
虽然加减控制器8由第二实施例中的CPU组成，但在本实施例中的加减控制器8包含定时信号寄存器8a、控制信号寄存器8b和定时累加电路24，该电路24具有定时信号加电路8c和定时指定触发器8d。
定时信号寄存器8a保持定时信号，该信号可以由定时信号加入电路8c作一次加。控制信号寄存器8b保持控制定时信号加电路8c的加控制信号以及上述的模式控制信号。定时信号加电路8c在控制信号寄存器8b的加控制信号控制下工作，每次输入定时信号的时钟脉冲时，定时指定触发器8d保持定时信号加电路8c中相加入而获得的累计值(累加值)，并间断输出作为上述计算指示信号的进信信号。简言之，进位信号的间隔变成计算间隔T1。
在加减控制器8的控制信号寄存器8b中保持的模式控制信号和加控制信号的控制下，该电路以与第二实施例的电路相同的方式工作。简言之，由模式控制信号和加控制信号组成的控制信号这样进行控制，它把加减电路7获得的累计值作为频率值输入到频率设置寄存器1中。
在该脉冲信号发生电路中，每次输入定时信号的时钟脉冲时，定时指定触发器8d使定时信号加电路8c顺序累计定时信号，并保持该累计值。脉冲信号发生电路由控制信号寄存器8b的控制信号控制，以把用加减电路7以计算间隔T1(从定时指定触发器8d间断输出的进位信号的间隔)累计获得的累计值设置在频率设置寄存器1中。因此，不再需要提供控制用的CPU，把累计值设置在频率设置寄存器1中。与第二实施例相比，这可以简化脉冲发生电路的结构。
下面根据图7和图8描述本发明的第四实施例。功能与第三实施例基本相同的部件且相同的标号表示，下面集中描述与第三实施例不同的特征。在第三实施例中，通过提供加减指示信号或停止提供这些信号来控制加减电路7内加或减频率变化值。相反，在本实施例中，加减控制装置9包含可以在“0”和频率变化值之间选择作为要输入到加减电路7的值的输入值选择复用器10。输入值选择复用器10控制加减电路7中的频率变化值的加和减。
更具体地说，输入值选择复用器10设置在频率变化寄存器6和加减电路7之间，受输入值选择复用器控制信号的控制，输入值选择复用器控制信号保持在加减控制器8的控制信号寄存器8b内，与模式控制信号一起组成控制信号。因此，输入值选择复用器10在“0”和频率变化值之间选择要输入到加减电路7的值。
在这种脉冲信号发生电路中，除了第二实施例的效果之外，当输入值选择复用器10选择“0”时，加减电路7获得的累计值不变化，所以频率值在频率设置寄存器1中不再改变，要输出的脉冲信号频率固定不变。因而，与第三实施例相似，可以中途固定至此已改变的频率值。因而，当把该脉冲信号输入到步进电动机时，可以改变或维持步进电动机的转速。
与第三实施例相似，不再需要提供用于控制的CPU，与第二实施例一样在频率设置寄存器1内设置累计值。因而，可以比第二实施例更简化脉冲发生电路的结构。
下面根据图9描述本发明的第五实施例。功能与第三实施例基本相同的部件用相同的标号表示，下面集中描述与第三实施例不同的特征。在第三实施例中，通过提供加减指示信号或停止提供该信号来控制加减电路7中的频率变化值的加和减。相反，在本实施例中，加减控制装置9包含反馈控制复用器11，它可以在反馈累计值与在加减电路7中把频率变化值再加到反馈累计值上获得的再累计值之间进行选择。反馈控制复用器11的操作控制加减电路7内的频率变化值的加或减。
更具体地说，反馈控制复用器11设置在频率设置寄存器1与加减电路7之间，并通过(n+1)位总线4e连接到频率设置寄存器1，所以可以从频率设置寄存器1直接输入加减电路7获得的频率变化值的累计值。反馈控制复用器11受频率设置复用器控制信号的控制，该控制信号输入到加减控制器8的控制信号寄存器8b，与模式控制信号一起组成控制信号。因而，复用器11在直接从频率设置寄存器1输入的累计值与在加减电路7中理进行加或减的再累计值之间进行选择，并把选择出的值输入到频率设置寄存器1。
在这种脉冲信号发生电路中，除了第二实施例的效果之外，当反馈控制复用器11选择从频率设置寄存器1反馈的累计值并输入频率设置寄存器1时，加减电路7不再累计频率变化值。因而，频率设置寄存器1内的频率值变得不再变化，要输出的脉冲信号的频率固定不变，所以可以中途固定至此已变化的频率值。结果，当把该脉冲信号输入到步进电动机时，可以改变或维持步进电动机的转速。
与第三实施例相似，不再需要提供用于控制的CPU，所以与第二实施例相同，可以把累计值输入到频率设置寄存器1中，因而比第二实施例可以更简化结构。
下面根据图10描述本发明的第六实施例。功能与第三实施例基本相同的部件用相同的标号表示，下面集中描述与第三实施例不同的特征。在第三实施例中，加减控制器8的加减指示信号的间隔，即加减电路7内的加减计算间隔T1固定不变。相反，在本实施例中，加减电路7内的加减计算间隔T1可以变化。
更具体地说，加上了定时信号寄存器8a的定时信号，使控制信号寄存器8b的加控制信号控制定时信号加电路8c(参见图6)，从定时指定触发器8d以变化的间隔间断地输出进位信号。由于定时指定触发器8d的进位信号的间隔是加减电路7内的加减计算间隔T1，所以计算间隙T1变成可变的，所以具有的值为：T11、T12、T13、T14等。
为了使定时指定触发器8d以变化的间隔输出进位，则在结构如图6所示的加减控制器中，可以用CPU等适当地改变定时信号寄存器8a内设置的值。
在图13和14所示的结构中，可以适当改变加减指示信号的输出间隔。在图13和图14所示的例子中，由包含计数器比较寄存器50、比较器52和循环计数器54的CPU提供加减指示信号，事先把作为加减指示信号的输出间隔的多个指定计算间隔的值存储在存储器(未图示)中。计数比较寄存器50用于设置指定计算间隔的值，并把其内设置的值输入到比较器52中。循环计数器54对预定时钟信号的脉冲进行计数，并把计数值输入到比较器52中。比较器52把循环计数器54的计数值与计数比较寄存器50内设置的值比较，当两值彼此相等时，比较器52输出重合脉冲信号Sm作为加减指示信号，并向循环计数器54输入清除信号，把其计数值初始成零。
下面详细描述CPU输出加减指示信号的工作情况。首先，CPU从上述存储器中读取指定计算间隔的值，并把它写到计数比较寄存器50中(步骤S10)。接着，CPU等待，一直到循环计数器54的计数值与写入到计数比较寄存器50内的值相等为止，并从比较器52输出清除信号(步骤S12)。此后，如果加减定时(计算间隔)不再改变，则CPU将返回到步骤S12，再次等待，直到输出清除信号。如果加减定时要改变，则CPU将从存储器中读取另一个指定计算间隔的值(步骤S16)，返回到步骤S10，把该值写入到计数比较寄存器50中。重复上述操作能适当地改变计算间隔。
在这种脉冲信号发生电路中，除了第三实施例的效果之外，通过使加减控制装置9改变计算间隔T1可以改变要输出的脉冲信号的脉冲宽度。因而，当把频率变化的脉冲信号输入到步进电动机以改变步进电动机的转速时，如图10的曲线所示，可以改变频率值的变化程度，即(频率值的变化量Δf)/(计算间隔T1)。因而，可以快速和逐渐改变步进电动机的转速。
与第三实施例相似，加减控制器8不用CPU组成，所以简化了结构。
下面根据图11描述本发明的第七实施例。功能与第一实施例基本相同的部件用相同的标号表示，下面集中描述与第一实施例不同的特征。在第一实施例中，要在频率设置寄存器1中设置的频率值是固定不变的，但在本发明中，要在频率设置寄存器1中设置的频率值是可变的。
更具体地说，该脉冲信号发生电路除了上述第一实施例的部件之外，还包含存储器12和CPU(频率值选择控制装置)13。
存储器12存储多个频率值，它通过(n+1)位总线4f连接到频率设置寄存器1。CPU13进行这样的控制，以固定的选择间隔T2，在存储器12内的频率值中选择频率值，并把它设置在频率设置寄存器1中。该选择间隔T2对应于脉冲信号的脉冲宽度或脉冲间隔。
在这种脉冲信号发生电路中，除了第一实施例的效果之外，还可以通过使CPU13把从存储器12内的多个频率值f1，f2，f3，f4，f5等选择出的值输入到频率设置寄存器1中来得到要产生的脉冲信号的频率。因而，当把该脉冲信号输入到步进电动机时，可以改变步进电动机的转速。而且，如图12的曲线所示，可以根据存储在存储器12内的频率值来改变频率值的变化度，即(频率值变化量Δf)/(选择间隔T2)。因此，可以快速和逐渐地改变步进电动机的转速。
在结构如图4所示的脉冲信号发生电路中，如图12所示，通过适当地改变寄存器6内设置的值，还可以改变要产生的脉冲信号的频率。
下面描述本发明的第八实施例。功能与第七实施例基本相同的部件用相同的标号表示，下面集中描述与第七实施例不同的特征。在第七实施例中，选择间隔T2是固定不变的，而在本发明中，选择间隔T2是可变的。
为了使选择间隔T2可变，例如，在图13和14所示的结构中，可以把存储在存储器(未图示)中的计算间隔值看作选择间隔值，把比较器52输出的重合信号Sm用作从存储器12内的值选择频率值的控制信号，以把它设置在频率设置寄存器1中。
在这种脉冲信号发生电路中，通过使CPU13改变选择间隔T2，可以如图15所示改变要发生的脉冲信号的频率。换句话说，不仅可以适当地改变频率值的变化量Δf，还可以改变选择间隔T2。因此，与第七实施例相比，能更容易地改变频率值的变化程度。因而，当把该脉冲信号输入到步进电动机时，可以更容易地控制步进电动机的转速。
在第一至第八实施例中，长达(n+1)位的频率设置寄存器1用于设置2n或更小的频率值，然而，也可以用长度超这(n+1)位的寄存器代替。
在第一至第八实施例中，加法器2在每次时钟脉冲上升沿加频率值，然而，也可以在每次时钟脉冲的下降沿加频率值。
在第二至第六实施例中，把加减电路7的频率变化值的加和减控制成改变频率值或使它们固定不变。然而，例如在频率值改变之后，如果不需要固定它，则可以更加简化结构。
在第三至第六实施例中，加减控制装置9包含定时信号寄存器8b、定时信号加入电路8c、定时指示触发器8d和控制信号寄存器8a；然而，它也可以包含CPU。
在第六实施例中，把加减电路7的频率变化值的加减操作控制成使它可以提供加减指示信号和停止提供该信号。然而，通过提供输入值选择复用器10或反馈控制复用器11来控制加减电路7进行的频率变化值的加减操作可以获得相同的效果。
在第一至第八实施例中，对于在频率设置寄存器1内设置的频率值2n，幂n可以小于1。

Claims (16)

1、一种脉冲信号发生电路，包含：
频率设置寄存器，长度至少为(n+1)位，把值2n或更小值设置成要发生的脉冲信号的频率值；以及
累加装置，具有加法器和长度至少为(n+1)位的触发器，用于以每秒2n+1次的速率重复下列操作，即使所述加法器把所述频率设置寄存器内设置的值加到保持在所述触发器内的值，然后使所述触发器保持相加结果，并把具有所述触发器内第(n+1)位的值的信号作为所述脉冲信号输出。
2、如权利要求1所述的脉冲信号发生电路，其特征在于，包含：
设置频率变化值的频率变化寄存器；
加减法器；
用于控制所述频率变化寄存器和所述加减法器的加减控制装置，以使下列操作以预定的计算间隔重复，即用所述加减法器加或减在所述频率设置寄存器内设置的值和在所述频率变化寄存器内设置的值，然后把所述频率设置寄存器内加或减的结果重新设置为所述频率值。
3、如权利要求2所述的脉冲信号发生电路，其特征在于，所述加减控制装置包含控制以所述计算间隔重复操作的禁止和驱动的装置。
4、如权利要求2所述的脉冲信号发生电路，其特征在于，
所述加减控制装置包含复用器，设置在所述频率变化寄存器与所述加减法器之间，用于在值“0”与所述频率变化寄存器内设置的值之间进行选择，所述复用器选择的值输入到所述加减法器。
5、如权利要求2所述的脉冲信号发生电路，其特征在于，
所述加减控制装置包含复用器，设置在所述加减法器与所述频率设置寄存器之间，用于在所述加减法器的加或减结果与所述频率设置寄存器内设置的值之间进行选择，所述加减控制装置在所述频率设置寄存器内重新设置所述复用器选出的值。
6、如权利要求2所述的脉冲信号发生电路，其特征在于，所述加减控制装置能改变所述计算间隔。
7、如权利要求2所述的脉冲信号发生电路，其特征在于，所述加减控制装置包含：
设置所述计算间隔的计算间隔寄存器；
对预定时钟信号脉冲进行计数的计数装置；以及
把所述计数装置的计数值与所述计算间隔寄存器内设置的值作比较的比较装置，当两值彼此相等时它输出重合信号；
当输出所述重合信号时，所述加减控制装置在所述频率设置寄存器内重新设置所述加减法器的加或减结果，并把所述计数装置的计数值初始到零。
8、如权利要求2所述的脉冲信号发生电路，其特征在于，
所述加减控制装置包含：
保持指定所述加减法器进行的计算类型的值并把所述值的信号作为所述加减法器的控制信号输出的控制寄存器；
设置指定所述计算间隔的值的定时寄存器；以及包括定时加法器和定时指定触发器的定时累加装置；
所述定时累加装置以预定周期重复下列操作，即使所述定时加法器把所述定时寄存器内设置的值加到所述定时指定触发器内保持的值上，然后使所述定时指定触发器输入和保持该相加结果，向所述定时指定触发器的预定位输出作为控制信号的进位信号，在所述频率设置寄存器内以所述计算间隔重新设置所述加减法器的加或减结果。
9、如权利要求1所述的脉冲信号发生电路，其特征在于，包含：
存储多个频率值的频率存储装置；
频率值选择控制装置，用于从存储在所述频率存储装置内的所述多个值中选择一个频率值，并在所述频率设置寄存器内以预定的周期设置选出的值，作为选择间隔。
10、如权利要求9所述的脉冲信号发生电路，其特征在于，所述频率选择控制装置能改变所述选择间隔。
11、如权利要求10所述的脉冲信号发生电路，其特征在于，
所述频率选择控制装置包含：
设置所述选择间隔的选择间隔寄存器；
对预定时钟信号的脉冲进行计数的计数装置；以及
比较装置，把所述计数装置的计数值与所述选择间隔寄存器内设置的值作比较，当两值彼此相等时输出重合信号；
所述频率选择控制装置从所述频率存储装置中存储的多个值中选择一个频率值，每次输出所述重合信号时，在所述频率设置寄存器内重新设置所选的值，并把所述计数装置的计数值初始化成零。
12、一种脉冲信号发生方法，包含下列步骤：
在频率设置寄存器中把值2n或更小值设置成要发生的脉冲信号的频率值；
以每秒2n+1次的速率累加在所述频率设置寄存器中设置的值；以及
把具有所述累加获得的累加值中第(n+1)位值的信号作为所述脉冲信号输出。
13、如权利要求12所述的脉冲信号发生方法，其特征在于，包含下列步骤：
在频率变化寄存器内设置频率变化值；
以预定计算间隔累加或累减所述频率变化寄存器内设置的值；以及
以所述计算间隔在所述频率设置寄存器中把以所述计算间隔进行所述加或减获得的加或减累计值重新设置成所述频率值。
14、如权利要求13所述的脉冲信号发生方法，其特征在于，包含下列步骤：
禁止以所述计算间隔进行所述加或减操作，以及禁止在所述频率设置寄存器内设置所述累计值；以及
启动禁止操作。
15、如权利要求13所述的脉冲信号发生方法，其特征在于，
所述加或减的操作数在所述频率变化寄存器内设置的值与值“0”之间以预定的定时切换。
16、如权利要求13所述的脉冲信号发生方法，其特征在于，
在所述频率设置寄存器内以所述计算间隔要重新设置的值在所述加或减结果与所述频率设置寄存器内设置的值之间以预定的定时切换。
CN97122623A 1996-11-29 1997-11-28 脉冲信号发生电路和脉冲信号发生方法 Expired - Fee Related CN1125535C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP319406/96 1996-11-29
JP319406/1996 1996-11-29
JP31940696 1996-11-29

Publications (2)

Publication Number Publication Date
CN1195926A true CN1195926A (zh) 1998-10-14
CN1125535C CN1125535C (zh) 2003-10-22

Family

ID=18109840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97122623A Expired - Fee Related CN1125535C (zh) 1996-11-29 1997-11-28 脉冲信号发生电路和脉冲信号发生方法

Country Status (5)

Country Link
US (1) US6003053A (zh)
EP (1) EP0845734B1 (zh)
KR (1) KR100270891B1 (zh)
CN (1) CN1125535C (zh)
DE (1) DE69719466T2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977003A (zh) * 2010-11-16 2011-02-16 中国航天科技集团公司第五研究院第五一○研究所 自动控制升降速的步进电机控制器及控制脉冲的生成方法
CN108027719A (zh) * 2015-09-25 2018-05-11 格马尔托股份有限公司 随机时钟生成器
CN109167597A (zh) * 2018-09-10 2019-01-08 佛山科学技术学院 一种分频电路、分频装置及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19946007C2 (de) * 1999-09-27 2001-08-16 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Vorrichtung zur Erzeugung von digitalen Steuersignalen
DE10144003C1 (de) * 2001-09-07 2003-03-20 Infineon Technologies Ag Verfahren zum Takten von zu taktenden Schaltungseinheiten und Taktgebungseinrichtung mit Vielfach-Zähler
KR100594315B1 (ko) * 2005-01-13 2006-06-30 삼성전자주식회사 다중 펄스 생성 장치
JP2008090613A (ja) * 2006-10-02 2008-04-17 Sanyo Electric Co Ltd タイマー回路及びそれを備えた信号処理回路
US8269536B2 (en) * 2009-12-30 2012-09-18 Industrial Technology Research Institute Onion waveform generator and spread spectrum clock generator using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122227A (en) * 1980-02-29 1981-09-25 Yokogawa Hokushin Electric Corp Pulse generating circuit
US4508000A (en) * 1982-04-23 1985-04-02 Citizen Watch Co., Ltd. Frequency-selectable signal generator
US4559613A (en) * 1982-06-29 1985-12-17 The United States Of America As Represented By The Secretary Of The Air Force Digital frequency synthesizer circuit
EP0202347B1 (de) * 1985-05-18 1988-05-11 Deutsche ITT Industries GmbH Frequenzteilerschaltung für nichtganze Teilungszahlen nach Art eines Rate-Multipliers
JPH0630438B2 (ja) * 1987-07-06 1994-04-20 横河電機株式会社 パルス発生回路
JPH0626307B2 (ja) * 1987-11-20 1994-04-06 横河電機株式会社 パルス発生回路
US4991188A (en) * 1988-12-12 1991-02-05 Ncr Corporation Digital frequency divider
GB2248355B (en) * 1990-09-26 1994-07-13 British Aerospace Digital chirp generator
US5255213A (en) * 1990-12-28 1993-10-19 Apple Computer, Inc. Apparatus for providing selectable fractional output signals
FR2704372B1 (fr) * 1993-04-20 1995-05-24 Commissariat Energie Atomique Dispositif de division de fréquence.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977003A (zh) * 2010-11-16 2011-02-16 中国航天科技集团公司第五研究院第五一○研究所 自动控制升降速的步进电机控制器及控制脉冲的生成方法
CN108027719A (zh) * 2015-09-25 2018-05-11 格马尔托股份有限公司 随机时钟生成器
CN108027719B (zh) * 2015-09-25 2021-12-24 格马尔托股份有限公司 随机时钟生成器
CN109167597A (zh) * 2018-09-10 2019-01-08 佛山科学技术学院 一种分频电路、分频装置及电子设备
CN109167597B (zh) * 2018-09-10 2023-09-01 佛山科学技术学院 一种分频电路、分频装置及电子设备

Also Published As

Publication number Publication date
US6003053A (en) 1999-12-14
EP0845734B1 (en) 2003-03-05
DE69719466D1 (de) 2003-04-10
KR19980042799A (ko) 1998-08-17
KR100270891B1 (ko) 2000-12-01
EP0845734A2 (en) 1998-06-03
CN1125535C (zh) 2003-10-22
EP0845734A3 (en) 1999-01-13
DE69719466T2 (de) 2004-03-11

Similar Documents

Publication Publication Date Title
CN1125535C (zh) 脉冲信号发生电路和脉冲信号发生方法
CN1038160C (zh) 多处理器数据存储器共享
CN1286002C (zh) 执行部分宽度压缩数据指令的装置和方法
CN1099637C (zh) 多任务实时处理的设备和方法
CN1162148A (zh) 微处理器的功率估算器
CN1017663B (zh) 打印装置
CN1010362B (zh) 脉冲宽度调制(pwm)控制器
CN1292903A (zh) 用于确定数据值在存储设备中的存储地址的方法和访问装置
CN1444154A (zh) 多处理机系统
CN1716246A (zh) 用于web应用的多列多数据类型的国际化排序扩展方法
CN1252936C (zh) 用于透平编码的块交织
CN1862972A (zh) Turbo编码方法及编码装置
CN1106081C (zh) 译码电路
CN1188980C (zh) 数据传送方法和系统
CN1914847A (zh) 使用数字逻辑产生随机数的装置和方法
CN1123965C (zh) 一种基于相位的正弦电压脉宽调制波形数据的产生方法
CN1137133A (zh) 除法快速运算方法与装置
CN1196128A (zh) 产生和存储用于可编程控制器的、由指令构成的应用程序的方法和可编程控制器的操作方法
CN1717653A (zh) 带有查询表的乘法器
CN1290018C (zh) 交织/去交织方法及装置
CN1139858C (zh) 具有定时计数器的定时装置
CN1122024A (zh) 一种任意字长、任意精度的乘法运算方法及乘法器
CN1112692A (zh) 包含用于处理十进制数字的装置的模拟显示时计
CN1744072A (zh) 一种可编程多路数字波形产生的方法及其装置
CN1133948C (zh) 二进制数据计数装置、面积信息取样装置和霍夫变换装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC WORKS SUNX CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC WORKS LTD.

Effective date: 20111205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111205

Address after: Aichi

Patentee after: Panasonic Electric Works Sunx Co., Ltd.

Address before: Japan Osaka

Patentee before: Matsushita Electric Works, Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031022

Termination date: 20121128