CN119422250A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN119422250A
CN119422250A CN202280097419.6A CN202280097419A CN119422250A CN 119422250 A CN119422250 A CN 119422250A CN 202280097419 A CN202280097419 A CN 202280097419A CN 119422250 A CN119422250 A CN 119422250A
Authority
CN
China
Prior art keywords
terminal
semiconductor
semiconductor package
semiconductor chip
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280097419.6A
Other languages
English (en)
Inventor
河面英夫
村井亮司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN119422250A publication Critical patent/CN119422250A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D80/00—Assemblies of multiple devices comprising at least one device covered by this subclass
    • H10D80/20—Assemblies of multiple devices comprising at least one device covered by this subclass the at least one device being covered by groups H10D1/00 - H10D48/00, e.g. assemblies comprising capacitors, power FETs or Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/115—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种降低多个半导体封装彼此串联连接的电路中的电感的半导体装置。第一端子设置在第一半导体封装的第一面上，与第一半导体芯片的第一极侧电连接。第一输出端子设置在第一半导体封装的第二面上，与第一半导体芯片的第二极侧电连接。第二输出端子设置在第二半导体封装的第三面上，与第二半导体芯片的第一极侧电连接。第二端子设置在第二半导体封装的第三面上，与第二半导体芯片的第二极侧电连接。第一输出端子与第二输出端子连接。汇流条与第二端子连接，从第二端子向设置有第一端子的第一面的方向延伸。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
两个半导体装置彼此串联连接的结构适用于功率控制设备等各种控制系统。在专利文献1所述的半导体组件中，具有共同设计的两个半导体装置彼此串联连接。在各个半导体装置中，+极性的端子设置在一个侧面，-极性的端子设置在另一个侧面。串联连接的一方的半导体组件的-极性的端子在其侧面折返，通过两个半导体装置的上方，向+极性的端子的方向延伸。
现有技术文献
专利文献
专利文献1：美国专利第10304770号说明书
发明内容
发明所要解决的技术问题
在各自包含开关元件的多个半导体封装彼此串联连接的结构中，用于将一个端子向另一个端子的方向引导的汇流条的路径变长，电感变大。
为了解决上述问题，本公开提供一种降低多个半导体封装彼此串联连接的电路的电感的半导体装置。
用于解决技术问题的技术手段
本公开所涉及的半导体装置包含第一半导体封装、第一端子、第一输出端子、第二半导体封装、第二输出端子、第二端子和汇流条。第一半导体封装包含第一半导体芯片。第一端子设置在第一半导体封装的第一面上。第一端子与第一半导体芯片的第一极侧电连接。第一输出端子设置在第一半导体封装的第二面上。第一输出端子与第一半导体芯片的第二极侧电连接。第二半导体封装包含第二半导体芯片。第二输出端子设置在第二半导体封装的第三面上。第二输出端子与第二半导体芯片的第一极侧电连接。第二端子设置在第二半导体封装的第三面上。第二端子与第二半导体芯片的第二极侧电连接。汇流条连接到第二端子。第一输出端子与第二输出端子连接。汇流条从第二端子向设置有第一端子的第一面的方向延伸。
发明效果
根据本公开的半导体装置，多个半导体封装彼此串联连接的电路的电感降低。
本公开的目的、特征、方面以及优点通过以下详细的说明和附图将变得更为明了。
附图说明
图1是表示三相逆变器的结构的一个示例的电路图。
图2是表示实施方式1中的半导体装置的上臂用半导体封装的结构的剖视图。
图3是表示上臂用半导体封装的内部结构的图。
图4是表示上臂用半导体封装的结构的图。
图5是表示下臂用半导体封装的内部结构的图。
图6是表示下臂用半导体封装的结构的图。
图7是表示上臂用半导体封装和下臂用半导体封装的连接结构的图。
图8是表示实施方式1中的半导体装置的结构的图。
图9是表示实施方式2中的半导体装置的结构的图。
图10是表示实施方式3中的半导体装置的结构的图。
图11是表示上臂用半导体封装和下臂用半导体封装的连接结构的图。
图12是表示上臂用半导体封装的结构的图。
图13是表示下臂用半导体封装的结构的图。
图14是表示上臂用半导体封装的内部结构的图。
图15是表示下臂用半导体封装的内部结构的图。
图16是表示上臂用半导体封装的内部结构的俯视图。
图17是表示下臂用半导体封装的内部结构的俯视图。
图18是表示实施方式4中的半导体装置的结构的图。
图19是表示实施方式5中的半导体芯片的保持结构的一个示例的侧视图。
图20是表示实施方式6中的上臂用半导体封装及汇流条的结构的一个示例的图。
图21是表示上臂用半导体封装及汇流条的结构的一个示例的图。
图22是表示实施方式7中的上臂用半导体封装的内部结构的俯视图。
图23是表示下臂用半导体封装的内部结构的俯视图。
图24是表示实施方式8中的半导体装置的结构的图。
图25是表示实施方式9中的上臂用半导体封装的内部结构的俯视图。
图26是表示下臂用半导体封装的内部结构的俯视图。
具体实施方式
＜实施方式1＞
图1是表示三相逆变器的结构的一个示例的电路图。三相逆变器包括三个上臂用半导体封装111和三个下臂用半导体封装121。上臂用半导体封装111和下臂用半导体封装121分别包含开关元件10。一个上臂用半导体封装111和一个下臂用半导体封装121彼此串联连接，形成一个支路。
图2是表示实施方式1中的半导体装置的上臂用半导体封装111的结构的剖视图。图3是表示上臂用半导体封装111的内部结构的图。图4是表示上臂用半导体封装111的结构的图。但是，在图2中，P端子13、第一AC端子14以及控制用端子15的高度方向的位置关系和纵深方向的位置关系被简略地记载，与图3所示的实施方式1中的本来的位置关系不同。
上臂用半导体封装111包含绝缘基板11、第一半导体芯片12、P端子13、第一AC端子14、控制用端子15以及密封材料16。
绝缘基板11在其表面上包含金属图案17。绝缘基板11经由接合材料18A将第一半导体芯片12保持在金属图案17上。绝缘基板11例如由陶瓷形成。
第一半导体芯片12包含开关元件10。第一半导体芯片12例如由Si等半导体形成，或者由SiC、GaN、氧化镓等所谓的宽带隙半导体形成。第一半导体芯片12是所谓的功率半导体芯片。在第一半导体芯片12中，作为开关元件10形成IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)。开关元件10可以是在一个半导体基板内形成IGBT和回流二极管的RC-IGBT(Reverse-Conducting IGBT：逆导通IGBT)。或者开关元件10也可以是MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等。
P端子13例如由金属框架形成。金属框架由金属平板或对该金属平板实施了形状加工的板金形成。P端子13的一端通过接合材料18B与金属图案17连接。即，P端子13经由该金属图案17与第一半导体芯片12的第一极侧电连接。第一极侧是IGBT的集电极侧。P端子13的另一端从上臂用半导体封装111的第一侧面A突出。换言之，P端子13设置在上臂用半导体封装111的第一侧面A上。P端子13是正极端子。
第一AC端子14例如由金属框架形成。第一AC端子14的一端通过接合材料18C与第一半导体芯片12的表面电极(未图示)连接。即，第一AC端子14电连接到第一半导体芯片12的第二极侧。其表面电极是发射极电极，第二极侧是IGBT的发射极侧。第一AC端子14的另一端从上臂用半导体封装111的第二侧面B突出。换言之，第一AC端子14设置在与设置P端子13的第一侧面A不同的第二侧面B上。在实施方式1中，形成上臂用半导体封装111的外形的密封材料16在俯视时具有矩形。第一侧面A和第二侧面B是在其矩形中彼此相对的面。第一AC端子14是负极端子。
控制用端子15是用于传递与包含在第一半导体芯片12中的开关元件10的控制有关的控制用信号的端子。控制用端子15例如通过控制用导线19连接到第一半导体芯片12。在图3中，省略了控制用导线19的图示。也可以设置多个控制用端子15。控制用端子15的一部分从上臂用半导体封装111的第一侧面A突出。
密封材料16密封绝缘基板11的金属图案17、第一半导体芯片12、P端子13的一部分、第一AC端子14的一部分以及控制用端子15的一部分。密封材料16例如是树脂。密封材料16例如通过模塑成型形成。密封材料16在俯视下具有矩形。
图5是表示下臂用半导体封装121的内部结构的图。图6是表示下臂用半导体封装121的结构的图。
下臂用半导体封装121包含绝缘基板21、第二半导体芯片22、第二AC端子23、N端子24、控制用端子25以及密封材料26。虽然省略了表示下臂用半导体封装121的截面结构的图，但绝缘基板21、金属图案27及密封材料26的结构分别与上臂用半导体封装111的绝缘基板11、金属图案17及密封材料16的结构相同。
第二半导体芯片22包含开关元件10。第二半导体芯片22的结构例如与第一半导体芯片12的结构相同。第二半导体芯片22经由接合材料28A保持在绝缘基板21的金属图案27上。
第二AC端子23例如由金属框架形成。第二AC端子23的一端通过接合材料28B与金属图案27连接。即，第二AC端子23经由其金属图案27与第二半导体芯片22的第一极侧电连接。第一极侧是IGBT的集电极侧。第二AC端子23的另一端从下臂用半导体封装121的第三侧面C突出。换言之，第二AC端子23设置在下臂用半导体封装121的第三侧面C上。第二AC端子23是正极端子。
N端子24例如由金属框架形成。N端子24的一端通过接合材料28C与第二半导体芯片22的表面电极(未图示)连接。即，N端子24电连接到第二半导体芯片22的第二极侧。其表面电极是发射极电极，第二极侧是IGBT的发射极侧。N端子24的另一端从下臂用半导体封装121的第三侧面C突出。N端子24设置在与设置有第二AC端子23的第三侧面C相同的面上。N端子24是负极端子。
控制用端子25是用于传递与包含在第二半导体芯片22中的开关元件10的控制有关的控制用信号的端子。控制用端子25例如经由控制用导线(未图示)连接到第二半导体芯片22。也可以设置多个控制用端子25。控制用端子25的一部分从下臂用半导体封装121的第四侧面D突出。在实施方式1中，形成下臂用半导体封装121的外形的密封材料26在俯视时具有矩形。第三侧面C和第四侧面D是在其矩形中彼此相对的面。
密封材料26密封绝缘基板21的金属图案27、第二半导体芯片22、第二AC端子23的一部分、N端子24的一部分以及控制用端子25的一部分。密封材料26例如是树脂。密封材料26例如通过模塑成型形成。密封材料26在俯视下具有矩形。
图7是表示上臂用半导体封装111和下臂用半导体封装121的连接结构的图。图8是表示实施方式1中的半导体装置101的结构的图。
上臂用半导体封装111配置成其第二侧面B与下臂用半导体封装121的第三侧面C相对。第一AC端子14连接到第二AC端子23。由此，上臂用半导体封装111的开关元件10和下臂用半导体封装121的开关元件10彼此串联连接。当半导体装置101被组装到逆变器电路中时，用于向负载供电的AC布线连接到第一AC端子14或第二AC端子23。
汇流条31连接到下臂用半导体封装121的N端子24。汇流条31从其N端子24向设置有P端子13的第一侧面A的方向延伸。实施方式1中的汇流条31配置在上臂用半导体封装111的上表面。换言之，汇流条31从N端子24跨过上臂用半导体封装111的上表面，朝第一侧面A的方向延伸。
汇流条31在其上臂用半导体封装111的第一侧面A侧包含汇流条端子部31A。汇流条端子部31A与上臂用半导体封装111的P端子13并排配置。汇流条端子部31A的电位与下臂用半导体封装121的N端子24相同。
综上所述，实施方式1中的半导体装置101包含上臂用半导体封装111、P端子13、第一AC端子14、下臂用半导体封装121、第二AC端子23、N端子24以及汇流条31。上臂用半导体封装111包含第一半导体芯片12。P端子13设置在作为上臂用半导体封装111的第一面的一个示例的第一侧面A上。P端子13电连接到第一半导体芯片12的第一极侧。第一AC端子14设置在作为上臂用半导体封装111的第二面的一个示例的第二侧面B上。即，第一AC端子14电连接到第一半导体芯片12的第二极侧。下臂用半导体封装121包含第二半导体芯片22。第二AC端子23设置在作为下臂用半导体封装121的第三面的一个示例的第三侧面C上。第二AC端子23电连接到第二半导体芯片22的第一极侧。N端子24设置在作为下臂用半导体封装121的第三面的一个示例的第三侧面C上。N端子24电连接到第二半导体芯片22的第二极侧。汇流条31连接到N端子24。第一AC端子14连接到第二AC端子23。汇流条31从N端子24向作为设置有P端子13的第一面的一个示例的第一侧面A的方向延伸。
在第一半导体芯片12和第二半导体芯片22中包含的开关元件10是IGBT的情况下，第一极侧是IGBT的集电极侧，第二极侧是发射极侧。在开关元件10为MOSFET的情况下，第一极侧为MOSFET的漏极侧，第二极侧为源极侧。
这样的半导体装置101降低上臂用半导体封装111和下臂用半导体封装121彼此串联连接的电路中的电感。
在实施方式1中，示出了半导体装置101适用于三相逆变器的示例。但是，组装半导体装置101的设备并不限定于三相逆变器。半导体装置101可以应用于串联连接其他的功率控制设备和信号处理设备等多个半导体封装的系统，这样的系统具有与上述同样的效果。另外，第一极侧可以是负极侧，第二极侧可以是正极侧。
＜实施方式2＞
实施方式2是实施方式1的下位概念。在实施方式2中，对与实施方式1相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图9是表示实施方式2中的半导体装置102的结构的图。半导体装置102在下臂用半导体封装122中包含第三AC端子29。上臂用半导体封装112与实施方式1的上臂用半导体封装111相同。
第三AC端子29例如由金属框架形成。虽然省略了下臂用半导体封装122的内部结构的图示，但第三AC端子29的一端通过接合材料与金属图案27连接。即，第三AC端子29经由其金属图案27与第二半导体芯片22的第一极侧电连接。第一极侧是IGBT的集电极侧。第三AC端子29的另一端从下臂用半导体封装122的第四侧面D突出。即，第三AC端子29设置在作为与设置有第二AC端子23的第三侧面C不同的第四面的一个示例的第四侧面D上。第三AC端子29的电位与第二AC端子23的电位相同。
在这样的半导体装置102中，用于向负载供电的AC布线能够连接到第一侧面A和第三侧面C之间、或第四侧面D侧，因此AC布线容易取出。
＜实施方式3＞
实施方式3是实施方式1的下位概念。在实施方式3中，对与实施方式1或实施方式2相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图10是表示实施方式3中的半导体装置103的结构的图。图11是表示上臂用半导体封装113和下臂用半导体封装123的连接结构的图。图12是表示上臂用半导体封装113的结构的图。图13是表示下臂用半导体封装123的结构的图。图14是表示上臂用半导体封装113的内部结构的图。图15是表示下臂用半导体封装123的内部结构的图。图16是表示上臂用半导体封装113的内部结构的俯视图。图17是表示下臂用半导体封装123的内部结构的俯视图。
P端子13包含两个P端子元件13A。两个P端子元件13A是分开的构件，每一个由金属框架形成。P端子元件13A经由接合材料18B与金属图案17连接。两个P端子元件13A分别从上臂用半导体封装113的第一侧面A的两处突出。两个P端子元件13A配置在控制用端子15的两侧。
第一AC端子14与实施方式1同样，通过接合材料18C与第一半导体芯片12的第二极侧电连接。实施方式3中的第一AC端子14包含在上臂用半导体封装113的内部分支并从第二侧面B的两处突出的两个第一AC端子部14A。
第二AC端子23包含两个第二AC端子元件23A。两个第二AC端子元件23A是分开的构件，每一个由金属框架形成。第二AC端子元件23A经由接合材料28B与金属图案27连接。两个第二AC端子元件23A分别从下臂用半导体封装123的第三侧面C的两处突出。两个第二AC端子元件23A配置在N端子24的两侧。第二AC端子元件23A连接到第一AC端子部14A。
第三AC端子29包含两个第三AC端子元件29A。两个第三AC端子元件29A是分开的构件，每一个由金属框架形成。第三AC端子元件29A经由接合材料28D与金属图案27连接。两个第三AC端子元件29A分别从下臂用半导体封装123的第四侧面D的两处突出。两个第三AC端子元件29A配置在控制用端子25的两侧。
汇流条31在上臂用半导体封装113的第一侧面A侧包含两个汇流条端子部31A。
在这样的半导体装置103中，由于端子数增加，因此电流路径也增加。此外，由于其电流路径交叉，因此电感降低。
P端子13可以包含三个以上的P端子元件13A。第一AC端子14可以包含三个以上的第一AC端子部14A。第二AC端子23可以包含三个以上的第二AC端子元件23A。第三AC端子29可以包含三个以上的第三AC端子元件29A。无论在哪种情况下，都起到与上述同样的效果。
＜实施方式4＞
实施方式4是实施方式1的下位概念。在实施方式4中，对与实施方式1至3中的任一个方式相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图18是表示实施方式4中的半导体装置104的结构的图。半导体装置104包含上臂用半导体封装114和下臂用半导体封装124。下臂用半导体封装124与实施方式2的下臂用半导体封装122相同。
在上臂用半导体封装114中没有设置控制用端子15。在不需要与开关元件10的驱动有关的二极管(未图示)等的控制的情况下，不一定需要控制用端子15。
这样的半导体装置104提高在构筑逆变器电路等功率控制设备时的布局的自由度。
在下臂用半导体封装124中设置有控制用端子25，但在不需要二极管等的控制的情况下，也可以不设置该控制用端子25。同样地，可以不在上臂用半导体封装114和下臂用半导体封装124双方设置控制用端子15、25。无论在哪种情况下，都起到与上述同样的效果。
＜实施方式5＞
在实施方式5中，对与实施方式1至4中的任一个方式相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图19是表示实施方式5中的半导体芯片52的保持结构的一个示例的侧视图。半导体芯片52对应于第一半导体芯片12或第二半导体芯片22。
实施方式5中的半导体装置包含金属板53、绝缘材料54和散热器55，以代替具有金属图案17、27的绝缘基板11、21。
绝缘材料54设置在金属板53的表面。散热器55设置在绝缘材料54上。散热器55经由接合材料56保持有半导体芯片52。
散热器55的热容量比具有金属图案17、27的绝缘基板11、21要大。因此，这样的半导体装置降低过渡热阻。
＜实施方式6＞
实施方式6是实施方式1的下位概念。在实施方式6中，对与实施方式1至5中的任一个方式相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图20和图21是表示实施方式6中的上臂用半导体封装116及汇流条32的结构的一个示例的图。
上臂用半导体封装116在其上表面包含两个突起16B。突起16B作为密封材料16的一部分形成。汇流条32包含对应于两个突起16B的两个孔32B。汇流条32的孔32B与上臂用半导体封装116的突起16B嵌合。
在半导体装置的组装工序中，汇流条32相对于上臂用半导体封装116的位置的安装位置由其嵌合结构决定。突起16B和孔32B的各自的个数不限于两个，可以是一个，也可以是三个以上。
＜实施方式7＞
实施方式7是实施方式1的下位概念。在实施方式7中，对与实施方式1至6中的任一个方式相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图22是表示实施方式7中的上臂用半导体封装117的内部结构的俯视图。图23是表示下臂用半导体封装127的内部结构的俯视图。
第一半导体芯片12和第二半导体芯片22包含SiC作为半导体材料。通过这样的结构，半导体装置的输出增大。
＜实施方式8＞
在实施方式8中，对与实施方式1至7中的任一个方式相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图24是表示实施方式8中的半导体装置108的结构的图。
半导体装置108包含两个上臂用半导体封装118和两个下臂用半导体封装128。两个上臂用半导体封装118彼此并联配置。两个下臂用半导体封装128彼此并联配置。上臂用半导体封装118具有与实施方式3中的上臂用半导体封装113相同的结构。下臂用半导体封装128具有与实施方式3中的下臂用半导体封装123相同的结构。
上臂用半导体封装118配置成其第二侧面B与下臂用半导体封装128的第三侧面C相对。第一AC端子部14A连接到第二AC端子元件23A。由此，上臂用半导体封装118的开关元件10和下臂用半导体封装128的开关元件10彼此串联连接。
汇流条31是一个部件，与两个下臂用半导体封装128的全部N端子24连接。
通过这样的结构，由于汇流条31中的电流路径的面积变大，因此电感降低。
两个上臂用半导体封装118中的每一个也可以是与实施方式1至7中的任一个所述的上臂用半导体封装相同的结构。两个下臂用半导体封装128中的每一个也可以是与实施方式1至7中的任一个所述的下臂用半导体封装相同的结构。
上臂用半导体封装118和下臂用半导体封装128的个数可以分别为3个。即使在这种情况下，汇流条31也是一个部件，与全部的N端子24连接。
＜实施方式9＞
在实施方式9中，对与实施方式1至8中的任一个方式相同的结构要素赋予相同的参照符号，并省略它们的详细说明。
图25是表示实施方式9中的上臂用半导体封装119的内部结构的俯视图。图26是表示下臂用半导体封装129的内部结构的俯视图。
上臂用半导体封装119包含两个第一半导体芯片12。第一AC端子14集中连接到两个第一半导体芯片12的第二极侧。所谓第二极侧，例如是IGBT的发射极侧。
下臂用半导体封装129包含两个第二半导体芯片22。N端子24集中连接到两个第二半导体芯片22的第二极侧。
由于搭载有多个第一半导体芯片12和多个第二半导体，因此半导体装置的输出增大。
在实施方式9中，上臂用半导体封装119也可以是与实施方式1至7中的任一个所述的上臂用半导体封装相同的结构。下臂用半导体封装129也可以是与实施方式1至7中的任一个所述的下臂用半导体封装相同的结构。
第一半导体芯片12的个数和第二半导体芯片22的个数可以分别为3个以上。
本公开进行了详细的说明，但上述说明在所有方面仅是示例，并不局限于此。可以理解为能设想无数未例示出的变形例。
本公开能够自由地组合各实施方式，或适当地变形、省略各实施方式。
标号说明
10开关元件，11绝缘基板，12第一半导体芯片，13P端子，13A P端子元件，14第一AC端子，14A第一AC端子部，15控制用端子，16密封材料，16B突起，17金属图案，18A～18C接合材料，19控制用导线，21绝缘基板，22第二半导体芯片，23第二AC端子，23A第二AC端子元件，24N端子，25控制用端子，26密封材料，27金属图案，28A～28D接合材料，29第三AC端子，29A第三AC端子元件，31汇流条，31A汇流条端子部，32汇流条，32B孔，52半导体芯片，53金属板，54绝缘材料，55散热器，56接合材料，101～104半导体装置，108半导体装置，111～114上臂用半导体封装，116～119上臂用半导体封装，121～124下臂用半导体封装，127～129下臂用半导体封装，A第一侧面，B第二侧面，C第三侧面，D第四侧面。

Claims (11)

1.一种半导体装置，其特征在于，包括：
包含第一半导体芯片的第一半导体封装；
第一端子，该第一端子设置在所述第一半导体封装的第一面上，与所述第一半导体芯片的第一极侧电连接；
第一输出端子，该第一输出端子设置在所述第一半导体封装的第二面上，与所述第一半导体芯片的第二极侧电连接；
包含第二半导体芯片的第二半导体封装；
第二输出端子，该第二输出端子设置在所述第二半导体封装的第三面上，与所述第二半导体芯片的所述第一极侧电连接；
第二端子，该第二端子设置在所述第二半导体封装的所述第三面上，与所述第二半导体芯片的所述第二极侧电连接；以及
与所述第二端子连接的汇流条，
所述第一输出端子与所述第二输出端子连接，
所述汇流条从所述第二端子向设置有所述第一端子的所述第一面的方向延伸。
2.如权利要求1所述的半导体装置，其特征在于，
所述第一半导体封装配置成所述第一半导体封装的所述第二面与所述第二半导体封装的所述第三面相对，
所述汇流条在所述第一半导体封装的所述第一面侧包含至少一个汇流条端子部，且设置在所述第一半导体封装的上表面，
所述至少一个汇流条端子部在所述第一半导体封装的所述第一面侧与所述第一端子并排配置。
3.如权利要求1或2所述的半导体装置，其特征在于，
还包括第三输出端子，该第三输出端子设置在所述第二半导体封装的第四面上，与所述第二半导体芯片的所述第一极侧电连接。
4.如权利要求2所述的半导体装置，其特征在于，
所述第一端子包含从所述第一半导体封装的所述第一面的多个位置分别突出的多个端子元件，
所述第一输出端子包含从所述第一半导体封装的内部分支并从所述第二面的多个位置分别突出的多个输出端子部，
所述第二输出端子包含从所述第二半导体封装的所述第三面的多个位置分别突出的多个输出端子元件，
所述至少一个汇流条端子部是多个汇流条端子部。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
还包括控制用端子，该控制用端子用于传递与所述第一半导体芯片或所述第二半导体芯片所包含的开关元件的控制有关的控制用信号。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，还包括在表面包含金属图案的绝缘基板，
所述绝缘基板经由所述金属图案保持所述第一半导体芯片或所述第二半导体芯片。
7.如权利要求1至5中任一项所述的半导体装置，其特征在于，还包括：
金属板；
设置在所述金属板的表面的绝缘材料；以及
设置在所述绝缘材料上的散热器，
所述散热器保持所述第一半导体芯片或所述第二半导体芯片。
8.如权利要求2所述的半导体装置，其特征在于，
所述第一半导体封装在所述上表面包含至少一个突起，
所述汇流条包含至少一个孔，
所述汇流条的所述至少一个孔与所述第一半导体封装的所述至少一个突起嵌合。
9.如权利要求1至8中任一项所述的半导体装置，其特征在于，所述第一半导体芯片或所述第二半导体芯片包含SiC作为半导体材料。
10.一种半导体装置，其特征在于，包括：
多个第一半导体封装，该多个第一半导体封装彼此并联配置且各自包含第一半导体芯片；
第一端子，该第一端子设置在所述多个第一半导体封装各自的第一面上，与所述第一半导体芯片的第一极侧电连接；
第一输出端子，该第一输出端子设置在所述多个第一半导体封装各自的第二面上，与所述第一半导体芯片的第二极侧电连接；
多个第二半导体封装，该多个第二半导体封装彼此并联配置且各自包含第二半导体芯片；
第二输出端子，该第二输出端子设置在所述多个第二半导体封装各自的第三面上，与所述第二半导体芯片的所述第一极侧电连接；
第二端子，该第二端子设置在所述多个第二半导体封装各自的所述第三面上，与所述第二半导体芯片的所述第二极侧电连接；以及
与所述第二端子连接的汇流条，
所述第一输出端子与所述第二输出端子连接，
所述汇流条从所述第二端子向设置有所述第一端子的所述第一面的方向延伸。
11.一种半导体装置，其特征在于，包括：
包含多个第一半导体芯片的第一半导体封装；
第一端子，该第一端子设置在所述第一半导体封装的第一面上，与所述多个第一半导体芯片的第一极侧电连接；
第一输出端子，该第一输出端子设置在所述第一半导体封装的第二面上，与所述多个第一半导体芯片的第二极侧电连接；
包含多个第二半导体芯片的第二半导体封装；
第二输出端子，该第二输出端子设置在所述第二半导体封装的第三面上，与所述多个第二半导体芯片的所述第一极侧电连接；
第二端子，该第二端子设置在所述第二半导体封装的所述第三面上，与所述多个第二半导体芯片的所述第二极侧电连接；以及
与所述第二端子连接的汇流条，
所述第一输出端子与所述第二输出端子连接，
所述汇流条从所述第二端子向设置有所述第一端子的所述第一面的方向延伸。
CN202280097419.6A 2022-07-08 2022-07-08 半导体装置 Pending CN119422250A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/027063 WO2024009491A1 (ja) 2022-07-08 2022-07-08 半導体装置

Publications (1)

Publication Number Publication Date
CN119422250A true CN119422250A (zh) 2025-02-11

Family

ID=89453165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280097419.6A Pending CN119422250A (zh) 2022-07-08 2022-07-08 半导体装置

Country Status (5)

Country Link
US (1) US20250359283A1 (zh)
JP (1) JP7630729B2 (zh)
CN (1) CN119422250A (zh)
DE (1) DE112022007506T5 (zh)
WO (1) WO2024009491A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119925A (ja) 1999-10-20 2001-04-27 Hitachi Ltd 半導体電力変換装置
JP5664578B2 (ja) 2012-03-13 2015-02-04 株式会社デンソー 電力変換装置
JP6836201B2 (ja) 2017-12-19 2021-02-24 株式会社デンソー 電力変換装置
DE112019003699T5 (de) 2018-07-25 2021-04-08 Denso Corporation Leistungsmodul und elektrische Leistungsumwandlungsvorrichtung

Also Published As

Publication number Publication date
US20250359283A1 (en) 2025-11-20
JPWO2024009491A1 (zh) 2024-01-11
WO2024009491A1 (ja) 2024-01-11
JP7630729B2 (ja) 2025-02-17
DE112022007506T5 (de) 2025-05-15

Similar Documents

Publication Publication Date Title
US11270984B2 (en) Semiconductor module
JP7428017B2 (ja) 半導体モジュール
US9468087B1 (en) Power module with improved cooling and method for making
JP7210446B2 (ja) パワー半導体モジュール
US20160336251A1 (en) Semiconductor device
JP7428018B2 (ja) 半導体モジュール
US11631641B2 (en) Semiconductor device, semiconductor module, and vehicle
KR102499825B1 (ko) 패키지형 전력 반도체 장치
US20230052830A1 (en) Power circuit module
US12033984B2 (en) Semiconductor device
TWI764256B (zh) 智慧功率模組封裝結構
CN114300435A (zh) 半导体模块
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US11335660B2 (en) Semiconductor module
CN114284228A (zh) 半导体封装和制造半导体封装的方法
CN119422250A (zh) 半导体装置
CN111613608A (zh) 用于多芯片功率半导体器件的封装
CN116344469A (zh) 功率半导体模块
JP7353233B2 (ja) 半導体装置
US20250364382A1 (en) Semiconductor device
US20240429147A1 (en) Semiconductor apparatus
KR102850381B1 (ko) 파워 모듈
US20240290759A1 (en) Semiconductor device
US20230230940A1 (en) Semiconductor device
EP4213208A2 (en) Stacked module arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination