CN119232103B - 一种高性能耦合滤波器及制备方法 - Google Patents
一种高性能耦合滤波器及制备方法Info
- Publication number
- CN119232103B CN119232103B CN202411342452.8A CN202411342452A CN119232103B CN 119232103 B CN119232103 B CN 119232103B CN 202411342452 A CN202411342452 A CN 202411342452A CN 119232103 B CN119232103 B CN 119232103B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal
- layer
- hole
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/46—Filters
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种高性能耦合滤波器及制备方法，涉及滤波器技术领域，制备方法包括提供一衬底；在衬底上沉积绝缘层，然后在衬底正面、背面分别加工凹槽组，凹槽组包括多个凹槽，并在衬底一端加工通孔，通孔两端分别贯穿衬底正面与衬底背面；通过电镀工艺分别在凹槽内形成金属填充层、在通孔内形成金属连接柱、在衬底正面及背面形成金属电镀层；通过化学机械抛光工艺去除金属电镀层；在衬底正面与衬底背面分别形成介质钝化层。本发明中，将线圈通过衬底背面重布线技术和衬底凹槽技术结合，实现高深宽比的走线，同时实现较窄的线距，增强线圈的耦合和降低走线的损耗，使滤波器实现更佳的性能。
Description
技术领域
本发明涉及滤波器技术领域，特别涉及一种高性能耦合滤波器及制备方法。
背景技术
随着便携式电子产品、穿戴智能设备和系统的迅速普及，引发了工业界和学术界对各产品模块、元器件小型化和集成的浓厚兴趣。在通信系统内的传输协议可以包括单端信号、差分信号或者单端信号和差分信号的组合的使用。例如，单端信号适用于低速数据传输系统中；但在高速数据传输系统中，就要采用抗噪性能更好的差分信号数据传输系统。这类型的系统包括移动电子器件，如智能电话、平板电脑、计算机以及包含通用串行总线(USB)应用的系统。除了抗噪性外，最好还包括对能够破坏这些系统的大的暂态电压和电流尖峰的防护。噪声滤波器(包括共模滤波器(CMF))以及静电释放(ESD)保护电路等连同通信系统的其他电路一起被安装于印刷电路板(PCB)，分别用于降低在差分信号线上的共模噪声以及抑制大的暂态电流尖峰。但元件的这种配置会占用PCB上的大幅面积，这在移动电子产品中是不利的。另外，ESD保护电路由低电阻率的基板制成，以适应在ESD事件期间所遇到的高电流；但在低电阻率的基板上存在会降低滤波性能的涡流，因而在低电阻率的基板上制造诸如电感线圈之类的滤波元件是不可取的。
多种可集成的小型化共模滤波器的工艺是在硅晶圆上利用后道工艺，通过电镀铜和介质层镀膜叠层来实现，线间距控制单层线圈之间的耦合，同等情况下，希望线圈可以实现较大厚度，同时线宽线距越小越好，但由于电镀工艺限制，现有滤波器通常只能做到走线厚度/线宽/间距约1：1：1的程度，走线电阻损耗较高。
发明内容
本发明提供一种高性能耦合滤波器及制备方法，用以解决现有滤波器通常只能做到走线厚度/线宽/间距约1：1：1的程度，走线电阻损耗较高的技术问题。
为解决上述技术问题，本发明公开了一种高性能耦合滤波器制备方法，包括以下步骤：
步骤1：提供一衬底；
步骤2：在衬底上沉积绝缘层，然后在衬底正面、背面分别加工凹槽组，凹槽组包括多个凹槽，并在衬底一端加工通孔，通孔两端分别贯穿衬底正面与衬底背面；
步骤3：通过电镀工艺分别在凹槽内形成金属填充层、在通孔内形成金属连接柱、在衬底正面及背面形成金属电镀层；
步骤4：通过化学机械抛光工艺去除金属电镀层；
步骤5：在衬底正面与衬底背面分别形成介质钝化层。
优选的，在步骤1中，衬底材料采用硅、碳化硅、锗、砷化镓或者其他Ⅲ/Ⅴ族化合物半导体中的至少一种材料。
优选的，在步骤2中，绝缘层采用绝缘材质制成。
优选的，在步骤2中，凹槽深宽比大于等于2且小于等于30。
优选的，在步骤2中，多个凹槽沿衬底长度方向等间隔设置。
优选的，在步骤2中，衬底正面的凹槽组与衬底背面的凹槽组对称设置。
优选的，在步骤3中，金属连接柱的形成包括以下步骤：
步骤301：先在衬底正面通孔外周溅射金属种子层，然后通过电镀工艺对衬底正面电镀处理，在衬底正面的凹槽内形成金属填充层，同时，金属种子层之间形成密封层，密封层用于密封衬底正面的通孔；
步骤302：翻转衬底，使衬底背面朝上；
步骤303：通过电镀工艺在衬底背面的凹槽内形成金属填充层，同时，电镀金属从衬底背面的通孔处填充至通孔内，电镀金属填满通孔形成金属连接柱。
优选的，在步骤5中，在介质钝化层上开设第一连接孔，第一连接孔一端延伸至金属填充层表面。
优选的，在步骤5中，先在衬底正面及衬底背面设置金属走线层，金属走线层分别与金属填充层、金属连接柱连接，然后在介质钝化层上开设第二连接孔，第二连接孔一端延伸至金属走线层表面。
本申请还提供了一种高性能耦合滤波器，采用上述制备方法制备而成，包括衬底，衬底正面及背面内部对称设置若干凹槽，凹槽内设置金属填充层，衬底一端设置通孔，通孔内设置金属连接柱，衬底正面及背面设置介质钝化层。
本发明的技术方案具有以下优点：本发明提供了一种高性能耦合滤波器及制备方法，涉及滤波器技术领域，制备方法包括提供一衬底；在衬底上沉积绝缘层，然后在衬底正面、背面分别加工凹槽组，凹槽组包括多个凹槽，并在衬底一端加工通孔，通孔两端分别贯穿衬底正面与衬底背面；通过电镀工艺分别在凹槽内形成金属填充层、在通孔内形成金属连接柱、在衬底正面及背面形成金属电镀层；通过化学机械抛光工艺去除金属电镀层，将金属电镀层抛平至衬底表面，通过该方法可以实现高深宽比t/w,以及小线宽w、小线距s的结构，其中一般的深硅刻蚀工艺可实现深宽比高达30：1的结构，完全满足使用结构要求；在衬底正面与衬底背面分别形成介质钝化层。本发明中，将线圈通过衬底背面重布线技术和衬底凹槽技术结合，实现高深宽比的走线，同时实现较窄的线距，增强线圈的耦合和降低走线的损耗，使滤波器实现更佳的性能。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及说明书附图中所特别指出的装置来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明一种高性能耦合滤波器制备方法步骤示意图；
图2为现有滤波器结构示意图；
图3为本发明中衬底结构示意图；
图4为本发明中凹槽及通孔结构示意图；
图5为本发明中金属填充层、金属连接柱及金属电镀层结构示意图；
图6为本发明中衬底通过化学机械抛光工艺加工后结构示意图；
图7为本发明中高性能耦合滤波器的一种结构示意图；
图8为本发明中高性能耦合滤波器的另一种结构示意图；
图9为本发明金属连接柱的形成过程中金属种子层示意图；
图10为本发明金属连接柱的形成过程中密封层示意图；
图11为本发明金属连接柱的形成过程中翻转衬底示意图；
图12为本发明中金属连接柱形成示意图。
图中：1、衬底；2、凹槽；3、通孔；4、金属填充层；5、金属连接柱；6、金属电镀层；7、介质钝化层；8、金属种子层；9、密封层；10、第一连接孔；11、金属走线层；12、第二连接孔。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的组件或操作而已，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案以及技术特征可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
实施例1
本发明实施例提供了一种高性能耦合滤波器制备方法，如图1-图12所示，包括以下步骤：
步骤1：提供一衬底1；
步骤2：在衬底1上沉积绝缘层，然后在衬底1正面、背面分别加工凹槽2组，凹槽2组包括多个凹槽2，并在衬底1一端加工通孔3，通孔3两端分别贯穿衬底1正面与衬底1背面；
步骤3：通过电镀工艺分别在凹槽2内形成金属填充层4、在通孔3内形成金属连接柱5、在衬底1正面及背面形成金属电镀层6；
步骤4：通过化学机械抛光工艺去除金属电镀层6；
步骤5：在衬底1正面与衬底1背面分别形成介质钝化层7。
上述技术方案的工作原理及有益效果为：一种可集成的共模滤波器的工艺是在硅晶圆上利用后道工艺，通过电镀铜和介质层镀膜叠层来实现，如图2所示，常见的为绕线铜线圈为5um厚度左右，线宽线距也为5um，甚至大于5um，可见，现有滤波器通常只能做到走线厚度/线宽/间距约1：1：1的程度，走线电阻损耗较高，为了降低走线电阻损耗，增强线圈的耦合，本申请提供了一种高性能耦合滤波器制备方法，包括以下步骤：先提供一衬底1，接着在衬底1上沉积绝缘层，然后在衬底1正面、背面分别加工凹槽2组，凹槽2组包括多个凹槽2，优选的，凹槽2深度为10μm，凹槽2间距为2μm，从而提高了凹槽2的深宽比，减小了凹槽2之间的间距，并在衬底1一端加工通孔3，通孔3两端分别贯穿衬底1正面与衬底1背面；再通过电镀工艺分别在凹槽2内形成金属填充层4、在通孔3内形成金属连接柱5、在衬底1正面及背面形成金属电镀层6，其中，金属填充层4填满凹槽2内部形成走线层，实现高深宽比的走线，电镀金属可选用金属铜，通过设置通孔3，并在通孔3内形成金属连接柱5，借助通孔3技术便于后续的连线；然后通过化学机械抛光工艺去除金属电镀层6；最后在衬底1正面与衬底1背面分别形成介质钝化层7，介质钝化层7用以保护器件的防潮防湿等，介质钝化层7常规材料可以为有机高分子材料或者无机的氮化物氧化物等材料。本发明中，基于MEMS工艺，将线圈通过衬底1背面重布线技术和衬底1凹槽2技术结合，实现高深宽比的走线，同时实现较窄的线距，增强线圈的耦合和降低走线的损耗，使滤波器实现更佳的性能。
实施例2
在上述实施例1的基础上，在步骤1中，衬底1材料采用硅、碳化硅、锗、砷化镓或者其他Ⅲ/Ⅴ族化合物半导体中的至少一种材料。
上述技术方案的工作原理及有益效果为：衬底1可以为高阻特性或者低阻特性，为了提高射频性能，常采用高阻硅衬底1。
实施例3
在实施例1或2的基础上，在步骤2中，绝缘层采用绝缘材质制成；
凹槽2深宽比大于等于2且小于等于30；
多个凹槽2沿衬底1长度方向等间隔设置；
衬底1正面的凹槽2组与衬底1背面的凹槽2组对称设置。
上述技术方案的工作原理及有益效果为：在衬底1上沉积一层绝缘材质形成绝缘层，用来做衬底1刻蚀的掩模，或者采用光刻胶薄膜，通过深硅刻蚀等工艺在衬底1内形成高深宽比的凹槽2，凹槽2厚度为10μm，间距2μm，在衬底1正面及背面刻蚀的凹槽2用于走线，实现高深宽比的走线，多个凹槽2等间隔设置，且间距为2μm，小于现有5μm间距，进一步实现较窄的线距，增强线圈的耦合和降低走线的损耗，使滤波器实现更佳的性能。
实施例4
在实施例1-3中任一项的基础上，如图9-图12所示，在步骤3中，金属连接柱5的形成包括以下步骤：
步骤301：先在衬底1正面通孔3外周溅射金属种子层8，然后通过电镀工艺对衬底1正面电镀处理，在衬底1正面的凹槽2内形成金属填充层4，同时，金属种子层8之间形成密封层9，密封层9用于密封衬底1正面的通孔3；
步骤302：翻转衬底1，使衬底1背面朝上；
步骤303：通过电镀工艺在衬底1背面的凹槽2内形成金属填充层4，同时，电镀金属从衬底1背面的通孔3处填充至通孔3内，电镀金属填满通孔3形成金属连接柱5。
上述技术方案的工作原理及有益效果为：制备金属连接柱5时，先使衬底1正面朝上，在衬底1正面通孔3上端外周溅射金属种子层8，然后通过电镀工艺对衬底1正面电镀处理，电镀金属在衬底1正面的凹槽2内形成金属填充层4，同时，电镀金属在金属种子层8之间形成密封层9，密封层9能够对衬底1正面的通孔3进行密封；待衬底1正面的金属电镀层6形成后，翻转衬底1，使衬底1背面朝上；然后通过电镀工艺对衬底1背面进行处理，电镀金属填满凹槽2，在衬底1背面的凹槽2内形成金属填充层4，同时，电镀金属从衬底1背面的通孔3处填充至通孔3内，电镀金属填满通孔3形成金属连接柱5，通过上述方案，能够减少电镀过程中通孔3内部产生的空洞，从而减少金属连接柱5形成过程产生的孔隙缺陷，提高了金属连接柱5的制备品质，增强了金属连接柱5的性能。
实施例5
在实施例1-4中任一项的基础上，如图7所示，在步骤5中，在介质钝化层7上开设第一连接孔10，第一连接孔10一端延伸至金属填充层4表面。
上述技术方案的工作原理及有益效果为：形成介质钝化层7后，在介质钝化层7需要连线信号的位置开设第一连接孔10，从而露出信号pad，便于外部连线与金属填充层4或金属连接柱5连接，双面的线圈信号可以走外部的信号连线，或者通过衬底1通孔3内的金属连接柱5连线，借助于封装的连线形成上下耦合线圈的信号线。
实施例6
在实施例1-4中任一项的基础上，如图8所示，在步骤5中，先在衬底1正面及衬底1背面设置金属走线层11，金属走线层11分别与金属填充层4、金属连接柱5连接，然后在介质钝化层7上开设第二连接孔12，第二连接孔12一端延伸至金属走线层11表面。
上述技术方案的工作原理及有益效果为：在形成介质钝化层7前，先在衬底1正面及背面制作金属走线层11，金属走线层11分别金属填充层4、金属连接柱5连接，金属走线层11采用金属铜材质制成，接着形成介质钝化层7，并在介质钝化层7上开设第二连接孔12，通过外部连线与金属走线层11连接，实现与其他器件的互联。
本申请还提供了一种高性能耦合滤波器，采用上述制备方法制备而成，如图7或图8所示，包括衬底1，衬底1正面及背面内部对称设置若干凹槽2，凹槽2内设置金属填充层4，衬底1一端设置通孔3，通孔3内设置金属连接柱5，衬底1正面及背面设置介质钝化层7。
上述滤波器实现高深宽比的走线，同时实现较窄的线距，增强线圈的耦合和降低走线的损耗，提高了滤波器的性能。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节与这里示出与描述的图例。
Claims (10)
1.一种高性能耦合滤波器制备方法，其特征在于，包括以下步骤：
步骤1：提供一衬底（1）；
步骤2：在衬底（1）上沉积绝缘层，然后在衬底（1）正面、背面分别加工凹槽（2）组，凹槽（2）组包括多个凹槽（2），多个凹槽（2）沿衬底（1）长度方向设置，并在衬底（1）一端加工通孔（3），通孔（3）两端分别贯穿衬底（1）正面与衬底（1）背面；
步骤3：通过电镀工艺分别在所有凹槽（2）内形成金属填充层（4）、在通孔（3）内形成金属连接柱（5）、在衬底（1）正面及背面形成金属电镀层（6），金属电镀层（6）覆盖金属填充层（4）及金属连接柱（5）；
步骤4：通过化学机械抛光工艺去除金属电镀层（6）；
步骤5：在衬底（1）正面与衬底（1）背面分别形成介质钝化层（7）。
2.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤1中，衬底（1）材料采用硅、碳化硅、锗、砷化镓或者其他Ⅲ/Ⅴ族化合物半导体中的至少一种材料。
3.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤2中，绝缘层采用绝缘材质制成。
4.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤2中，凹槽（2）深宽比大于等于2且小于等于30。
5.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤2中，多个凹槽（2）沿衬底（1）长度方向等间隔设置。
6.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤2中，衬底（1）正面的凹槽（2）组与衬底（1）背面的凹槽（2）组对称设置。
7.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤3中，金属连接柱（5）的形成包括以下步骤：
步骤301：先在衬底（1）正面通孔（3）外周溅射金属种子层（8），然后通过电镀工艺对衬底（1）正面电镀处理，在衬底（1）正面的所有凹槽（2）内形成金属填充层（4），同时，金属种子层（8）之间形成密封层（9），密封层（9）用于密封衬底（1）正面的通孔（3）；
步骤302：翻转衬底（1），使衬底（1）背面朝上；
步骤303：通过电镀工艺在衬底（1）背面的所有凹槽（2）内形成金属填充层（4），同时，电镀金属从衬底（1）背面的通孔（3）处填充至通孔（3）内，电镀金属填满通孔（3）形成金属连接柱（5）。
8.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤5中，在介质钝化层（7）上开设第一连接孔（10），第一连接孔（10）一端延伸至金属填充层（4）表面。
9.根据权利要求1所述的一种高性能耦合滤波器制备方法，其特征在于，在步骤5中，先在衬底（1）正面及衬底（1）背面设置金属走线层（11），金属走线层（11）分别与金属填充层（4）、金属连接柱（5）连接，然后在介质钝化层（7）上开设第二连接孔（12），第二连接孔（12）一端延伸至金属走线层（11）表面。
10.一种高性能耦合滤波器，采用如权利要求1-9中任一项所述的一种高性能耦合滤波器制备方法制备而成，其特征在于，高性能耦合滤波器包括衬底（1），衬底（1）正面及背面内部对称设置若干凹槽（2），多个凹槽（2）沿衬底（1）长度方向设置，凹槽（2）内设置金属填充层（4），衬底（1）一端设置通孔（3），通孔（3）内设置金属连接柱（5），衬底（1）正面及背面设置介质钝化层（7）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411342452.8A CN119232103B (zh) | 2024-09-25 | 2024-09-25 | 一种高性能耦合滤波器及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411342452.8A CN119232103B (zh) | 2024-09-25 | 2024-09-25 | 一种高性能耦合滤波器及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN119232103A CN119232103A (zh) | 2024-12-31 |
| CN119232103B true CN119232103B (zh) | 2025-09-12 |
Family
ID=94047407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411342452.8A Active CN119232103B (zh) | 2024-09-25 | 2024-09-25 | 一种高性能耦合滤波器及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119232103B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161289A (zh) * | 2021-04-22 | 2021-07-23 | 浙江集迈科微电子有限公司 | 一种高深宽比tsv金属柱的电镀工艺 |
| CN116996036A (zh) * | 2023-08-15 | 2023-11-03 | 成都振芯科技股份有限公司 | 一种硅基mems射频滤波器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9058455B2 (en) * | 2012-01-20 | 2015-06-16 | International Business Machines Corporation | Backside integration of RF filters for RF front end modules and design structure |
| US20200358423A1 (en) * | 2019-05-09 | 2020-11-12 | OEpic SEMICONDUCTORS, INC | Piezoelectric film cavity structure for a bulk acoustic wave (baw) resonator and method therefor |
| CN111952196B (zh) * | 2020-08-24 | 2024-04-26 | 浙江集迈科微电子有限公司 | 凹槽芯片嵌入工艺 |
-
2024
- 2024-09-25 CN CN202411342452.8A patent/CN119232103B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161289A (zh) * | 2021-04-22 | 2021-07-23 | 浙江集迈科微电子有限公司 | 一种高深宽比tsv金属柱的电镀工艺 |
| CN116996036A (zh) * | 2023-08-15 | 2023-11-03 | 成都振芯科技股份有限公司 | 一种硅基mems射频滤波器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN119232103A (zh) | 2024-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100569590B1 (ko) | 고주파 반도체 장치 및 그 제조방법 | |
| US8847365B2 (en) | Inductors and methods for integrated circuits | |
| US8053898B2 (en) | Connection for off-chip electrostatic discharge protection | |
| TWI278983B (en) | A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling | |
| US9633989B2 (en) | ESD protection device | |
| TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
| JPH0786523A (ja) | 集積回路および形成方法 | |
| JP2004152812A (ja) | 半導体装置及び積層型半導体装置 | |
| JPH0794666A (ja) | マルチチップモジュール | |
| US20040031982A1 (en) | Interdigitated integrated circuit capacitor | |
| CN100365798C (zh) | 电子器件、组件及制造电子器件的方法 | |
| CN102832210B (zh) | 低阻衬底上的多表面集成器件 | |
| US6933597B1 (en) | Spacer with passive components for use in multi-chip modules | |
| US20040201101A1 (en) | Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures | |
| US6908845B2 (en) | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme | |
| CN117766492A (zh) | 一种集成无源器件的硅桥模块及其制造方法 | |
| US8519524B1 (en) | Chip stacking structure and fabricating method of the chip stacking structure | |
| CN119232103B (zh) | 一种高性能耦合滤波器及制备方法 | |
| JPH0963847A (ja) | インダクタ素子及びその製造方法 | |
| KR100577527B1 (ko) | 고주파 소자 및 그 제조 방법 | |
| US10103138B2 (en) | Dual-sided silicon integrated passive devices | |
| CN101673717B (zh) | 半导体装置 | |
| TWI331788B (en) | Chip structure and method for fabricating the same | |
| CN119891990B (zh) | 异质集成型带有瞬态电压防护的滤波器结构及制造方法 | |
| CN118431207B (zh) | 一种集成无源器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |