CN1184974A - 采用ttl兼容信令的高速pci - Google Patents

采用ttl兼容信令的高速pci Download PDF

Info

Publication number
CN1184974A
CN1184974A CN97122536A CN97122536A CN1184974A CN 1184974 A CN1184974 A CN 1184974A CN 97122536 A CN97122536 A CN 97122536A CN 97122536 A CN97122536 A CN 97122536A CN 1184974 A CN1184974 A CN 1184974A
Authority
CN
China
Prior art keywords
bus
system bus
pci
connector
33mhz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97122536A
Other languages
English (en)
Other versions
CN1097780C (zh
Inventor
丹尼·M·尼尔
里查德·A·克里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1184974A publication Critical patent/CN1184974A/zh
Application granted granted Critical
Publication of CN1097780C publication Critical patent/CN1097780C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)

Abstract

数据处理系统中的一种PCI局部总线,采用用于附加板的5V接插件和采用带有适当计时预算的5V信令环境在50MHz上操作。对于安装到该总线的50MHz适配器只能采用5V附加板。该总线向后地和现有的33MHzPCI技术规范兼容,从而如果安装33MHz适配器时在33MHz上操作,而当仅安装50MHz适配器和/或利用通用板的66MHz适配器时将在50MHz上操作。

Description

采用TTL兼容信令的高速PCI
本发明一般地涉及PCI局部总线体系结构并且尤其涉及支持高速操作的PCI局部总线体系结构。更具体地说，本发明涉及一种PCI总线体系结构，该体系结构采用SV信令环境和SV PCI接插件以和当前的体系结构定义向后兼容的方式支持高速操作。
具备图形用户接口的数据处理系统在较老的输入/输出(I/O)标准体系结构如ISA和EISA下一般会遇到处理器和显示器外围设备之间的数据瓶颈。为了消除这种瓶颈，通过移动具有高带宽要求的外设比较接近于处理器总线，已经开发出另一种I/O体系结构。这种替代体系结构即是PCI局部总线，它是带有多路复用地址线和数据线的高性能32位或64位总线。关于PCI总线的机械、电学和操作标准可从“PCI总线技术规范”2.1版本(以下称为“目前的PCI技术规范”)中找到，该书可从Oregon州Portland市的PCI Special Interest Group处得到并作为本申请的参考对比资料。
该PCI局部总线技术规范提供对附加板，通常也称为扩展卡或适配器，的与处理机无关的接口。由于交流转换特征的限制，PCI总线一般地配置成包括母板上的六个负载和两个扩充槽，或者配置成母板上的两个负载和四个扩充槽。其它的配置也是可能的，取决于物理布局、负载阻抗以及其它因素。
PCI附加板采用边缘接插件并安装到母板上的阴接插件中。母板上的阴接插件或插槽反映PCI总线的信令环境。为了容纳5V和3.3V的两种信令环境，定义了两种类型的PCI阴接插件：一种用于5V信令环境和一种用于3.3V信令环境。对PCI附加板规定了三种变型：5V板仅插入到5V阴接插件中，通用板插入到5V和3.3V两个阴接插件中，而3.3V板仅插入到3.3V阴接插件中。如图4中所示，接插件键控系统防止把板插入到不适当的槽中或阴接插件中。必须在适配器板的边缘接插件的适当位置中设置键槽400-403以便容纳阴接插件或槽中的键404、405。从而5V板410上的边缘接插件只能插入到5V槽420中，而3.3V板430上的边缘接插件只能插入到3.3V槽440中。但是，通用板450上的边缘接插件可以插入到5V槽420或3.3V槽440中任一个中。通用板是由一个和连接相关的导轨供电的并包括可在5V和3.3V信令环境下运行的部件。
所有三种类型的板都可和5V及3.3V电源连接。板的类型间的差别在于信令协议。5V板410设计成仅在5V信令环境下运行，而3.3V板成仅在3.3V信令环境下运行。板的类型间的差异在商业上是积极的，允许供应商不损害实现可耐受5V信令的3.3V部件的花销和负担下从5V信令环境转移到3.3V信令环境。
目前，PCI总线技术规范提供用于高速运行(高至66MHz)的体系结构定义，该体系结构需要使用3.3V的阴接插件。66MHz的适配器可以采用3.3V板或通用板中的任一种，但不能使用5V板，因为没有对5V信令环境定义高速运行。在3.3V信令环境下，总线上的一个接地引脚或引线(M66EN-B侧，引脚49)用来表明对66MHz能力的支持。支持66MHz操作的系统和适配器并不使该接地引脚接地。如果所有安装在PCI总线上的适配器都不让该规定的接地引脚接地，总线以系统PCI时钟所支持的更高频率(高至6MHz)运行。如果把需要使该规定的接地引脚接地的33MHz适配器安装在同一PCI总线上，总线将运行在系统PCI时钟所支持的较低(高至33MHz)频率上。还利用一个配置位以标记66MHz兼容适配器。
5V信令环境是TTL兼容的，而对3.3V信令的支持需要CMOS(互补金属氧化物半导体)兼容器件。当出于环境或部件密度原因数据处理系统从5V信令转到3.3V信号时，在一段时间内大部分适配器将继续使用5V型板。从而，需要在采用5V信令环境和5V PCI阴接插件下支持高速PCI操作(33MHz-50MHz)。而且还需要以和当前的33MHz和66MHz体系结构定义向后兼容方式提供这种支持。
从而本发明的一个目的是提供一种改进的PCI局部总线体系结构。
本发明的另一个目的是提供一种改进的支持高速操作的PCI局部总线体系结构。
本发明的再一个目的是提供一种PCI局部总线体系结构，该结构采用5V信令环境和5V PCI接插件以和目前的体系结构定义向后兼容的方式支持高速操作。
按现在所描述的那样实现上述目的。利用供附加板使用的5V接插件和带有适当定时预算(timing budget)的5V信令环境，数据处理系统里的PCI局部总线在50MHz上运行。对于安装在总线上的50MHz的适配器只能使用5V的附加板。该总线和现有33MHz PCI技术规范向后兼容，若安装33MHz适配器以33MHz运行，当仅安装采用通用板的50HHz适配器和/或66MHz适配器时它以50MHz运行。
从下面的详细文字说明中本发明的上述以及其它目的、特点和优点将变得清楚。
将在附属的权利要求书中叙述确信为本发明的新颖特征。但是，本发明本身以及使用的最佳方式以及它的其它目的和优点将在结合附图阅读时参照下述对示例性实施方式的详细说明中得到最好的了解，附图是：
图1表示其中可实现本发明的最佳实施方式的数据处理系统的框图；以及
图2是根据本发明的最佳实施方式的PCI桥路和扩充槽组的框图。
图3表示对于不同总线速度下的PCI总线操作的定时预算表。
图4是表示对于PCI板及槽的接插件键控系统的图示。
现参照各图，特别是参照图1，描述可实现本发明的最佳实施方式的数据处理系统的框图。数据处理系统100采用PCI总线体系结构。处理器102、超高速缓存104以及系统存储器106通过PCI桥110与PCI总线108连接。如在该示例中所示，PCI桥路110可具有一个集成的存储器控制器。对PCI局部总线108的附加连接可以通过直接式部件互连或者通过附加板。在该示例中，通过直接式的部件连接，网络适配器112、SCSI适配器114以及扩充总线接口116和PCI局部总线108连接，而声卡118、动画视频卡120以及图形适配器122则通过插入到扩充槽中的附加板和PCI局部总线连接。典型的PCI局部总线实现将支持三个或四个PCI扩充槽式附加接插件。该示例包括母板上的四个负载以及三个扩展槽。
熟练的技术人员理解图1中所描述的硬件是可变的。例如，其它外围设备象光盘机等也可以用于增加到或替代到所示的硬件中。该示例不意味着施加结构上的限制。不过，示例中的PCI总线108在5V(TTL兼容)信令环境下运行。
现参照图2，在框图中示出根据本发明的最佳实施方式的PCI主桥路和扩展槽。系统PCI桥路200提供对PCI局部总线200以及50MHzPCI槽204、206、208的接口。PCI局部总线202包括32或64根导线，每根导线对应于PCI局部总线信号的一个规定的位。
PCI桥路200采用5V信令环境并且PCI槽204、206和208采用5V PCI阴接插件。插入到槽204、206和208里的适配器是能在50MHz或者设计为最多在50MHz运行的。根据33MHz和66MHz技术规范，安装到PCI槽204、206和208里的适配器或附加板可以是长的、短的或可变短长度的。类似于66MHz PCI技术规范，50MHz PCT桥路200和50MHz适配器不把规定的接地引脚接地，从而若所有的适配器都是可50MHz操作的，则PCI局部总线202在50MHz上运行，若在PCI槽204、206和208中的一个槽中安装一个33MHz的适配器则该总线在33MHz上运行。PCI时钟210可在33MHz或50MHz上运行。
因为PCI槽204、206和208采用5V阴接插件，在这些槽中只能插入5V的或者通用的扩充板。采用通用板的66MHz适配器可插入到PCI槽204、206和208中之一，在该情况下若只安装50MHz和/或66MHz的适配器，PCI总线202将在50MHz上运行。采用通用板的66MHz适配器估计能耐受5V信令环境。
现参照图3，描述不同总线速度下用于PCI总线操作的定时预算表。PCI局部总线规范定义PCI系统及适配器必须满足的具体定时预算。该计时预算按下式定义。
Tcyc≥Tval+Tprop+Tskew+Tsu             (1)其中Tcyc是一个时钟周期的长度，Tval是有效输出延迟，Tprop是总的总线传播时间，Tskew是总的时钟偏离以及Tsu是输入建立时间。有效输出延迟Tval和输入建立时间Tsu是由适配器板上使用的器件确定的，而总时钟偏离Tskew和总线传播时间Tprop是系统参数。
表300表示33MHz、66MHz和50MHz操作的定时预算。还给出50MHz定时预算的变化。标记为A的50MHz变型仅仅是按目前的PCI规范的表7-7所建议的一个例子。但是该变型不用于5V信令的计算，而是为3.3V信令环境设想的。对于5V信令环境下带有5V接插件的50MHz操作，图3中标记为B的定时预算是更可取的。本发明的最佳实施方式应满足该变型所给出的定时预算值：Tval和Tprop各不超过8ns；至少允许Tsu为3ns；以及Tskew不超过1ns。
数据处理系统设计者可能对图3中用B标记的50MHz定时预算进行折衷以便调整总线的净长度或者所支持的负载的数量。但是，在进行这种折衷时，Tval与Tprop之和不应超过16ns并且Tsu与Tprop之和不应超过11ns。依靠适当的平面布局，满意的最佳50MHz定时预算应该允许支持最多达七个的和PCI局部总线相连的负载，其中包括三个扩展槽。依靠非常紧密的平面布局，可达到八个负载(包括四个适配器槽)。
再参照图2，PCI主桥路200应该设计成操作上类似于通用板，把3.3信令设置为主信令，而把能耐受5V信号当作目标。另外，PCI主桥路200还必须提供5V目标所需的2V高电平。在主桥路200和任何可50MHz运行的PCI适配器上的器件应该满足66MHz技术规范的交流和直流驱动点。和主桥路200相连的对应于M66EN引脚的总线导线应该通过5KΩ的电阻器上拉到输入电源电压Vsc。
PCI时钟发生电路210应该设计成生成适当的时钟段：若66MHz接地引脚(M66EN)接地，则为33MHz而若66MHz接地引脚不接地，则为50MHz。因此，PCI时钟生成电路210应连接为和能感测66MHz接地引脚的状态。
用于50MHz适配器板的引出脚应遵循目前的PCI技术规范的5V引出脚。具体而言，该板双侧上的引脚12和13(对于通用板或3.3V板此处应设置键槽)应接地。而按照66MHz技术规范，M66EN引脚即适配板B侧上的引脚49可利用一个0.01μF的电容器容性地和地隔离以实现交流返回通路。
最后，PCI主桥路200和任何能在50MHz上运行的PCI适配器应标识成可在50MHz上运行。这是通过只读可66MHz运行标志，即设置在每个可50MHz运行的PCI部件的PCI状态寄存器的位5，来达到的。从而通过检验和PCI总线202连接的所有部件上的状态寄存器，包括PCI主桥路200中的主状态寄存器和次状态寄存器，中的可66MHz运行标志，配置软件辨明所有部件的能力。
图2中所示的PCI扩展体系结构定义一种5V、50MHz PCI总线，它是设计为采用5V接插件和5V信令时最高按50MHz运行的PCI技术规范的相兼容的超集。该扩充提供一种在采用5V接插件并支持按50MHz操作的50MHz适配器(采用5V)和66MHz适配器(采用通用板)的同时得到比66MHz PCI下每PCI总线更多插槽的高速PCI总线。
生成在低于66MHz的频率上运行的高速PCI总线的标准方法应该是设计系统和适配器为在66MHz体系结构但在低于66MHz的频率上运行，以允许更多的适配器槽。即，较低的频率允许更大的传播延迟从而允许更多的一个槽或多个槽(取决于使用的频率)。在目前对66MHz PCI体系结构的定义中这种方法是准许的。
由于绝大多数PCI适配器板仍将继续是5V板，只要采用5V接插件的高速50MHz PCI总线不仅可得到更多的高速槽而且提供附加槽的灵活性。例如，若需要，5V 50MHz适配器可以安装在5V 33MHz总线上(在33MHz上运行)。而且，5V 33MHz适配器可以安装在5V 50MHz总线上(仍在33MHz上运行)。对于目前仅在33MHz和66MHz上定义操作的PCI标准，50MHz频率是对该PCI标准扩充的一种适当选择。
本方法实现50MHz PCI总线的关键好处在于本系统可以从33MHzPCI标准前进到50MHz上的更高带宽同时保留和现有33MHz 5V板的向后兼容，而这对于在低于66MHz的一个频率上产生高速PCI总线操作的标准的方法未必可能。当只安装50MHz适配器时，总线在50MHz上运行。当至少安装一个33MHz适配器时，总线在33MHz上运行。该50MHz PCI扩充和33MHz和/或66MHz PCI标准共用相同的协议、信号定义和接插件布局。
尽管本发明是通过参考最佳实施方式具体地表示和说明的，熟练的技术人员可以理解的，在不背离本发明的精神和范围下可在形式上和细节上对它作出各种修改。

Claims (17)

1.一种操作数据处理系统总线的方法，包括：
采用PCI接口把一个处理器和多条总线导线连接起来；
把至少一个用于在TTL兼容信令环境下操作的附加板的接插件和所述多条总线导线连接起来；以及
向所述多条导线提供33MHz以上的时钟信号。
2.权利要求1的操作数据处理系统总线的方法，其特征在于，所述把处理器和多条总线导线连接起来的步骤还包括采用容许5V信令环境的接口。
3.权利要求1的操作数据处理系统总线的方法，其特征在于，所述连接至少一个接插件的步骤还包括把多个接插件和所述多个总线导线连接起来，每个接插件容纳一块在TTL兼容信令环境操作的附加板。
4.权利要求1的操作数据处理系统总线的方法，其特征在于，所述提供时钟信号的步骤还包括，如果所述多条总线导线中的一条选定的总线导线不接地则提供33MHz以上的时钟信号并且响应对该选定的总线导线接地的判定而提供33MHz的时钟信号。
5.权利要求1的操作数据处理系统总线的方法，其特征在于，还包括至少把一块附加板安装到所述接插件里，所述附加板把所述多条总线导线的所述选定总线导线接地。
6.权利要求5的操作数据处理系统总线的方法，其特征在于，所述提供时钟信号的步骤还包括，如果所述多条总线导线中的所述选定的总线导线不接地则提供33MHz以上的时钟信号并且响应对该选定的总线导线接地的判定而提供33MHz的时钟信号。
7.权利要求1的操作数据处理系统总线的方法，其特征在于，所述提供时钟信号的步骤还包括提供50MHz的时钟信号。
8.权利要求1的操作数据处理系统总线的方法，其特征在于，所述连接至少一个接插件的步骤还包括连接至少一个的5V接插件。
9.一种数据处理系统总线，包括：
一个把一个处理机和多条总线导线连接起来的PCI接口；
至少一个和所述多条总线导线连接的接插件，供在TTL兼容信令环境下操作的附加板使用；以及
在33MHz之上运行的一个时钟并向所述多条总线导线提供时钟信号。
10.权利要求9的数据处理系统总线，其特征在于所述PCI接口容许5V信令。
11.权利要求9的数据处理系统总线，其特征在于，所述至少一个接插件包括和所述多条总线导线连接的用于在TTL兼容信令环境下操作的附加板的多个接插件。
12.权利要求9的数据处理系统总线，其特征在于所述时钟可在33MHz上操作。
13.权利要求9的数据处理系统总线，其特征在于，还包括至少一个安装在所述接插件中的附加板，所述附加板把所述多个总线导线的一个选定的总线导线接地。
14.权利要求13的数据处理系统总线，其特征在于，所述时钟检测所述选定总线导线的所述接地并在33MHz上运行。
15.权利要求13的数据处理系统总线，其特征在于，如果选定的总线导线不接地所述时钟在50MHz上运行。
16.权利要求9的数据处理系统总线，其特征在于所述至少一个接插件容许5V附加板。
17.权利要求9的数据处理系统总线，其特征在于所述时钟在50MHz上运行。
CN97122536A 1996-12-13 1997-11-12 采用ttl兼容信令的高速pci Expired - Fee Related CN1097780C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US766,914 1996-12-13
US08/766,914 US5774706A (en) 1996-12-13 1996-12-13 High speed PCI bus utilizing TTL compatible signaling
US766914 1996-12-13

Publications (2)

Publication Number Publication Date
CN1184974A true CN1184974A (zh) 1998-06-17
CN1097780C CN1097780C (zh) 2003-01-01

Family

ID=25077912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97122536A Expired - Fee Related CN1097780C (zh) 1996-12-13 1997-11-12 采用ttl兼容信令的高速pci

Country Status (4)

Country Link
US (1) US5774706A (zh)
JP (1) JPH10214142A (zh)
KR (1) KR100249337B1 (zh)
CN (1) CN1097780C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5938751A (en) * 1997-08-15 1999-08-17 Compaq Computer Corporation Bus ring-back and voltage over-shoot reduction techniques coupled with hot-pluggability
US6134621A (en) * 1998-06-05 2000-10-17 International Business Machines Corporation Variable slot configuration for multi-speed bus
US6185642B1 (en) 1998-07-15 2001-02-06 International Business Machines Corporation Bus for high frequency operation with backward compatibility and hot-plug ability
US6327635B1 (en) * 1999-03-30 2001-12-04 Qlogic Corporation Add-on card with automatic bus power line selection circuit
US20020144037A1 (en) * 2001-03-29 2002-10-03 Bennett Joseph A. Data fetching mechanism and method for fetching data
US7051229B2 (en) * 2002-12-03 2006-05-23 Alcatel Canada Inc. Logical bus overlay for increasing the existing system bus data rate
KR101703697B1 (ko) 2015-03-10 2017-02-22 (주)아피스 낚시대 받침구

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263172A (en) * 1990-04-16 1993-11-16 International Business Machines Corporation Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals
DE69317758T2 (de) * 1992-12-28 1998-10-29 Advanced Micro Devices Inc Mikroprozessorschaltung mit zwei Taktsignalen
US5678065A (en) * 1994-09-19 1997-10-14 Advanced Micro Devices, Inc. Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency
US5559968A (en) * 1995-03-03 1996-09-24 Compaq Computer Corporation Non-conforming PCI bus master timing compensation circuit
US5721935A (en) * 1995-12-20 1998-02-24 Compaq Computer Corporation Apparatus and method for entering low power mode in a computer system
US5627482A (en) * 1996-02-07 1997-05-06 Ceridian Corporation Electronic digital clock distribution system

Also Published As

Publication number Publication date
KR100249337B1 (ko) 2000-03-15
US5774706A (en) 1998-06-30
CN1097780C (zh) 2003-01-01
JPH10214142A (ja) 1998-08-11
KR19980063473A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
CN1084006C (zh) 允许在pci标准总线上使用非pci标准源的计算机系统接口
CN1114867C (zh) 外围部件互连装置及其提供方法和计算机系统
CN101303681B (zh) Pci express链路的动态重新配置
US7657688B2 (en) Dynamically allocating lanes to a plurality of PCI express connectors
US5875310A (en) Secondary I/O bus with expanded slot capacity and hot plugging capability
US8103993B2 (en) Structure for dynamically allocating lanes to a plurality of PCI express connectors
US5751977A (en) Wide SCSI bus controller with buffered acknowledge signal
US6782438B1 (en) IO speed and length programmable with bus population
CN1097780C (zh) 采用ttl兼容信令的高速pci
CN1505784A (zh) 用于66兆赫pci总线竖板卡系统的拓扑结构
US6789149B1 (en) Scheme to detect correct plug-in function modules in computers
US6249834B1 (en) System for expanding PCI bus loading capacity
US5967796A (en) PCI bus cable interface
US6092139A (en) Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
US5987546A (en) Multiple long bus architecture having a non-terminal termination arrangement
CN200983160Y (zh) 基于pci总线的无线网卡多用途接口电路
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
US20040177195A1 (en) Virtual SCSI enclosure services
US11409686B1 (en) Systems and methods for floating paddle card enablement
JPH11316633A (ja) デファレンシャル・デバイスとシングル・エンデッド・デバイスとの接続装置
US6167470A (en) SCSI system capable of connecting maximum number of high speed SCSI devices with maintaining positive operation
CN221899549U (zh) 多芯片互联装置、主板及电子设备
CN2720510Y (zh) 电脑主板上的外插i/o扩展装置
CN1190746C (zh) 用于采用差分信令的加速图形端口的方法和装置
CN1869862A (zh) 主机板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee