JPH10214142A

JPH10214142A - Ｔｔｌ互換信号環境を利用した高速ｐｃｉ

Info

Publication number: JPH10214142A
Application number: JP9329943A
Authority: JP
Inventors: Danny M Neal; ダニー・エム・ニール; Richard A Kelley; リチャード・エイ・ケリー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-12-13
Filing date: 1997-12-01
Publication date: 1998-08-11
Also published as: KR19980063473A; US5774706A; CN1184974A; KR100249337B1; CN1097780C

Abstract

(57)【要約】【課題】５Ｖ信号環境と５ＶＰＣＩコネクタを、現
行のアーキテクチャ定義と後方互換性のある方式で利用
して、高速動作をサポートするＰＣＩローカル・バス・
アーキテクチャを提供する。【解決手段】データ処理システムにおけるＰＣＩロー
カル・バスが、アドイン・ボード用の５Ｖコネクタと適
切なタイミング・バジェットを有する５Ｖ環境を利用し
て５０ＭＨｚで動作される。バスに装着された５０ＭＨ
ｚアダプタには、５Ｖのアドイン・ボードだけが使用で
きる。このバスは、既存の３３ＭＨｚＰＣＩ仕様と後方
互換性があり、３３ＭＨｚアダプタが装着された場合に
は３３ＭＨｚで動作し、汎用ボードを利用する５０ＭＨ
ｚアダプタまたは６６ＭＨｚアダプタあるいはその両者
だけが装着された場合には５０ＭＨｚで動作する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、ＰＣＩロ
ーカル・バス・アーキテクチャに関し、詳細には、高速
動作をサポートするＰＣＩローカル・バス・アーキテク
チャに関する。さらに詳細には、本発明は、５Ｖ信号環
境と５ＶＰＣＩコネクタを利用して、現行のアーキテク
チャ定義と後方互換性のある方式で高速動作をサポート
する、ＰＣＩローカル・バス・アーキテクチャに関す
る。

【０００２】グラフィカル・ユーザ・インターフェース
を提供するデータ処理システムは、一般に、ＩＳＡやＥ
ＩＳＡなど昔の入出力（Ｉ／Ｏ）標準アーキテクチャの
下ではプロセッサと周辺表示装置の間でデータ・ボトル
ネックがある。広い帯域幅要件をもつ周辺機器をプロセ
ッサ・バスの近くに移動することによってこのボトルネ
ックをなくすために、代替入出力アーキテクチャが開発
された。そのような１つのバスが、アドレス線とデータ
線が多重化された高性能３２ビットまたは６４ビット・
バスであるＰＣＩローカル・バスである。ＰＣＩローカ
ル・バスの機械的、電気的および動作上の規格は、米国
オレゴン州ポートランドのＰＣＩＳｐｅｃｉａｌＩ
ｎｔｅｒｅｓｔＧｒｏｕｐから入手可能で、ＰＣＩ
ＬｏｃａｌＢｕｓＳｐｅｃｉｆｉｃａｔｉｏｎ、Ｒ
ｅｖｉｓｉｏｎ２．１（以後、「現ＰＣＩ仕様」と称す
る）に記載されている。

【０００３】ＰＣＩローカル・バスの仕様は、一般に拡
張カードやアダプタとも呼ばれるアドイン・ボードへの
プロセッサに依存しないインターフェースを提供する。
交流スイッチング特性の制限のため、ＰＣＩバスは、一
般に、マザーボード上に６つのロードと２つの拡張スロ
ット、またはマザーボード上の２つのロードと４つの拡
張スロットを含むように構成される。物理的レイアウト
やマザーボードの負荷インピーダンスその他の要因に応
じて、他の構成も可能である。

【０００４】ＰＣＩアドイン・ボードは、エッジ・コネ
クタを使用し、マザーボード上のメス型コネクタに装着
される。マザーボード上のメス型コネクタまたはスロッ
トは、ＰＣＩバスの信号環境を反映する。５Ｖと３．３
Ｖの信号環境に対応するために、５Ｖ信号環境用のと
３．３Ｖ信号環境用の２種類のＰＣＩコネクタが定義さ
れている。ＰＣＩアドイン・ボードには、５Ｖメス型コ
ネクタだけにはまる５Ｖボードと、５Ｖと３．３Ｖの両
方のメス型コネクタにはまる汎用ボードと、３．３Ｖメ
ス型コネクタにだけはまる３．３Ｖボードの３種類が指
定されている。図４に示したように、コネクタ・キーイ
ング・システムによって、ボードが不適切なスロットま
たはメス型コネクタに差し込まれるのが防止される。ア
ダプタ・ボードのエッジ・コネクタ上でメス型コネクタ
またはスロットのキー４０４、４０５を受け入れる適切
な位置にキー溝４００〜４０３を設けなければならな
い。したがって、５Ｖボード４１０のエッジ・コネクタ
は、５Ｖスロット４２０にだけ差し込むことができ、
３．３Ｖボード４３０のエッジ・コネクタは、３．３Ｖ
スロット４４０だけに差し込むことができる。一方、汎
用ボード４５０のエッジ・コネクタは、５Ｖスロット４
２０と３．３Ｖスロット４４０のどちらにも差し込むこ
とができる。汎用ボードは、接続状態に依存するレール
によって給電され、５Ｖと３．３Ｖの信号環境で動作す
る部品を含む。

【０００５】３つのタイプのボードはすべて、５Ｖと
３．３Ｖの両方の電源に接続することができる。ボード
・タイプの違いは、信号プロトコルにある。５Ｖボード
４１０は、５Ｖの信号環境でのみ動作するように設計さ
れており、３．３Ｖボードは、３．３Ｖの信号環境での
み動作する。ボード・タイプの違いは、商業上の理由に
よるものであり、ベンダは、５Ｖ信号環境を許容する
３．３Ｖの部品を実現する費用と負担を節約しながら、
５Ｖ信号環境から３．３Ｖ信号環境に移行することがで
きる。

【０００６】現在、ＰＣＩローカル・バスの仕様は、高
速動作（最高６６ＭＨｚ）のアーキテクチャ定義を提供
し、３．３Ｖメス型コネクタの利用を必要とする。６６
ＭＨｚアダプタは、３．３Ｖボードと汎用ボードのどち
らも利用することができるが、５Ｖ信号環境の高速動作
が定義されていないため、５Ｖボードを利用することは
できない。３．３Ｖ信号環境では、６６ＭＨｚ対応をサ
ポートしていることを示すためにバス上の接地ピンまた
は接地導体（Ｍ６６ＥＮ−Ｂ面、ピン４９）が利用され
る。６６ＭＨｚの動作をサポートするシステムおよびア
ダプタは、この接地ピンを接地させない。ＰＣＩローカ
ル・バスに装着されたすべてのアダプタが、指定の接地
ピンを接地していない場合は、バスは、システムのＰＣ
Ｉクロックでサポートされた最高６６ＭＨｚの高い周波
数で動作する。同じＰＣＩローカル・バスに、指定の接
地ピンを接地しなければならない３３ＭＨｚアダプタが
装着された場合は、バスは、システムのＰＣＩクロック
によってサポートされる最高３３ＭＨｚの低い周波数で
動作することになる。６６ＭＨｚ互換のアダプタを識別
するために構成ビットも利用される。

【０００７】５Ｖ信号環境はＴＴＬ互換であり、一方、
３．３Ｖ信号環境のサポートはＣＭＯＳ準拠のデバイス
に必要である。データ処理システムが、環境的理由また
は部品実装密度の理由から、５Ｖ信号環境から３．３Ｖ
信号環境に移行するとき、大部分のアダプタはしばらく
５Ｖタイプのボードを利用し続ける。したがって、５Ｖ
信号環境と５ＶのＰＣＩメス型コネクタを利用する高速
ＰＣＩ動作（３３ＭＨｚ〜５０ＭＨｚ）をサポートする
ことが望ましい。また、そのようなサポートを、現在の
３３ＭＨｚと６６ＭＨｚのアーキテクチャ定義と後方互
換性のある方式で提供することが望ましい。

【０００８】

【発明が解決しようとする課題】本発明の一目的は、改
良型のＰＣＩローカル・バス・アーキテクチャを提供す
ることである。

【０００９】本発明の他の目的は、高速動作をサポート
する改良型ＰＣＩローカル・バス・アーキテクチャを提
供することである。

【００１０】本発明の他の目的は、５Ｖ信号環境と５Ｖ
ＰＣＩコネクタを、現行のアーキテクチャ定義と後方
互換性のある方式で利用して、高速動作をサポートする
ＰＣＩローカル・バス・アーキテクチャを提供すること
である。

【００１１】

【課題を解決するための手段】上記の目的は、次に説明
するようにして達成される。データ処理システム内のＰ
ＣＩローカル・バスは、アドイン・ボード用の５Ｖコネ
クタと適切なタイミング・バジェット(timing budget)
を有する５Ｖ信号環境を利用して５０ＭＨｚで動作す
る。バスに装着された５０ＭＨｚアダプタには、５Ｖア
ドイン・ボードが使用できない。このバスは、現行の３
３ＭＨｚのＰＣＩ仕様と後方互換性があり、３３ＭＨｚ
アダプタが装着されている場合は３３ＭＨｚで動作し、
汎用ボードを利用する５０ＭＨｚアダプタまたは６６Ｍ
Ｈｚアダプタあるいはその両者だけが装着されている場
合は、５０ＭＨｚで動作する。

【００１２】本発明の上記ならびに追加の目的、特徴お
よび利点は、以下の詳細な説明において明らかになるで
あろう。

【００１３】本発明にとって特徴と考えられる新規な機
能は、併記の特許請求の範囲に記載されている。しかし
ながら、本発明自体、ならびに好ましい使用様式、他の
目的および利点は、例示的実施例についての以下の詳細
な説明を添付の図面と併せ読むことによって最もよく理
解されよう。

【００１４】

【発明の実施の形態】次に、図面、特に図１を参照する
と、本発明の好ましい実施例を実施することができるデ
ータ処理システムのブロック図が示されている。データ
処理システム１００は、ＰＣＩローカル・バス・アーキ
テクチャを利用する。ＰＣＩローカル・バス１０８には
ＰＣＩブリッジ１１０を介して、プロセッサ１０２、キ
ャッシュ１０４、およびシステム・メモリ１０６が接続
される。図の例に示したように、ＰＣＩブリッジ１１０
は、一体型のメモリ・コントローラを有することもでき
る。ＰＣＩローカル・バス１０８への別の接続は、直接
コンポーネント相互接続によってあるいはアドイン・ボ
ードを介して行うことができる。図の例では、ネットワ
ーク・アダプタ１１２、ＳＣＳＩアダプタ１１４、およ
び拡張バス・インターフェース１１６が、直接コンポー
ネント接続によってＰＣＩローカル・バス１０８に接続
され、サウンド・カード１１８、モーション・ビデオ・
カード１２０およびグラフィック・アダプタ１２２が、
拡張スロットに差し込まれたアドイン・ボードによって
ＰＣＩローカル・バス１０８に接続されている。典型的
なＰＣＩローカル・バスの実施態様は、３つまたは４つ
のＰＣＩ拡張スロットまたはアドイン・コネクタをサポ
ートしている。図の例では、マザーボード上の４つのロ
ードと３つの拡張スロットを含む。

【００１５】図１に示したハードウェアが変わり得るこ
とを当業者なら理解されよう。たとえば、図のハードウ
ェアの他にあるいはその代わりに、光ディスク・ドライ
ブなど他の周辺装置を利用することもできる。図の例
は、アーキテクチャの制限を意味するものではない。た
だし、図の例のＰＣＩローカル・バス１０８は、５Ｖ
（ＴＴＬ互換）信号環境で動作する。

【００１６】次に、図２を参照すると、本発明の好まし
い実施例によるＰＣＩホスト・ブリッジと拡張スロット
がブロック図で示されている。システムＰＣＩブリッジ
２００は、ＰＣＩローカル・バス２０２と、５０ＭＨｚ
のＰＣＩスロット２０４、２０６、２０８へのインター
フェースを提供する。ＰＣＩローカル・バス２０２は、
３２本または６４本の導体を含み、各導体はＰＣＩロー
カル・バス信号の定義されたビットに対応する。

【００１７】ＰＣＩブリッジ２００は、５Ｖ信号環境を
利用し、ＰＣＩスロット２０４、２０６、２０８は、５
ＶＰＣＩメス型コネクタを利用する。ＰＣＩスロット２
０４、２０６、２０８に差し込まれるアダプタは、５０
ＭＨｚ対応か、あるいは最高５０ＭＨｚでのみ動作する
ように設計される。３３ＭＨｚと６６ＭＨｚのＰＣＩ仕
様の場合と同様に、ＰＣＩスロット２０４、２０６、２
０８に装着されるアダプタまたはアドイン・ボードは、
長くても、短くても、可変長の短いものでもよい。６６
ＭＨｚＰＣＩ仕様と同様、５０ＭＨｚのＰＣＩブリッジ
２００および５０ＭＨｚアダプタは、指定の接地ピンを
接地させず、したがって、ＰＣＩローカル・バス２０２
は、すべてのアダプタが５０ＭＨｚ対応の場合は５０Ｍ
Ｈｚで動作し、ＰＣＩスロット２０４、２０６、２０８
の１つに３３ＭＨｚアダプタが装着されている場合は３
３ＭＨｚで動作する。ＰＣＩクロック２１０は、３３Ｍ
Ｈｚと５０ＭＨｚのどちらでも動作させることもでき
る。

【００１８】ＰＣＩスロット２０４、２０６、２０８
は、５Ｖメス型コネクタを使用するため、これらのスロ
ットには、５Ｖまたは汎用の拡張ボードしか差し込むこ
とができない。汎用ボードを利用する６６ＭＨｚアダプ
タは、ＰＣＩスロット２０４、２０６、２０８の１つに
差し込むことができ、その場合、ＰＣＩローカル・バス
２０２は、５０ＭＨｚアダプタまたは６６ＭＨｚアダプ
タあるいはその両者だけが装着されている場合は５０Ｍ
Ｈｚで動作する。汎用ボードを利用する６６ＭＨｚアダ
プタはおそらく５Ｖ信号環境を許容する。

【００１９】次に図３を参照すると、様々なバス速度に
おけるＰＣＩバス動作のタイミング・バジェットの表が
示されている。ＰＣＩローカル・バス仕様は、ＰＣＩシ
ステムおよびアダプタが満たさなければならない特定の
タイミング・バジェットを定義する。このタイミング・
バジェットは、次式で定義される。Ｔcyc≧Ｔval＋Ｔprop＋Ｔskew＋Ｔsu （１）

【００２０】上式で、Ｔcycは、１クロック・サイクル
の長さ、Ｔvalは、有効出力遅延、Ｔpropは、全バス伝
播時間、Ｔskewは、全クロック・スキュー、Ｔsuは、入
力セットアップ時間である。有効出力遅延Ｔvalと入力
セットアップ時間Ｔsuは、アダプタ・ボード上で使用さ
れている部品によって指定され、全クロック・スキュー
Ｔskewと全バス伝播時間Ｔpropはシステム・パラメータ
である。

【００２１】表３００は、３３ＭＨｚ、６６ＭＨｚおよ
び５０ＭＨｚ動作のタイミング・バジェットを示す。５
０ＭＨｚのタイミング・バジェットには２種類の変形が
示されている。５０ＭＨｚのＡで示した変形は、単なる
例として、現ＰＣＩ仕様の表７−７に提案されている。
しかし、その変形は、５Ｖ信号環境については計算され
ておらず、むしろ３．３Ｖ信号環境を推定している。５
Ｖ信号環境での５Ｖコネクタによる５０ＭＨｚ動作で
は、図３にＢで示したタイミング・バジェットの変形例
が好ましい。本発明の好ましい実施例は、ＴvalとＴpro
pがそれぞれ８ナノ秒を超えず、Ｔsuが少なくとも３ナ
ノ秒で、Ｔskewが１ナノ秒を超えないという、この変形
で示されたタイミング・バジェット値に適合しなければ
ならない。

【００２２】データ処理システムの設計者は、図３にＢ
で示した５０ＭＨｚタイミング・バジェット値にトレー
ドオフを行って、バスの最終的な長さまたはサポートさ
れるロードの数を調整することができる。ただし、その
ようなトレード・オフを行う際、ＴvalとＴpropの合計
は１６ナノ秒を超えてはならず、ＴsuとＴpropの合計は
１１ナノ秒を超えてはならない。適切な平面レイアウト
を用いると、好ましい５０ＭＨｚタイミング・バジェッ
トを満たすならば、３つの拡張スロットを含めて、ＰＣ
Ｉローカル・バスに取り付けられた最高７つのロードが
サポート可能になる。非常に密な平面レイアウトを用い
ると、８つのロード（４つのアダプタ・スロットを含
む）が実現できる。

【００２３】再び図２を参照すると、ＰＣＩホスト・ブ
リッジ２００は、汎用ボードのように動作して、主とし
て３．３Ｖ信号環境を提供するが、目標として５Ｖ信号
環境を許容するように設計すべきである。さらに、ＰＣ
Ｉホスト・ブリッジ２００は、目標の５Ｖに必要な２Ｖ
高いレベルを提供しなければならない。ホスト・ブリッ
ジ２００と任意の５０ＭＨｚ対応のＰＣＩアダプタの両
方の部品は、６６ＭＨｚ仕様の交流および直流駆動点を
満たさなければならない。Ｍ６６ＥＮピンに対応するホ
スト・ブリッジ２００に接続されたバス導体は、５ＫΩ
の抵抗によって入力電源電圧Ｖccまで引き上げるべきで
ある。

【００２４】ＰＣＩクロック発生回路２１０は、６６Ｍ
Ｈｚの接地ピン（Ｍ６６ＥＮ）が接地されている場合は
３３ＭＨｚ、また６６ＭＨｚの接地ピンが接地されてい
ない場合は５０ＭＨｚの適切なクロック・セグメントを
生成するように設計すべきである。したがって、ＰＣＩ
クロック発生回路２１０は、６６ＭＨｚ接地ピンに接続
され、その状態を感知することができる。

【００２５】５０ＭＨｚアダプタ・ボードのピン配列
は、現ＰＣＩ仕様の５Ｖピン配列に従わなければならな
い。特に、キー溝が汎用ボードまたは３．３Ｖボードに
配置される場合は、ボードの両側のピン１２および１３
を接地しなければならない。６６ＭＨｚ仕様の場合と同
様に、Ｍ６６ＥＮつまりアダプタ・ボードのＢ面のピン
４９を、０．０１μＦのキャパシタを用いて容量的に減
結合して、交流戻り経路を完成させることができる。

【００２６】最後に、ＰＣＩホスト・ブリッジ２００お
よび任意の５０ＭＨｚ対応のＰＣＩアダプタは、それが
５０ＭＨｚで動作できることを識別しなければならな
い。これは、読み取り専用の６６ＭＨｚ対応フラグ、つ
まり各５０ＭＨｚ対応ＰＣＩデバイス上に位置するＰＣ
Ｉ状況レジスタのビット５によって行われる。この場
合、構成ソフトウェアは、ＰＣＩホスト・ブリッジ２０
０内の１次状況レジスタと２次状況レジスタを含む、Ｐ
ＣＩローカル・バス２０２に接続されたすべてのデバイ
スの状況レジスタの６６ＭＨｚ対応フラグを検査するこ
とによって、すべてのデバイスの機能を識別することが
できる。

【００２７】図２に示したＰＣＩ拡張アーキテクチャ
は、５Ｖコネクタと５Ｖ信号環境を利用しながら最大５
０ＭＨｚで動作するように設計されたＰＣＩ仕様の互換
スーパーセットである、５Ｖ、５０ＭＨｚのＰＣＩバス
を定義する。この拡張は、５Ｖコネクタを利用し、５０
ＭＨｚアダプタ（５Ｖを利用）と５０ＭＨｚで動作する
６６ＭＨｚアダプタ（汎用ボードを利用）の両方をサポ
ートしながら、１ＰＣＩバスあたりのスロットが６６Ｍ
ＨｚのＰＣＩバスよりも多い高速ＰＣＩバスを提供す
る。

【００２８】６６ＭＨｚよりも低い周波数で動作する高
速ＰＣＩバスを作り出す標準的手法は、６６ＭＨｚアー
キテクチャに対してシステムおよびアダプタを設計する
が、追加のアダプタ・スロットを可能にするために６６
ＭＨｚよりも低い周波数でバスを動作させるものであ
る。すなわち、周波数が低いために、追加の伝播遅延が
許容され、そのため使用される周波数に応じて追加のス
ロットが可能になる。この手法は、６６ＭＨｚのＰＣＩ
アーキテクチャの現行の定義において可能である。

【００２９】ＰＣＩアダプタ・ボードの大部分は、５Ｖ
ボードのままなので、５Ｖコネクタを利用する高速５０
ＭＨｚＰＣＩバスを提供すると、より高速のスロットが
実現可能になるだけでなく、スロットの融通性がさらに
高まる。たとえば、５Ｖの３３ＭＨｚバス（３３ＭＨｚ
で動作する）で必要になれば、５Ｖ５０ＭＨｚのアダプ
タを装着することができる。また、５Ｖ３３ＭＨｚアダ
プタを、５Ｖ５０ＭＨｚバス（やはり３３ＭＨｚで動作
する）上に装着することもできる。５０ＭＨｚの周波数
は、現在３３ＭＨｚと６６ＭＨｚでの動作のみを定義し
ているＰＣＩ規格の拡張に適した選択である。

【００３０】５０ＭＨｚのＰＣＩバスを実施するための
この手法の重要な利点は、システムが、既存の３３ＭＨ
ｚ５Ｖのボードとの後方互換性を維持しながら３３ＭＨ
ｚのＰＣＩ規格から５０ＭＨｚのより高い帯域幅に移行
できることであり、これは、６６ＭＨｚよりも低い周波
数で動作する高速ＰＣＩバスを生成するための標準的手
法では必ずしも可能でない。５０ＭＨｚのアダプタだけ
を装着したとき、バスは５０ＭＨｚで動作する。３３Ｍ
Ｈｚアダプタを少なくとも１つ装着したときは、バスは
３３ＭＨｚで動作する。ここで定義した５０ＭＨｚＰＣ
Ｉ拡張は、３３ＭＨｚまたは６６ＭＨｚあるいは両者の
ＰＣＩ規格と同じプロトコル、信号定義およびコネクタ
配置を共用する。

【００３１】本発明を、好ましい実施例に関して具体的
に示し説明したが、当業者は、本発明の精神および範囲
から逸脱することなく形態および詳細に様々な変更を加
えることができることを理解されよう。

【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００３３】（１）データ処理システムのバスを動作さ
せる方法であって、ＰＣＩインターフェースを利用して
プロセッサを複数のバス導体に接続する段階と、ＴＴＬ
互換信号環境で動作するアドイン・ボード用の少なくと
も１つのコネクタを、前記複数のバス導体に接続する段
階と、３３ＭＨｚを超えるクロック信号を前記複数のバ
ス導体に提供する段階とを含む方法。（２）プロセッサを複数のバス導体に接続する前記段階
が、さらに、５Ｖ信号環境を許容するインターフェース
を利用する段階を含むことを特徴とする、上記（１）に
記載の方法。（３）少なくとも１つのコネクタを接続する前記段階
が、さらに、複数のコネクタを前記複数のバス導体に接
続する段階を含み、各コネクタが、ＴＴＬ互換信号環境
で動作するアドイン・ボードを受け入れることを特徴と
する、上記（１）に記載の方法。（４）クロック信号を提供する前記段階が、さらに、前
記複数のバス導体のうちの選択されたバス導体が接地さ
れていない場合は３３ＭＨｚを超えるクロック信号を提
供する段階と、選択したバス導体が接地されているとの
判定に応答して３３ＭＨｚのクロック信号を提供する段
階とを含むことを特徴とする、上記（１）に記載の方
法。（５）前記コネクタに少なくとも１つのアドイン・ボー
ドを実装する段階をさらに含み、前記アドイン・ボード
が、前記複数のバス導体のうちの選択されたバス導体を
接地することを特徴とする、上記（１）に記載の方法。（６）クロック信号を提供する前記段階が、さらに、前
記複数のバス導体から選択されたバス導体が接地されて
いない場合は３３ＭＨｚを超えるクロック信号を提供す
る段階と、選択されたバス導体が接地されているとの判
定に応答して３３ＭＨｚのクロック信号を提供する段階
とを含むことを特徴とする、上記（５）に記載の方法。（７）クロック信号を提供する前記段階が、さらに、５
０ＭＨｚのクロック信号を提供する段階を含むことを特
徴とする、上記（１）に記載の方法。（８）少なくとも１つのコネクタを接続する前記段階
が、さらに、少なくとも１つの５Ｖコネクタを接続する
段階を含むことを特徴とする、上記（１）に記載の方
法。（９）プロセッサを複数のバス導体に接続するＰＣＩイ
ンターフェースと、前記バス導体に接続されたＴＴＬ互
換信号環境で動作するアドイン・ボード用の少なくとも
１つのコネクタと、３３ＭＨｚよりも高い周波数で動作
し、クロック信号を前記バス導体に提供するクロックと
を備えるデータ処理システム。（１０）前記ＰＣＩインターフェースが５Ｖ信号環境を
許容することを特徴とする、上記（９）に記載のデータ
処理システム。（１１）前記少なくとも１つのコネクタが、さらに、前
記複数のバス導体に接続されたＴＴＬ互換信号環境で動
作するアドイン・ボード用の複数のコネクタを含むこと
を特徴とする、上記（９）に記載のデータ処理システ
ム。（１２）前記クロックが、３３ＭＨｚで動作できること
を特徴とする、上記（９）に記載のデータ処理システ
ム。（１３）さらに、前記コネクタに実装された少なくとも
１つのアドイン・ボードを備え、前記アドイン・ボード
が、前記複数のバス導体のうちの選択されたバス導体を
接地することを特徴とする、上記（９）に記載のデータ
処理システム。（１４）前記クロックが、前記選択されたバス導体の前
記接地を検出し、３３ＭＨｚで動作することを特徴とす
る、上記（１３）に記載のデータ処理システム。（１５）前記クロックが、選択されたバス導体が接地さ
れていない場合は５０ＭＨｚで動作することを特徴とす
る、上記（１３）に記載のデータ処理システム。（１６）前記少なくとも１つのコネクタが、５Ｖのアド
イン・ボードを受け入れることを特徴とする、上記
（９）に記載のデータ処理システム。（１７）前記クロックが、５０ＭＨｚで動作することを
特徴とする、上記（９）に記載のデータ処理システム。

【図面の簡単な説明】

【図１】本発明の好ましい実施例を実施することができ
るデータ処理システムのブロック図である。

【図２】本発明の好ましい実施例によるＰＣＩブリッジ
および拡張スロットのブロック図である。

【図３】様々なバス速度におけるＰＣＩバス動作のタイ
ミング・バジェットの表である。

【図４】ＰＣＩボードおよびスロットのコネクタ・キー
イング・システムの絵画図である。

【符合の説明】

１００データ処理システム１０２プロセッサ１０４キャッシュ１０６システム・メモリ１０８ＰＣＩローカル・バス１１０ＰＣＩブリッジ１１２ネットワーク・アダプタ１１４ＳＣＳＩアダプタ１１６拡張バス・インターフェース１１８サウンド・カード１２０モーション・ビデオ・カード１２２グラフィックス・アダプタ２００システムＰＣＩブリッジ２０２ＰＣＩローカル・バス２０４５０ＭＨｚＰＣＩスロット２０６５０ＭＨｚＰＣＩスロット２０８５０ＭＨｚＰＣＩスロット２１０ＰＣＩスロット

───────────────────────────────────────────────────── フロントページの続き (72)発明者リチャード・エイ・ケリーアメリカ合衆国27502 ノースカロライナ州アペックスブルック・クリーク・ドライブ 200

Claims

【特許請求の範囲】

【請求項１】データ処理システムのバスを動作させる方
法であって、ＰＣＩインターフェースを利用してプロセッサを複数の
バス導体に接続する段階と、ＴＴＬ互換信号環境で動作するアドイン・ボード用の少
なくとも１つのコネクタを、前記複数のバス導体に接続
する段階と、３３ＭＨｚを超えるクロック信号を前記複数のバス導体
に提供する段階とを含む方法。
【請求項２】プロセッサを複数のバス導体に接続する前
記段階が、さらに、５Ｖ信号環境を許容するインターフ
ェースを利用する段階を含むことを特徴とする、請求項
１に記載の方法。
【請求項３】少なくとも１つのコネクタを接続する前記
段階が、さらに、複数のコネクタを前記複数のバス導体
に接続する段階を含み、各コネクタが、ＴＴＬ互換信号
環境で動作するアドイン・ボードを受け入れることを特
徴とする、請求項１に記載の方法。
【請求項４】クロック信号を提供する前記段階が、さら
に、前記複数のバス導体のうちの選択されたバス導体が
接地されていない場合は３３ＭＨｚを超えるクロック信
号を提供する段階と、選択したバス導体が接地されてい
るとの判定に応答して３３ＭＨｚのクロック信号を提供
する段階とを含むことを特徴とする、請求項１に記載の
方法。
【請求項５】前記コネクタに少なくとも１つのアドイン
・ボードを実装する段階をさらに含み、前記アドイン・
ボードが、前記複数のバス導体のうちの選択されたバス
導体を接地することを特徴とする、請求項１に記載の方
法。
【請求項６】クロック信号を提供する前記段階が、さら
に、前記複数のバス導体から選択されたバス導体が接地
されていない場合は３３ＭＨｚを超えるクロック信号を
提供する段階と、選択されたバス導体が接地されている
との判定に応答して３３ＭＨｚのクロック信号を提供す
る段階とを含むことを特徴とする、請求項５に記載の方
法。
【請求項７】クロック信号を提供する前記段階が、さら
に、５０ＭＨｚのクロック信号を提供する段階を含むこ
とを特徴とする、請求項１に記載の方法。
【請求項８】少なくとも１つのコネクタを接続する前記
段階が、さらに、少なくとも１つの５Ｖコネクタを接続
する段階を含むことを特徴とする、請求項１に記載の方
法。
【請求項９】プロセッサを複数のバス導体に接続するＰ
ＣＩインターフェースと、前記バス導体に接続されたＴＴＬ互換信号環境で動作す
るアドイン・ボード用の少なくとも１つのコネクタと、３３ＭＨｚよりも高い周波数で動作し、クロック信号を
前記バス導体に提供するクロックとを備えるデータ処理
システム。
【請求項１０】前記ＰＣＩインターフェースが５Ｖ信号
環境を許容することを特徴とする、請求項９に記載のデ
ータ処理システム。
【請求項１１】前記少なくとも１つのコネクタが、さら
に、前記複数のバス導体に接続されたＴＴＬ互換信号環
境で動作するアドイン・ボード用の複数のコネクタを含
むことを特徴とする、請求項９に記載のデータ処理シス
テム。
【請求項１２】前記クロックが、３３ＭＨｚで動作でき
ることを特徴とする、請求項９に記載のデータ処理シス
テム。
【請求項１３】さらに、前記コネクタに実装された少な
くとも１つのアドイン・ボードを備え、前記アドイン・
ボードが、前記複数のバス導体のうちの選択されたバス
導体を接地することを特徴とする、請求項９に記載のデ
ータ処理システム。
【請求項１４】前記クロックが、前記選択されたバス導
体の前記接地を検出し、３３ＭＨｚで動作することを特
徴とする、請求項１３に記載のデータ処理システム。
【請求項１５】前記クロックが、選択されたバス導体が
接地されていない場合は５０ＭＨｚで動作することを特
徴とする、請求項１３に記載のデータ処理システム。
【請求項１６】前記少なくとも１つのコネクタが、５Ｖ
のアドイン・ボードを受け入れることを特徴とする、請
求項９に記載のデータ処理システム。
【請求項１７】前記クロックが、５０ＭＨｚで動作する
ことを特徴とする、請求項９に記載のデータ処理システ
ム。