CN118433976A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN118433976A
CN118433976A CN202410133773.0A CN202410133773A CN118433976A CN 118433976 A CN118433976 A CN 118433976A CN 202410133773 A CN202410133773 A CN 202410133773A CN 118433976 A CN118433976 A CN 118433976A
Authority
CN
China
Prior art keywords
semiconductor module
antistatic
socket
region
present disclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410133773.0A
Other languages
English (en)
Inventor
石宗铉
姜旦圭
朴焕旭
李康圭
赵正显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118433976A publication Critical patent/CN118433976A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体模块包括：板，包括在第一方向上依次布置的芯片区域和接头区域；半导体芯片，提供在芯片区域上；多个信号接头，提供在接头区域上；以及具有导电性的至少一个防静电部分，提供在接头区域中并与所述多个信号接头间隔开，其中所述多个信号接头和所述至少一个防静电部分在第一方向上依次布置，所述至少一个防静电部分设置在从所述多个信号接头中的至少一个在第一方向上延伸的线上。

Description

半导体模块
技术领域
本公开的示例实施方式涉及其上安装有半导体芯片的半导体模块。
背景技术
半导体模块可以包括印刷电路板，多个半导体模块安装在印刷电路板上，印刷电路板可以插入到主板的插座中并电连接到主板。
然而，当半导体模块插入到插座中时，积聚在插座中的电荷可能流入半导体模块中，因此可能发生静电放电。此外，印刷电路板中的电元件和半导体芯片可能被这样的静电放电直接损坏。
因此，需要防止印刷电路板中的静电放电。
发明内容
一个或更多个示例实施方式提供一种半导体模块，在其中可以防止静电放电。
另外的方面将部分地在下面的描述中阐述，并且部分地将从该描述变得明显，或者可以通过实践所呈现的实施方式而获知。
根据示例实施方式的一方面，一种半导体模块可以包括：板，包括在第一方向上依次布置的芯片区域和接头区域；半导体芯片，提供在芯片区域上；多个信号接头，提供在接头区域上；以及具有导电性的至少一个防静电部分，提供在接头区域中并与所述多个信号接头间隔开，其中所述多个信号接头和所述至少一个防静电部分可以在第一方向上依次布置，所述至少一个防静电部分可以设置在从所述多个信号接头中的至少一个在第一方向上延伸的线上。
根据示例实施方式的一方面，一种半导体模块可以包括：板，包括在第一方向上布置的芯片区域和接头区域以及在接头区域中的至少一个凹口或至少一个突起；半导体芯片，提供在芯片区域上；多个信号接头，提供在接头区域上；以及具有导电性的防静电部分，提供在接头区域中并与所述多个信号接头间隔开，其中防静电部分可以被提供为与所述至少一个凹口相邻或者提供在所述至少一个突起上。
根据示例实施方式的一方面，一种半导体模块可以包括：板，包括在第一方向上依次布置的芯片区域和接头区域；多个信号接头，提供在接头区域上；以及具有导电性的防静电部分，提供在接头区域中并与所述多个信号接头间隔开，其中半导体模块可以在第一方向上插入到插座中并且连接到插座内的连接引脚，所述多个信号接头和防静电部分可以在第一方向上依次布置，在将半导体模块插入到插座中时防静电部分和所述多个信号接头可以依次接触连接引脚。
附图说明
从以下结合附图的描述，本公开的某些示例实施方式的以上和其它的方面、特征和优点将更加明显，附图中：
图1A是示出根据本公开的一实施方式的半导体器件的透视图；
图1B是根据本公开的一实施方式的沿着图1A的线A-A'的截面图；
图2A是示出根据本公开的一实施方式的半导体器件的半导体模块的平面图；
图2B是根据本公开的一实施方式的图2A的部分P1的放大图；
图3A是示出根据本公开的一实施方式的半导体模块的平面图；
图3B是根据本公开的一实施方式的图3A的部分P2的放大图；
图4A是示出根据本公开的一实施方式的半导体模块的平面图；
图4B是根据本公开的一实施方式的图4A的部分P3的放大图；
图5A是示出根据本公开的一实施方式的半导体模块的平面图；
图5B是根据本公开的一实施方式的图5A的部分P4的放大图；
图6A是示出根据本公开的一实施方式的半导体模块的平面图；
图6B是根据本公开的一实施方式的图6A的部分P5的放大图；
图7A是示出根据本公开的一实施方式的半导体模块的平面图；
图7B是根据本公开的一实施方式的图7A的部分P6的放大图；
图8A是示出根据本公开的一实施方式的半导体模块的平面图；
图8B是根据本公开的一实施方式的图8A的部分P7的放大图；
图8C是根据本公开的一实施方式的沿着图8A的线B-B'的截面图；
图9A是示出根据本公开的一实施方式的半导体模块的平面图；
图9B是根据本公开的一实施方式的图9A的部分P8的放大图；
图9C是根据本公开的一实施方式的沿着图9A的线C-C'的截面图；
图10A是示出根据本公开的一实施方式的具有延伸区域的板的情形的放大平面图；
图10B是根据本公开的一实施方式的图10A的部分P9的放大图；
图11A是示出根据本公开的一实施方式的半导体模块的平面图；
图11B是根据本公开的一实施方式的图11A的部分P10的放大图；以及
图11C是根据本公开的一实施方式的沿着图11A的线D-D'的截面图。
具体实施方式
由于本公开可以进行各种修改并具有各种形式，所以其实施方式将在附图中示出并且将在这里被详细地描述。然而，应当理解，本公开不限于具体的公开内容，并包括本公开的思想和范围中包括的所有改变、等同和替代。
在本说明书中，当提到第一部件位于第二部件上时，这可以表示第一部件可以直接形成在第二部件上，或者第三部件可以插置在第一部件和第二部件之间。此外，在附图中，为了有效描述技术内容，部件的厚度被夸大。
在本说明书中使用的术语旨在描述实施方式，并且不旨在限制本公开。在本说明书中，单数形式也包括复数形式，除非在短语中特别提及。在本说明书中使用的术语“包括”、“包含”、“包括……的”和/或“包含……的”不排除除了所提及的部件之外的一个或更多个其它部件的存在或添加。
在下文中，将参照附图更详细地描述本公开的示例实施方式。如这里所使用的，诸如“……中的至少一个”的表述当在一列元件之后时修饰整列元件，而不是修饰列表中的个别元件。例如，表述“a、b和c中的至少一个”应当被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或a、b和c中的全部。
图1A是示出根据本公开的一实施方式的半导体器件的透视图。图1B是根据本公开的一实施方式的沿着图1A的线A-A'的截面图。图2A是示出根据本公开的一实施方式的半导体器件的半导体模块的平面图。图2B是根据本公开的一实施方式的图2A的部分P1的放大图。
参照图1A、图1B、图2A和图2B，半导体器件可以包括半导体模块MD和插座SCK，半导体模块MD可以插入到插座SCK中。
在本公开的一实施方式中，插座SCK可以包括其中容纳半导体模块MD的槽SLT，半导体模块MD可以插入到槽SLT中。在下文中，半导体模块MD插入到插座SCK中的方向可以被称为第一方向D1，垂直于第一方向D1并且半导体模块MD沿其延伸的方向可以被称为第二方向D2，垂直于第一方向D1和第二方向D2两者的方向可以被称为第三方向D3。
半导体模块MD可以包括板BD、安装在板BD上的至少一个半导体芯片SMC、用于传输信号的信号接头TB以及用于防止静电放电的防静电部分ASP。
插座SCK包括槽SLT，槽SLT在第二方向D2上延伸并可以具有空的内部空间使得当插入半导体模块MD的一侧时半导体模块MD的插入部分可以容纳在其中。槽SLT可以具有与半导体模块MD的结构对应的结构。将电连接到半导体模块MD的连接引脚SKP可以提供在槽SLT中。
在本公开的一实施方式中，连接引脚SKP可以分别与信号接头TB一一对应地提供，但是本公开不限于此。当半导体模块MD完全插入到插座SCK的槽SLT中时，连接引脚SKP可以直接接触信号接头TB并因此可以电连接到信号接头TB。结果，当半导体模块MD插入到槽SLT中时，电信号可以从外部电子元件传输到半导体芯片SMC和/或从半导体芯片SMC传输到外部电子元件。在这种情况下，每个信号接头TB的一侧可以电连接到插座SCK的连接引脚SKP，并且其另一侧可以直接/间接电连接到板BD的电路布线CL。
板BD可以提供为具有第一表面S1和与第一表面S1相对的第二表面S2的板形状。板BD可以包括芯片区域CA和接头区域TA，半导体芯片SMC提供在芯片区域CA中，信号接头TB提供在接头区域TA中。芯片区域CA和接头区域TA可以在第一方向D1上依次布置。
半导体芯片SMC、信号接头TB和防静电部分ASP可以提供在板BD的第一表面S1和第二表面S2当中的至少一个表面上。在本公开的一实施方式中，为了便于描述，将描述其中半导体芯片SMC、信号接头TB和防静电部分ASP提供在第一表面S1上的情况作为示例。然而，本公开不限于此，半导体芯片SMC、信号接头TB和防静电部分ASP可以提供在第一表面S1和第二表面S2两者上。
板BD可以提供为各种形状并可以具有例如在垂直于第一方向D1的方向上延伸的矩形形状。
板BD可以是印刷电路板(PCB)。板BD可以包括内部和外部的电路和/或用于连接电路的连接布线(在下文，称为电路布线CL)。电路布线CL可以提供在第一表面S1和/或第二表面S2上，甚至可以在第一表面S1和第二表面S2之间的空间内提供在单层或多层中。在本公开的一实施方式中，板BD可以在其中包括至少一个导电层，并且导电层的至少一部分可以构成电路布线CL。作为示例示出其中导电层对应于电路布线CL的情形，并且当电路布线CL提供在第一表面S1和第二表面S2之间的空间内时，电路布线CL可以布置有插置在其间的绝缘层ISL。当电路布线CL布置有插置在其间的绝缘层ISL时，布置在不同层上的布线可以通过多个贯穿通路以各种方式连接。在下文中，在附图中，为了便于描述，示出电路布线CL在板BD内提供在三层中。然而，导电层不限于此，并且除了用于传输信号的电路布线CL之外，也可以根据需要提供为不具有传输信号的功能的各种形状。
板BD可以通过在板上涂覆铜箔来制作，该板通过以一定厚度压缩诸如苯酚或环氧树脂的各种聚合物而获得。铜箔被图案化以形成电路布线CL。电子部件(例如存储器芯片)可以通过经由凸块连接到电路布线CL而安装在电路布线CL上。板BD可以被分类为其中仅在一侧形成布线的单层PCB和其中在两侧形成布线的双层PCB。此外，如所示的，电路布线CL的层数可以是三个或更多个(在其间设置有绝缘层ISL)，三个或更多个电路布线CL可以根据所形成的电路布线CL的层数而形成在板BD上。
半导体芯片SMC安装在芯片区域CA上。半导体芯片SMC可以以各种尺寸、各种形状和各种数量提供在芯片区域CA上。
根据本公开的一实施方式，多个半导体芯片SMC可以安装在半导体模块MD的板BD上。半导体芯片SMC是存储器芯片，动态随机存取存储器(RAM)(DRAM)或磁RAM(MRAM)可以用作存储器系统的主存储器。在DRAM的情况下，多个半导体存储器芯片可以安装在一个板BD上以构成一个存储器模块从而增大存储器容量，存储器模块可以粗略地分类为单列直插式存储器模块(SIMM)和双列直插式存储器模块(DIMM)。SIMM可以指早期的存储器模块，并可以具有其中引脚仅形成在PCB的一侧的结构。另一方面，在DIMM中，引脚可以形成在PCB的两侧。
半导体芯片SMC可以安装在SIMM和DIMM两者的PCB的一个表面或两个表面上。然而，由于结构的特性，在SIMM的情况下，存储器芯片通常可以安装在PCB的一个表面上，并且在DIMM的情况下，存储器芯片通常可以安装在PCB的两个表面上。
当安装在板BD上的半导体芯片SMC是存储器芯片时，半导体芯片SMC可以包括DRAM、静态RAM(SRAM)、闪存、电可擦除可编程只读存储器(EEPROM)、相变RAM(PRAM)、MRAM和电阻RAM(RRAM)中的至少一种。
半导体芯片SMC可以如上所述安装在板BD的一个表面上，或者安装在其两个表面上。此外，尽管在附图中示出安装了七个半导体芯片SMC，但是安装的半导体芯片SMC的数量不限于七个，并且可以安装各种数量的半导体芯片SMC。例如，8或16个半导体芯片SMC可以安装在板BD上。尽管在附图中示出半导体芯片SMC具有四边形形状，但是半导体芯片SMC可以不以裸芯片形式安装在板BD上，而是可以以封装形式安装在板BD上。
接头区域TA可以提供有多个信号接头TB和防静电部分ASP。
所述多个信号接头TB可以布置为在第二方向D2上彼此间隔开。信号接头TB可以形成为各种形状和尺寸以直接接触插座SCK的连接引脚SKP，这将在下面描述，并且作为示例，每个信号接头TB可以具有在第一方向D1上延伸的矩形形状。
每个信号接头TB可以由导电材料(例如金属，诸如铜或金)制成，并可以使用各种方法(例如电解电镀和无电镀)形成在第一表面S1上。
信号接头TB可以通过形成在板BD上和/或内的电路布线CL电连接到半导体芯片SMC，并可以从半导体芯片SMC接收信号和/或向半导体芯片SMC传输信号。通过信号接头TB，信号可以从半导体芯片SMC传输到其它外部电子元件和/或从其它外部电子元件传输到半导体芯片SMC。
在本公开的一实施方式中，尽管示出在第二方向D2上布置成一列的多个信号接头TB，但是这是为了便于描述，本公开不限于此。在本公开的一实施方式中，两列信号接头TB可以在第二方向D2上布置。在这种情况下，对应于两列信号接头TB的一列连接引脚SKP可以安装在插座SCK中。
防静电部分ASP可以配置为防止当半导体模块MD插入到插座SCK中时可能在板BD中发生的静电放电，并可以提供在板BD的接头区域TA中。防静电部分ASP可以由导电材料制成，使得防静电部分ASP用作电荷的通道。防静电部分ASP可以提供在当半导体模块MD插入到插座SCK中时插座SCK内的连接引脚SKP可首先接触防静电部分ASP的位置。防静电部ASP可以由导电材料制成，因此，当插座SCK的连接引脚SKP接触防静电部分ASP时，电荷朝向防静电部分ASP移动或释放，因此可以减少或防止静电放电。
防静电部分ASP可以以浮置状态提供和/或可以连接到接地以使静电放电最小化。特别地，防静电部分ASP的至少一部分可以连接到预定电路，从而向其施加接地电位。
在本公开的一实施方式中，当半导体模块MD插入到插座SCK中时，防静电部分ASP和信号接头TB可以依次接触插座SCK内的连接引脚SKP，因此可以通过防静电部分ASP防止静电放电。在半导体模块MD插入到插座SCK中之后，连接引脚SKP可以接触信号接头TB，并且防静电部分ASP可以与连接引脚SKP间隔开而不接触连接引脚SKP。
在本公开的一实施方式中，防静电部分ASP可以以各种结构提供，使得防静电部分ASP在信号接头TB之前首先接触连接引脚SKP，因此累积的电荷可以被排出。例如，防静电部分ASP可以以与信号接头TB类似的形式提供在信号接头TB附近。防静电部分ASP可以以去除板BD的一部分使得内部导电的电路布线CL暴露的形式提供，或者可以以安装单独的导电材料的形式提供。
在下文，将描述根据本公开的实施方式的防静电部分ASP的详细示例。
参照图1B、图2A和图2B，半导体模块MD可以包括多个防静电部分ASP，所述多个防静电部分ASP可以包括在第二方向D2上布置的虚设图案DM。虚设图案DM可以提供在信号接头TB和板BD的在插入半导体模块MD的方向上位于一侧的边缘之间。与用于传输信号的信号接头TB不同，虚设图案DM可以浮置或者可以连接到接地。
在本公开的一实施方式中，虚设图案DM可以被提供为分别对应于信号接头TB，因此可以提供在信号接头TB和板BD的边缘之间。作为一示例，当观察一个信号接头TB时，虚设图案DM设置在从信号接头TB在第一方向D1上延伸的延长线EXL上，使得当半导体模块MD插入到插座SCK中时，虚设图案DM首先接触插座SCK内的连接引脚SKP，然后信号接头TB接触连接引脚SKP。在半导体模块MD完全插入到插座SCK中之后，虚设图案DM可以与连接引脚SKP分离并间隔开。
在本公开的一实施方式中，虚设图案DM可以形成在板BD的第一表面S1上并可以由导电材料(例如金属材料，诸如铜或金)制成。虚设图案DM可以由与信号接头TB的材料相同的材料制成。在这种情况下，虚设图案DM可以以与形成信号接头TB的工艺相同的工艺形成，例如，虚设图案DM可以使用电解电镀、无电镀等形成在板BD上。然而，形成虚设图案DM的方法不限于此，并且当制造半导体模块MD时，虚设图案DM可以通过与形成其它部件的工艺不同的单独工艺形成。
以这种方式，如上所述，当在半导体模块MD中形成防静电部分ASP时，可以防止由在半导体模块MD插入到插座SCK中时可能发生的静电放电引起的对半导体芯片SMC、电路和/或布线的损坏。
在现有技术中，当半导体模块插入到插座中时，在插座内累积的电荷可能快速地流过信号接头(其是首先接触连接引脚的导体)并在半导体模块内放电。这样的静电放电可能导致半导体模块中的电子部件中的致命缺陷。因此，本公开的示例实施方式提供防静电部分ASP(例如，包括虚设图案DM)作为通道，累积的电荷可以通过该通道在信号接头TB接触连接引脚SKP之前被单独地释放，因此累积的电荷可以被释放到虚设图案DM。此外，虚设图案DM可以接地。在这种情况下，累积的电荷通过接地的虚设图案DM释放。此外，由于在累积在插座SCK中的电荷被释放之后连接引脚SKP和信号接头TB彼此接触，所以防止由于静电放电对半导体模块MD中的半导体芯片SMC、电路、电路布线CL等的物理损坏。
在本公开的一实施方式中，包括虚设图案DM的防静电部分ASP可以在其上提供信号接头TB的表面上提供在与信号接头TB被插入到插座SCK中的路径相同的线上。因此，即使在异常插入插座(诸如以倾斜状态插入到插座SCK中)时，防静电部分ASP也可以在信号接头TB之前接触连接引脚SKP。因此，即使在异常插入插座时，也可以防止半导体模块MD中的静电放电。
在本公开的一实施方式中，防静电部分ASP可以以各种形状提供。
图3A是示出根据本公开的一实施方式的半导体模块的平面图。图3B是根据本公开的一实施方式的图3A的部分P2的放大图。可以省略与上述那些方面类似的方面的描述。
参照图3A和图3B，根据本公开的一实施方式，虚设图案DM可以提供为防静电部分ASP，并且虚设图案DM可以不分别提供到所有的信号接头TB，而是可以提供为仅对应于信号接头TB中的一些。即使在这种情况下，虚设图案DM也可以以与信号接头TB的布置方向相同的形状布置在第二方向D2上。当半导体模块MD插入到插座SCK中时，虚设图案DM可以提供在与一些信号接头TB插入到插座SCK中的路径相同的线上。
在本公开的一实施方式中，示出为每五个信号接头TB提供一个虚设图案DM，但是本公开不限于此。此外，在一实施方式中示出虚设图案DM以规则的间隔提供，但是本公开不限于此，虚设图案DM按其布置的间隔也可以被不同地限定。可以在频繁发生静电放电的位置提供更多数量的虚设图案DM。例如，在半导体模块MD中，当在中心部分中发生大量静电放电时，可以在中心部分中提供更多数量的虚设图案DM，并且可以在边缘部分处提供比在中心部分中的虚设图案DM的数量更少的数量的虚设图案DM。
根据本公开的一实施方式，作为防静电部分ASP的虚设图案DM可以以提供为在一个方向上延伸得长的形式。
图4A是示出根据本公开的一实施方式的半导体模块的平面图。图4B是根据本公开的一实施方式的图4A的部分P3的放大图。
参照图4A和图4B，防静电部分ASP可以包括虚设图案DM并可以提供为在第二方向D2上延伸得长的条形。
当半导体模块MD插入到插座SCK中时，条形虚设图案DM可以提供在一些信号接头TB插入到插座SCK中的路径上。
在本公开的一实施方式中，示出一个条形虚设图案DM提供在信号接头TB和板BD的边缘之间，但是本公开不限于此。例如，当虚设图案DM具有在第二方向D2上延伸的条形时，条形虚设图案DM可以对应于板BD的提供有信号接头TB的整个边缘，或者可以仅对应于板BD的边缘的与信号接头TB中的一些对应的部分。此外，半导体模块MD可以包括多个条形虚设图案DM。此外，当提供多个条形虚设图案DM时，条形虚设图案DM在第二方向D2上的长度可以相同或不同。此外，条形虚设图案DM按其布置的间隔以及条形虚设图案DM的长度也可以被不同地限定。虚设图案DM可以被提供为在频繁发生静电放电的位置具有更长的长度和更窄的间隔。例如，在半导体模块MD中，当在中心部分中频繁发生静电放电时，中心部分处的条形虚设图案DM可以以长的长度提供，并且边缘部分处的条形虚设图案DM可以以短的长度和宽的间隔提供。
根据本公开的一实施方式，虚设图案DM可以根据板BD的形状以与板BD的形状对应的形式布置。
图5A是示出根据本公开的一实施方式的半导体模块的平面图。图5B是根据本公开的一实施方式的图5A的部分P4的放大图。
参照图5A和图5B，板BD可以具有大致矩形的形状并可以包括在第一方向D1上延伸的区域。例如，板BD可以包括延伸区域EA，在该延伸区域EA中接头区域TA的中心部分在第一方向D1上延伸并向外突出。延伸区域EA可以对应于在半导体模块MD插入到插座SCK中时首先插入到插座SCK中的突出部分。延伸区域EA可以包括倾斜部分SLP，倾斜部分SLP的边缘相对于第二方向D2倾斜。
在本公开的一实施方式中，信号接头TB和防静电部分ASP可以根据板BD的形状针对每个区域具有不同的形状或不同的布置位置。例如，如所示的，防静电部分ASP可以包括多个虚设图案DM，具有形成在板BD的延伸区域EA中的至少一部分，并可以沿着延伸区域EA的倾斜部分SLP倾斜。
在本公开的一实施方式中，信号接头TB和虚设图案DM的长度可以在板BD的其中提供有延伸区域EA的中心部分处(特别是在其中提供有倾斜部分SLP的区域中)各种各样地组合。例如，信号接头TB的长度可以在第二方向D2上逐渐增大或减小以对应于倾斜部分SLP的倾斜度。在这种情况下，所述多个虚设图案DM的长度可以相同。此外，可选地，信号接头TB的所有长度可以是相同的，但是虚设图案DM的长度可以在第二方向D2上逐渐增大或减小以对应于倾斜部分SLP的倾斜度。
在本公开的一实施方式中，当提供具有倾斜部分SLP的延伸区域EA时，防静电部分ASP可以提供在与倾斜部分SLP对应的区域中。由于延伸区域EA是当半导体模块MD插入到插座SCK中时首先接触插座SCK的连接引脚SKP的部分，因此静电放电可能比其它区域更频繁地发生。在一实施方式中，防静电部分ASP可以形成在与倾斜部分SLP对应的区域中，因此可以有效地防止静电放电。
根据本公开的一实施方式，防静电部分不仅可以提供在与信号接头对应的位置，而且可以提供在未提供信号接头的位置。防静电部分可以是当半导体模块插入到插座中时在信号接头接触连接引脚之前接触连接引脚的部分，因此可以释放累积在插座中的电荷。在这种情况下，可以使用除了连接引脚之外的导体(例如紧固引脚)。
图6A是示出根据本公开的一实施方式的半导体模块的平面图。图6B是根据本公开的一实施方式的图6A的部分P5的放大图。
参照图6A和图6B，在根据本公开的一实施方式的半导体模块MD中，从边缘向内凹陷的凹口NCH可以提供在板BD的接头区域TA中。防静电部分ASP可以沿着凹口NCH的边缘提供。
凹口NCH可以提供在预定位置以防止半导体模块MD的错误插入。凹口NCH可以提供在不同的位置，并且插座SCK内部的紧固引脚可以分别提供在这样的位置。因此，仅匹配的半导体模块MD可以插入到匹配的插座SCK中。
例如，如所示的，凹口NCH可以提供在插入侧的中心部分的边缘处，信号接头TB可以不提供在形成凹口NCH的部分处。然而，凹口NCH的位置不限于此，并可以根据半导体模块MD提供在其它位置。
防静电部分ASP可以沿着凹口NCH的周边以虚设图案DM的形式提供为与凹口NCH相邻。形成在凹口NCH的周边中的虚设图案DM也可以在板BD的第一表面S1上由导电材料(例如金属材料，诸如铜或金)制成。虚设图案DM可以由与信号接头TB的材料相同的材料制成。在这种情况下，虚设图案DM可以以与形成信号接头TB的工艺相同的工艺形成，例如，虚设图案DM可以使用电解电镀、无电镀等形成在板BD上。然而，形成虚设图案DM的方法不限于此，并且当制造半导体模块MD时，虚设图案DM可以通过与形成其它部件的工艺不同的单独工艺形成。
当半导体模块MD插入到插座SCK中时，虚设图案DM可以首先接触插座SCK内部的紧固引脚。当半导体模块MD被完全插入时，信号接头TB可以接触连接引脚SKP。因此，当与凹口NCH相邻的虚设图案DM首先接触紧固引脚时，累积的电荷通过紧固引脚释放。因此，防止半导体模块MD中的静电放电。
在本公开的一实施方式中，虚设图案可以以突出的突起而不是从边缘凹陷的凹口的形式提供。
图7A是示出根据本公开的一实施方式的半导体模块的平面图。图7B是根据本公开的一实施方式的图7A的部分P6的放大图。
参照图7A和图7B，从边缘向外突出的突起PRT可以提供在板BD的接头区域TA中。突起PRT可以提供在防静电部分ASP中。
与凹口NCH类似，突起PRT可以提供在预定位置以防止半导体模块MD的错误插入。突起PRT可以提供在不同的位置。匹配的插座SCK可以在与所述不同的位置相对应的位置提供有紧固引脚使得仅匹配的半导体模块MD可以插入到匹配的插座SCK中。
例如，如所示的，突起PRT可以提供在插入侧的中心。信号接头TB可以不提供在板BD的形成有突起PRT的部分中。突起PRT的位置不限于此，突起PRT可以根据半导体模块MD提供在不同的位置。
虚设图案DM(即防静电部分ASP)可以以覆盖或至少部分地覆盖突起PRT的至少一部分的形式提供在形成突起PRT的部分上。形成在突起PRT上的虚设图案DM也可以在板BD的第一表面S1上由导电材料(例如金属材料，诸如铜或金)制成。虚设图案DM可以由与信号接头TB的材料相同的材料制成。在这种情况下，虚设图案DM可以在与形成信号接头TB的工艺相同的工艺中形成，例如，虚设图案DM可以使用电解电镀、无电镀等形成在板BD上。然而，形成虚设图案DM的方法不限于此，并且当制造半导体模块MD时，虚设图案DM可以通过与形成其它部件的工艺不同的工艺形成。
当半导体模块MD插入到插座SCK中时，虚设图案DM可以首先接触插座SCK内部的紧固引脚。在半导体模块MD完全插入之后，信号接头TB可以接触连接引脚SKP。因此，当在突起PRT上的虚设图案DM接触紧固引脚时，累积的电荷通过紧固引脚释放。因此，可以防止半导体模块MD中的静电放电。
在本公开的实施方式中，上述实施方式描述了防静电部分形成为使得由导电材料制成的虚设图案提供在板的第一表面上。然而，本公开不限于此，防静电部分可以形成为使得通过去除板的一部分来形成开口并因此暴露由导电材料制成的导电层的一部分。
图8A是示出根据本公开的一实施方式的半导体模块的平面图。图8B是根据本公开的一实施方式的图8A的部分P7的放大图。图8C是根据本公开的一实施方式的沿着图8A的线B-B'的截面图。
参照图8A至图8C，防静电部分ASP可以被提供为使得开口OPN通过去除板BD的一部分来形成，因此提供在其中的导电层的一部分暴露于外部。尽管图8C还示出电路布线CL的一部分被暴露，但是这是导电层的示例。也就是，由于通过去除板BD的一部分来形成开口OPN，所以暴露部分可以是电路布线CL的一部分或者可以是提供在预定区域中的另一导电层而与信号无关。例如，导电层可以是接地或向其施加电力的布线，但是本公开不限于此。然而，在一实施方式中，电路布线CL将被描述为上述导电层的示例。
板BD可以包括其中具有单层或多层的电路布线CL和提供在电路布线CL上的绝缘层ISL。当电路布线CL具有多层时，绝缘层ISL也提供在电路布线CL的两层之间。多层电路布线CL可以通过提供在绝缘层ISL中的多个导电通路连接。
在本公开的一实施方式中，防静电部分ASP可以通过如下形成：在通过去除绝缘层ISL的与电路布线CL当中的被施加接地电压的接地布线的上表面对应的部分来形成开口OPN时将接地布线的上表面暴露于外部。半导体模块MD可以包括可在第二方向D2上布置的多个开口OPN。开口OPN可以提供在板BD的位于插入信号接头TB和半导体模块MD的方向上的边缘处。
在本公开的一实施方式中，开口OPN可以被提供为分别对应于信号接头TB。可选地，开口OPN的数量小于信号接头TB的数量以对应于信号接头TB中的一些。当开口OPN对应于信号接头TB中的一些时，开口OPN可以以规则的间隔提供。然而，本公开不限于此，并且还可以不同地限定开口OPN按其布置的间隔。更多数量的开口OPN可以提供在频繁发生静电放电的位置。例如，在半导体模块MD中，当在中心部分中发生大量静电放电时，可以在中心部分中提供更多数量的开口OPN，并且可以在边缘部分处提供比在中心部分中的开口OPN的数量少的数量的开口OPN。
此外，开口OPN可以被提供为在第一方向D1上延伸的条形。当开口OPN具有在第二方向D2上延伸的条形时，条形开口OPN可以对应于提供信号接头TB的整个部分，或者仅对应于与信号接头TB中的一些对应的部分。此外，条形开口OPN可以被提供为多个开口OPN。此外，当提供所述多个条形开口OPN时，条形开口OPN在第二方向D2上的长度可以相同或不同。此外，条形开口OPN按其布置的间隔以及条形开口OPN的长度也可以被不同地限定。开口OPN可以被提供为在频繁发生静电放电的位置具有更长的长度和更窄的间隔。例如，在半导体模块MD中，当在中心部分中频繁发生静电放电时，中心部分处的条形开口OPN可以提供为长的长度，并且边缘部分处的条形开口OPN可以提供为短的长度和宽的间隔。
当观察一个信号接头TB时，开口OPN可以设置在从信号接头TB在第一方向D1上延伸的延长线EXL上，使得当半导体模块MD插入插座SCK中时，开口OPN中的电路布线CL首先接触插座SCK内的连接引脚SKP，然后信号接头TB接触连接引脚SKP。在半导体模块MD完全插入到插座SCK中之后，通过开口OPN暴露的电路布线CL可以与连接引脚SKP分离并间隔开。
在本公开的一实施方式中，当防静电部分ASP形成为使得由导电材料制成的布线的一部分在通过去除板的部分而形成开口时暴露时，可以利用斜切(chamfer)。
图9A是示出根据本公开的一实施方式的半导体模块的平面图。图9B是根据本公开的一实施方式的图9A的部分P8的放大图。图9C是根据本公开的一实施方式的沿着图9A的线C-C'的截面图。
参照图9A至图9C，半导体模块MD可以包括将电路布线CL的一部分暴露于外部的斜切部分TRC。斜切部分TRC可以形成在绝缘层ISL中，并可以对应于在插入板BD的方向上的拐角(即，存在信号接头TB的方向上的拐角)。在斜切期间，可以去除绝缘层ISL的一部分，直到电路布线CL暴露于外部。斜切部分TRC可以通过斜切方法形成。具体地，斜切部分TRC可以暴露电路布线CL当中的被施加接地电压的接地布线以形成防静电部分ASP。
在本公开的一实施方式中，当斜切部分TRC通过斜切方法形成时，斜切部分TRC可以对应于板BD的整个边缘。在这种情况下，电路布线CL可以沿着斜切的边缘长地暴露于外部。
在本公开的一实施方式中，即使当使用斜切方法时，在斜切期间暴露于外部的部分也可以通过图案化电路布线CL而各种地变形。
图10A是示出根据本公开的一实施方式的具有延伸区域的板的情形的放大平面图。图10B是根据本公开的一实施方式的图10A的部分P9的放大图。
参照图10A和图10B，斜切部分TRC可以对应于各种区域并可以是对应于板BD的特定区域(例如延伸区域EA的倾斜部分SLP)的部分。
暴露的电路布线CL可以具有如图9A至图9C所示的没有分离的线的形状，可以具有如图10A和图10B所示的多条分离的线的形状。当暴露的电路布线CL包括多条线时，暴露的电路布线CL可以通过如下形成：首先将电路布线CL图案化以具有突起部分和凹入部分，形成绝缘层ISL，然后斜切在电路布线CL上的绝缘层ISL。
当将一个信号接头TB作为参考观察时，当半导体模块MD插入到插座SCK中时，通过斜切而暴露的电路布线CL首先接触插座SCK内的连接引脚SKP，然后信号接头TB接触连接引脚SKP。在半导体模块MD完全插入到插座SCK中之后，通过斜切暴露的电路布线CL可以与连接引脚SKP分离并间隔开。
本公开的防静电部分ASP可以通过另外地制备并且联接导电构件来制造。
图11A是示出根据本公开的一实施方式的半导体模块的平面图。图11B是根据本公开的一实施方式的图11A的部分P10的放大图。图11C是根据本公开的一实施方式的沿着图11A的线D-D'的截面图。
参照图11A至图11C，根据一实施方式的防静电部分ASP可以通过在与信号接头TB间隔开的位置形成覆盖板BD的边缘的覆盖部分CV来形成。覆盖部分CV可以单独地制造，板BD可以以插入的形式紧固到覆盖部分CV。
覆盖部分CV可以由导电材料(例如金属、金属合金、导电的聚合物)制成。
在本公开的一实施方式中，覆盖部分CV可以覆盖板BD的在插入侧处的整个边缘，但是本公开不限于此，覆盖部分CV可以仅覆盖板BD的边缘的一部分。此外，覆盖部分CV可以提供为可以规则的间隔或随机的间隔提供的多个覆盖部分CV。此外，覆盖部分CV可以仅提供在频繁发生静电放电的位置。例如，在半导体模块MD中，当在中心部分中频繁发生静电放电时，覆盖部分CV可以提供在中心部分中并且可以不提供在其它部分中。
覆盖部分CV可以连接到接地或者可以被分离。
在本说明书中，已经描述了各个实施方式，但是除非实施方式彼此不兼容，否则各个实施方式可以彼此组合。例如，在其它实施方式中可以引入具有延伸区域的板，在这种情况下，防静电部分可以变形为对应于延伸区域的形式。此外，具有凹口或突起的板可以与其中提供虚设图案的实施方式或其中暴露内部布线的实施方式组合。在一实施方式中，凹口和突起可以在板的边缘上以彼此间隔开的状态形成。在一实施方式中，在部分区域中，防静电部分可以形成为虚设图案，在另一部分区域中，电路布线可以被暴露，并且在又一部分区域中，可以形成覆盖部分。以这种方式，上述各种实施方式可以以各种形式组合。
具有上述结构的半导体模块可以安装在主板上。至少一个插座可以安装在主板中，半导体模块被插入到插座中使得半导体模块可以电连接到主板。
在根据本公开的实施方式的半导体模块中，当半导体模块被插入到插座中时，由于防止了静电放电，所以损坏被最小化。
在以上描述中提供的每个实施方式不排除与也在这里提供或没有在这里提供但与本公开一致的另一示例或另一实施方式的一个或更多个特征相关联。
尽管已经参照本公开的实施方式具体示出和描述了本公开，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请要求于2023年2月2日在韩国知识产权局提交的韩国专利申请第10-2023-0014061号的优先权，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种半导体模块，包括：
板，包括在第一方向上依次布置的芯片区域和接头区域；
半导体芯片，提供在所述芯片区域上；
多个信号接头，提供在所述接头区域上并配置为向所述半导体芯片传输电信号和/或从所述半导体芯片接收电信号；以及
具有导电性的至少一个防静电部分，所述至少一个防静电部分提供在所述接头区域中并与所述多个信号接头间隔开，
其中所述多个信号接头和所述至少一个防静电部分在所述第一方向上依次布置，以及
其中所述至少一个防静电部分设置在从所述多个信号接头中的至少一个在所述第一方向上延伸的线上。
2.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分为分别对应于所述多个信号接头的多个防静电部分。
3.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分为多个防静电部分，以及
其中所述多个防静电部分对应于所述多个信号接头中的至少一些。
4.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分在与所述第一方向相交的第二方向上延伸。
5.根据权利要求1所述的半导体模块，其中所述接头区域包括在所述第一方向上延伸的延伸区域。
6.根据权利要求5所述的半导体模块，其中所述至少一个防静电部分的至少一部分提供在所述延伸区域内部。
7.根据权利要求6所述的半导体模块，其中所述延伸区域的边缘包括在所述第一方向上倾斜的倾斜部分，以及
其中所述至少一个防静电部分提供在所述倾斜部分内。
8.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分配置为浮置或接地。
9.根据权利要求1所述的半导体模块，其中所述多个信号接头配置为当所述半导体模块在所述第一方向上插入到插座中时连接到所述插座内的连接引脚。
10.根据权利要求9所述的半导体模块，其中所述至少一个防静电部分配置为在将所述半导体模块插入到所述插座中之后与所述连接引脚间隔开。
11.根据权利要求9所述的半导体模块，其中所述至少一个防静电部分配置为在将所述半导体模块插入到所述插座中时在所述多个信号接头连接到所述插座的所述连接引脚之前接触所述插座内的导体。
12.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分和所述多个信号接头包括相同的材料。
13.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分是提供在所述多个信号接头和所述板的边缘之间的至少一个虚设图案。
14.根据权利要求1所述的半导体模块，其中所述板还包括导电层，以及
其中所述至少一个防静电部分通过使所述导电层的至少一部分暴露于外部而形成。
15.根据权利要求1所述的半导体模块，其中所述板还包括导电层和提供在所述导电层上的绝缘层，以及
其中所述导电层的至少一部分通过所述绝缘层中的至少一个开口暴露。
16.根据权利要求1所述的半导体模块，其中所述板还包括：
导电层；和
提供在所述导电层上的绝缘层，
其中所述绝缘层包括斜切部分，以及
其中所述导电层的一部分通过所述斜切部分暴露。
17.根据权利要求1所述的半导体模块，其中所述至少一个防静电部分包括覆盖部分，所述覆盖部分配置为至少部分地覆盖所述板的边缘。
18.一种半导体模块，包括：
板，包括：
在第一方向上依次布置的芯片区域和接头区域，和
在所述接头区域中的至少一个凹口或至少一个突起；
半导体芯片，提供在所述芯片区域上；
多个信号接头，提供在所述接头区域上并配置为向所述半导体芯片传输电信号和/或从所述半导体芯片接收电信号；以及
具有导电性的防静电部分，所述防静电部分提供在所述接头区域中，并与所述多个信号接头间隔开，
其中所述防静电部分被提供为与所述至少一个凹口相邻或提供在所述至少一个突起上。
19.一种半导体模块，配置为在第一方向上插入到插座中，所述半导体模块包括：
板，包括在所述第一方向上依次布置的芯片区域和接头区域；
半导体芯片，提供在所述芯片区域上；
多个信号接头，提供在所述接头区域上；以及
具有导电性的防静电部分，所述防静电部分提供在所述接头区域中并与所述多个信号接头间隔开，
其中所述多个信号接头和所述防静电部分在所述第一方向上依次布置，以及
其中所述防静电部分和所述多个信号接头配置为在将所述半导体模块插入到所述插座中时依次接触所述插座内的连接引脚。
20.根据权利要求19所述的半导体模块，其中所述防静电部分还配置为在将所述防静电部分插入到所述插座中之后与所述连接引脚间隔开。
CN202410133773.0A 2023-02-02 2024-01-30 半导体模块 Pending CN118433976A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2023-0014061 2023-02-02
KR1020230014061A KR20240121433A (ko) 2023-02-02 2023-02-02 반도체 모듈

Publications (1)

Publication Number Publication Date
CN118433976A true CN118433976A (zh) 2024-08-02

Family

ID=89772288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410133773.0A Pending CN118433976A (zh) 2023-02-02 2024-01-30 半导体模块

Country Status (4)

Country Link
US (1) US20240266305A1 (zh)
EP (1) EP4412406A1 (zh)
KR (1) KR20240121433A (zh)
CN (1) CN118433976A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249082A (ja) * 1991-02-01 1992-09-04 Yamaichi Electron Co Ltd 多極コネクタ
US5319523A (en) * 1993-10-20 1994-06-07 Compaq Computer Corporation Card edge interconnect apparatus for printed circuit boards
US5692910A (en) * 1995-05-23 1997-12-02 General Instrument Corporation Printed-circuit board for use with card-edge connector and method
JP5146234B2 (ja) * 2008-09-30 2013-02-20 富士通株式会社 機能拡張装置及びその製造方法、並びに電子装置システム
US20200363687A1 (en) * 2019-05-17 2020-11-19 Sharp Kabushiki Kaisha Circuit substrate and display apparatus

Also Published As

Publication number Publication date
KR20240121433A (ko) 2024-08-09
EP4412406A1 (en) 2024-08-07
US20240266305A1 (en) 2024-08-08

Similar Documents

Publication Publication Date Title
KR100548038B1 (ko) 삽입성과 안정성을 개선하기 위한 오프셋 노치를 갖는메모리 모듈 및 메모리 모듈 커넥터
US6663442B1 (en) High speed interconnect using printed circuit board with plated bores
US7172465B2 (en) Edge connector including internal layer contact, printed circuit board and electronic module incorporating same
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
CN1842248B (zh) 球栅阵列偏栅去耦的设备及方法
US7602615B2 (en) In-grid decoupling for ball grid array (BGA) devices
US20060281361A1 (en) Connection structure of printed wiring board
US8143713B2 (en) Chip-on-board package
KR20070064288A (ko) 1 이상의 인쇄 회로 기판을 포함하고 동일한 형태의 복수의반도체 구성요소들을 포함하는 전자 디바이스 및 그 제조방법
US8422236B2 (en) Pin module and chip on board type use device
US7014473B2 (en) Spiraled electrical contact
US8110751B2 (en) Semiconductor memory module and electronic component socket for coupling with the same
US7918668B1 (en) Socket connector assembly with conductive posts
US7458821B2 (en) Electrical interface for memory connector
CN118433976A (zh) 半导体模块
US6729896B2 (en) Electrical connector with distortion-resistant cover
TW202433724A (zh) 半導體模組
EP1414114B1 (en) Electrical connector
JP2012164654A (ja) 電気コネクタ
CN102349358A (zh) 电路基板及包括该电路基板的电子装置
US20230297272A1 (en) Memory system
US11342697B2 (en) Dual-level pad card edge self-guide and alignment of connector
KR20100044046A (ko) 반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓
KR20240028226A (ko) 모듈 보드 및 이를 포함하는 반도체 모듈
KR20060007205A (ko) 적층 메모리 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication