CN118411964A - 显示面板及电子设备 - Google Patents

Abstract

本申请提供一种显示面板及电子设备。显示面板具有阵列设置的多个像素区，显示面板还包括多个第一子像素电极、多个第一薄膜晶体管、第一连接段及第二连接段；第一子像素电极位于像素区，且不同的第一子像素电极位于不同的像素区；第一薄膜晶体管位于像素区，且不同的第一薄膜晶体管位于不同的像素区；第二连接段的长度大于第一连接段的长度，且第二连接段的电阻等于第一连接段的电阻；位于同一列中相邻的两个像素区中的一者：第一薄膜晶体管的源极通过第一连接段电连接同一像素区的第一子像素电极；位于同一列中相邻的两个像素区中的另一者：第一薄膜晶体管的源极通过第二连接段电连接同一像素区的第一子像素电极。

Description

显示面板及电子设备

技术领域

本申请涉及显示领域，具体涉及一种显示面板及电子设备。

背景技术

液晶显示面板由于具有视角好、耗电低、寿命强等优点而广受用户青睐。液晶显示面板显示画面时的显示效果越来越受到用户的关注。然而，相关技术中的液晶显示面板的显示质量仍有待提升的空间。

发明内容

第一方面，本申请一实施方式提供了一种显示面板，所述显示面板具有阵列设置的多个像素区，所述显示面板还包括：

多个第一子像素电极，所述第一子像素电极位于所述像素区，且不同的第一子像素电极位于不同的像素区；

多个第一薄膜晶体管，所述第一薄膜晶体管位于所述像素区，且不同的第一薄膜晶体管位于不同的像素区；

第一连接段；及

第二连接段，所述第二连接段的长度大于所述第一连接段的长度，且所述第二连接段的电阻等于所述第一连接段的电阻；

位于同一列中相邻的两个像素区中的一者：第一薄膜晶体管的源极通过第一连接段电连接同一像素区的第一子像素电极；

位于同一列中相邻的两个像素区中的另一者：第一薄膜晶体管的源极通过第二连接段电连接同一像素区的第一子像素电极。

第二方面，本申请一实施方式提供一种电子设备，所述电子设备包括如第一方面所述的显示面板。

综上所述，本申请实施方式提供的显示面板，位于同一列中相邻的两个像素区中的一者：第一薄膜晶体管的源极通过第一连接段电连接同一像素区的第一子像素电极。位于同一列中相邻的两个像素区中的另一者：第一薄膜晶体管的源极通过第二连接段电连接同一像素区的第一子像素电极。所述第二连接段的长度大于所述第一连接段的长度，且所述第二连接段的电阻等于所述第一连接段的电阻。因此，可减小甚至避免位于同一列中相邻的两个第一薄膜晶体管与相应的第一子像素电极之间的阻抗差异过大带来的亮暗纹问题。由此可见，本申请实施方式提供的显示面板的显示质量较高。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施方式提供的显示面板的示意图；

图2为图1所示的显示面板另一维度的标识示意图；

图3为图1中所示的显示面板的部分结构示意图；

图4为图3中的第一连接段的示意图；

图5为图3中第二连接段的示意图；

图6为图5中所示的第二连接段中第一段及第二段的分开示意图；

图7为图6所示的第二段中各部位的尺寸示意图；

图8为图6中所示的第一段的各部位的标识示意图；

图9为图5所示的长手结构的细节部件标识图；

图10为图9中所示的长手结构的部分部位在承载基板上的投影示意图；

图11为图3中的部分结构示意图；

图12为图11中沿I-I线的剖线示意图；

图13为图12中第一贯孔及第二贯孔的径向尺寸的标识示意图；

图14为一实施方式提供的第二段的剖面结构示意图；

图15为本申请另一实施方式提供的显示面板的示意图；

图16为本申请一实施方式提供的显示面板的制备方法的流程图；

图17为本申请另一实施方式提供的显示面板的制备方法的流程图；

图18为本申请一实施方式提供的电子设备的示意图。

主要元件标号说明：

电子设备1，显示面板10，显示区10a，非显示区10b，壳体30；

承载基板100，数据线110，扫描线组120，第一扫描线121，第二扫描线122；

像素区110a，第一子像素区110b，第二子像素区110c；

第一子像素电极130，第一薄膜晶体管Q1，第二薄膜晶体管Q2，栅极g，源极s，漏极d；

第一连接段140，短手结构140A，第二连接段150，长手结构150A，第一段151，第一子连接段1511，第一子连接垫1512，第二段152，第一垫部1521，连接部1522，第二垫部1523，第一子导电层152a，第二子导电层152b，第二子连接段141，第二子连接垫142；

第一投影S1，第二投影S2，第三投影S3；

第一绝缘层160，第一贯孔161，绝缘平坦层170，第二贯孔171，第二绝缘层180，第三贯孔181，公共电极190，第二子像素电极210，COF模组230，COF单元231，电路板240，栅极绝缘层260；

第一方向D1，第二方向D2。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”或“实施方式”意味着，结合实施例或实施方式描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请一并参阅图1、图2、图3、图4及图5，图1为本申请一实施方式提供的显示面板的示意图；图2为图1所示的显示面板另一维度的标识示意图；图3为图1中所示的显示面板的部分结构示意图；图4为图3中的第一连接段的示意图；图5为图3中第二连接段的示意图。所述显示面板10具有阵列设置的多个像素区110a，所述显示面板10还包括多个第一子像素电极130、多个第一薄膜晶体管Q1、第一连接段140及第二连接段150。所述第一子像素电极130位于所述像素区110a，且不同的第一子像素电极130位于不同的像素区110a。所述第一薄膜晶体管Q1位于所述像素区110a，且不同的第一薄膜晶体管Q1位于不同的像素区110a。所述第二连接段150的长度大于所述第一连接段140的长度，且所述第二连接段150的电阻等于所述第一连接段140的电阻。其中，位于同一列中相邻的两个像素区110a中的一者：第一薄膜晶体管Q1的源极s通过第一连接段140电连接同一像素区110a的第一子像素电极130。位于同一列中相邻的两个像素区110a中的另一者：第一薄膜晶体管Q1的源极s通过第二连接段150电连接同一像素区110a的第一子像素电极130。

在本实施方式中，所述显示面板10包括间隔设置的多个数据线110及间隔设置的多个扫描线组120。所述扫描线组120包括间隔设置的第一扫描线121及第二扫描线122。所述多个扫描线组120与所述多个数据线110交叉且绝缘设置。相邻的两个数据线110与位于同一扫描信号线组中的第一扫描线121及第二扫描线122共同限定一个像素区110a。

举例而言，在本实施方式的视角中，所述多个数据线110沿第一方向D1间隔排布，且所述数据线110沿第二方向D2延伸。所述多个扫描线组120沿第二方向D2间隔排布，且所述扫描线组120沿第一方向D1延伸，所述扫描线组120包括沿第二方向D2间隔排布的第一扫描线121及第二扫描线122。所述第一方向D1为横向，所述第二方向D2为纵向。可以理解地，随着所述显示面板10的摆放姿态不同，所述第一方向D1和第二方向D2也会发生变化。只要满足所述第一方向D1与所述第二方向D2不同即可。

相邻的两列数据线110、和每个扫描线组120的第一扫描线121及第二扫描线122限定一个像素区110a，因此，所述显示面板10中包括阵列排布的多个像素区110a。

举例而言，所述第M列数据线110、所述第M+1列数据线110、和第K个扫描线组120中的第一扫描线121及第二扫描线122共同限定一个像素区110a，所述像素区110a可命名第MK像素区110a。相应地，所述第M列数据线110、所述第M+1列数据线110、和第K+1个扫描线组120中的第一扫描线121及第二扫描线122共同限定一个像素区110a，所述像素区110a可命名为第M(K+1)像素区110a。相应地，所述第M+1列数据线110、所述第M+2列数据线110、和第K行扫描线组120中的第一扫描线121及第二扫描线122共同限定一个像素区110a，所述像素区110a可命名第(M+1)K像素区110a。

在本实施方式的示意图中，所述第K行扫描线组120标识为120(K)；第K+1行扫描线组120标识为120(K+1)；所述第M列数据线110标识为110(M)；第M+1列数据线110标识为110(M+1)；所述第MK像素区110a标识为110a(MK)；所述第M（K+1）像素区110a标识为110aM(K+1)。

所述第一子像素用于对应第一颜色子像素设置，所述第一颜色子像素可以为红色子像素、或绿色子像素、或蓝色子像素。

位于同一列中相邻的两个像素区110a中的一者：第一薄膜晶体管Q1的源极s通过第一连接段140电连接同一像素区110a的第一子像素电极130；位于同一列中相邻的两个像素区110a中的另一者：第一薄膜晶体管Q1的源极s通过第二连接段150电连接同一像素区110a的第一子像素电极130。

在一实施方式中，位于同一列中相邻的两个第一薄膜晶体管Q1中的一者的通过所述第一连接段140电连接至第M列数据线110；位于同一列中相邻的所述两个第一薄膜晶体管Q1中的另一者的源极s通过所述第二连接段150电连接至第M+1列数据线110。

所述第二连接段150的长度大于所述第一连接段140的长度，且所述第二连接段150的电阻等于所述第一连接段140的电阻，所述第二连接段150的具体情况稍后进行描述。在本实施方式中，所述第一连接段140也称为短手结构140A，所述第二连接段150也称为长手结构150A。

所述像素区110a包括相邻且沿第一方向D1排列的第一子像素区110b及第二子像素区110c。所述第一子像素电极130位于所述第一子像素区110b。所述显示面板10还包括第二子像素电极210及第二薄膜晶体管Q2。所述第二子像素电极210位于所述第二子像素区110c，用于对应第二颜色子像素设置，其中，所述第二颜色子像素与所述第一颜色子像素的颜色不同。所述第二薄膜晶体管Q2的栅极g电连接至所述第二薄膜晶体管Q2所在的像素区110a对应的第二扫描线122；所述第二薄膜晶体管Q2的漏极d电连接至同一像素区110a的第一薄膜晶体管Q1的漏极d连接的数据线110；所述第二薄膜晶体管Q2的源极s通过长手结构150A（即另一第二连接段150）电连接至位于同一像素区110a的第二子像素电极210。

在一实施方式中，所述第二薄膜晶体管Q2的源极s通过长手结构150A（即所述另一第二连接段150）电连接至位于同一像素区110a的第二子像素电极210。所述第二薄膜晶体管Q2的源极s所连接的长手结构150A可参照前面任意实施方式所述，在此不再赘述。

需要说明的是，所述第二连接段150与所述第一连接段140的电阻相等，包括第二连接段150的电阻与第一连接段140的电阻完全相等，或近似相等的情况。具体的，在一实施方式中，将所述第一连接段140的电阻命名为第一电阻R1，将所述第二连接段150的电阻命名为第二电阻R2，那么则有 0.9≤R2：R1≤1.1。举例而言，R2：R1可以为但不仅限于为0.9，或0.95，或1.0，或1.05，或1.1。如此，所述第二连接段150的电阻与所述第一连接段140的电阻相等或近似相等。当所述第二连接段150的电阻与所述第一连接段140的电阻相等（即，R2：R1=1.0）时，可减小甚至避免位于同一行的相邻的第一薄膜晶体管Q1与相应的第一子像素电极130之间的阻抗差异过大带来的亮暗纹问题。当0.9≤R2：R1＜1.0；或者 1.0 ＜R2：R1≤1.1时，可认为所述第二连接段150的电阻与所述第一连接段140的电阻近似相等。如此，虽然所述第二连接段150的电阻与所述第一连接段140的电阻有差异，但是，所述显示面板10显示时，不容易产生人眼可观测到的亮暗纹。

位于同一行中相邻的两个像素区110a中的一者：第一薄膜晶体管Q1的源极s通过第一连接段140电连接同一像素区110a的第一子像素电极130；位于同一行中相邻的两个像素区110a中的另一者：第一薄膜晶体管Q1的源极s通过第二连接段150电连接同一像素区110a的第一子像素电极130。举例而言，将位于同一行中相邻的两个像素区110a分别命名为第MK像素区110a及第M(K+1)像素区110a。其中，位于所述第MK像素区110a中的第一薄膜晶体管Q1源极s通过第一连接段140电连接位于所述第MK像素区110a的第一子像素电极130。位于第M(K+1)像素区110a的第一薄膜晶体管Q1的源极s通过第二连接段150电连接至位于M(K+1)像素区110a的第一子像素电极130。

对于位于第MK像素区110a的第一薄膜晶体管Q1的栅极g及漏极d与数据线110及扫描线组120的连接关系进行详细描述如下。此外，对于位于第M(K+1)像素区110a的第一薄膜晶体管Q1的栅极g及漏极d与数据线110及扫描线组120的连接关系进行描述如下。位于第MK像素区110a的第一薄膜晶体管Q1及位于第M(K+1)像素区110a的第一薄膜晶体管Q1可视为位于同一行中相邻的两个第一薄膜晶体管Q1。

具体地，位于同一行中相邻的两个第一薄膜晶体管Q1中的一者（即位于第MK像素区110a的第一薄膜晶体管Q1）：栅极g电连接第K行扫描线组120中的第一扫描线121，漏极d电连接至第M列数据线110，源极s通过所述第一连接段140电连接至第MK像素区110a的第一子像素电极130。位于同一行中相邻的所述两个第一薄膜晶体管Q1中的另一者(即位于第M(K+1)像素区110a的第一薄膜晶体管Q1)：栅极g电连接第K+1行扫描线组120中的第一扫描线121，漏极d电连接至第M+1列数据线110，源极s通过所述第二连接段150电连接至第M(K+1)像素区110a的第一子像素电极130。

位于同一行中相邻的两个第一薄膜晶体管Q1中的一者（即位于第MK像素区110a的第一薄膜晶体管Q1）的源极s通过所述第一连接段140电连接至第MK像素区110a的第一子像素电极130；位于同一行中相邻的所述两个第一薄膜晶体管Q1中的另一者(即位于第M(K+1)像素区110a的第一薄膜晶体管Q1)的源极s通过所述第二连接段150电连接至第M(K+1)像素区110a的第一子像素电极130；因此，位于同一行中相邻的两个第一薄膜晶体管Q1连接至相应数据线110时的电阻相同，因此，可减小甚至避免位于同一行的相邻的第一薄膜晶体管Q1与相应的第一子像素电极130之间的阻抗差异过大带来的亮暗纹问题。

综上所述，本申请实施方式提供的显示面板10，位于同一列中相邻的两个像素区110a中的一者：第一薄膜晶体管Q1的源极s通过第一连接段140电连接同一像素区110a的第一子像素电极130。位于同一列中相邻的两个像素区110a中的另一者：第一薄膜晶体管Q1的源极s通过第二连接段150电连接同一像素区110a的第一子像素电极130。所述第二连接段150的长度大于所述第一连接段140的长度，且所述第二连接段150的电阻等于所述第一连接段140的电阻。因此，可减小甚至避免位于同一列中相邻的两个第一薄膜晶体管Q1与相应的第一子像素电极130之间的阻抗差异过大带来的亮暗纹问题。由此可见，本申请实施方式提供的显示面板10的显示质量较高。

请参阅图5及图6，图6为图5中所示的第二连接段中第一段及第二段的分开示意图。所述第二连接段150包括第一段151及第二段152。所述第一段151连接所述第一薄膜晶体管Q1的源极s且与所述源极s为一体结构。所述第二段152与所述第一段151异层设置，且电连接所述第一段151及所述第一子像素电极130。

在一实施方式中，所述第一段151连接所述第一薄膜晶体管Q1的源极s，且所述第一段151与所述第一薄膜晶体管Q1的源极s为一体结构。如此，可便于所述源极s与所述第一段151在同一制备工序中制备，节约制备工序及制备成本。

所述第二段152与所述第一段151异层设置，是指，所述第二段152与所述第一段151位于不同的膜层。通常而言，所述第二段152与所述第一段151异层设置时，所述第二段152与所述第一段151之间具有绝缘层，稍后详细描述。

所述第二段152分别连接所述第一段151及所述第一子像素电极130，由此，所述第一薄膜晶体管Q1的源极s通过所述第一段151及所述第二段152与所述第一子像素电极130电连接。

请继续参阅图5、图6及图7，图7为图6所示的第二段中各部位的尺寸示意图。所述第一段151包括第一子连接段1511及第一子连接垫1512。所述第一子连接段1511与所述源极s弯折相连。所述第一子连接垫1512连接所述第一子连接段1511，所述第一子连接垫1512还与所述第二段152电连接。

在本实施方式中，所述第二段152包括依次弯折相连的第一垫部1521、连接部1522及第二垫部1523。所述第一垫部1521用于与所述第一段151电连接，所述第一垫部1521的宽度W1大于所述连接部1522的线宽W0。所述第二垫部1523用于与所述第一子像素电极130电连接，且所述第二垫部1523的宽度W2大于所述连接部1522的线宽W0。

在本实施方式中，所述第二段152包括依次弯折相连的第一垫部1521、连接部1522及第二垫部1523。所述第一垫部1521用于与所述第一段151电连接，所述第一垫部1521的宽度大于所述连接部1522的线宽，因此，所述第一垫部1521与所述第一段151电连接时的电连接性能较好。

进一步地，所述第二垫部1523用于与所述第一子像素电极130电连接，且所述第二垫部1523的宽度大于所述连接部1522的线宽，因此，所述第二垫部1523与所述第一子像素电极130电连接时的电连接性能较好。

进一步地，请参阅图7，所述第一垫部1521的宽度W1满足：2μm≤W1≤50μm。所述第二垫部1523的宽度W2满足：2μm≤W2≤50μm，且W2＜W1。

在一实施方式中，所述第一垫部1521的宽度W1可以为但不仅限于为2μm，或5μm，或10μm，或15μm，或20μm，或25μm，或30μm，或35μm，或40μm，或45μm，或50μm。所述第一垫部1521的宽度W1满足：2μm≤W1≤50μm，一方面可使得所述第一垫部1521与所述第一段151电连接时的电连接性能较好，另一方面，可使得所述第一垫部1521的尺寸相对较小，使得所述显示装置具有较高的开口率。

所述第二垫部1523的宽度W2可以为但不仅限于为2μm，或5μm，或10μm，或15μm，或20μm，或25μm，或30μm，或35μm，或40μm，或45μm，或50μm。所述第二垫部1523的宽度W2满足：2μm≤W2≤50μm，一方面可使得所述第二垫部1523与所述第一子像素电极130电连接时的电连接性能较好，另一方面，可使得所述第二垫部1523的尺寸相对较小，使得所述显示装置具有较高的开口率。

此外，W2＜W1，可进一步地，在有限的空间内将所述第一垫部1521设计的较大，使得所述第一垫部1521与所述第一段151电连接时的电连接性能较好。

请进一步参阅图8、图9及图10，图8为图6中所示的第一段的各部位的标识示意图；图9为图5所示的长手结构的细节部件标识图；图10为图9中所示的长手结构的部分部位在承载基板上的投影示意图。所述显示面板10包括承载基板100。所述第一段151包括第一子连接段1511及第一子连接垫1512。所述第一子连接段1511与所述源极s弯折相连。所述第一子连接垫1512连接所述第一子连接段1511，所述第一子连接垫1512还与所述第二段152的第一垫部1521电连接，其中，第一子连接垫1512的宽度大于所述第一子连接段1511线宽。所述第一子连接垫1512在所述承载基板100上的正投影为第一投影S1，所述第一垫部1521在所述承载基板100上的正投影为第二投影S2，所述第二投影S2位于所述第一投影S1内。

所述第一子连接垫1512的宽度大于所述第一子连接段1511的宽度，因此，所述第一子连接垫1512与所述第二段152的第一垫部1521电连接时，所述第一子连接垫1512与所述第一垫部1521的电连接性能较好。此外，所述第一子连接垫1512在所述承载基板100上的正投影为第一投影S1，所述第一垫部1521在所述承载基板100上的正投影为第二投影S2，所述第二投影S2位于所述第一投影S1内，可进一步提升所述第一子连接垫1512与所述第一垫部1521的电连接性能。

在一实施方式中，所述第二投影S2位于所述第一投影S1内，且所述第二投影S2与所述第一投影S1的比值满足：0.20≤ S2：S1≤0.80。举例而言，S2：S1可以为0.2，或0.25，或0.30，或0.35，或0.40，或0.45，或0.50，或0.55，或0.60，或0.65，或0.70，或0.75，或0.80。

所述第二投影S2位于所述第一投影S1内，且所述第二投影S2与所述第一投影S1的比值满足：0.20≤ S2：S1≤0.80，一方面可进一步提升所述第一子连接垫1512与所述第一垫部1521的电连接性能，另一方面可保证所述显示面板10的开口率。

请进一步参阅图9及图10，所述连接部1522在所述承载基板100上的正投影为S3，其中，所述第三投影S3的部分也落入所述第一投影S1内。如此，所述连接部1522在所述承载基板100上的正投影落入所述第一投影S1的部分，对所述显示面板10的开口率没有影响。因此，所述连接部1522在所述承载基板100上的第三投影S3的部分也落入所述第一投影S1内，使得所述显示面板10具有较高的开口率。

更进一步地，所述连接部1522在所述承载基板100上的第三投影S3的部分也落入所述第一投影S1内，换而言之，所述连接部1522具有与所述第一子连接垫1512的重叠部分。其中，所述重叠部分的长度L0满足：5μm≤L0≤20μm。

举例而言，所述长度L0可以为但不仅限于为5μm，或10μm，或15μm，或20μm。所述重叠部分的长度L0满足：5μm≤L0≤20μm，一方面可保证所述第一垫部1521与所述第一子连接垫1512的重叠面积，使得所述第一垫部1521与所述第一子连接垫1512的连接性能较好；另一方面，使得所述显示面板10具有较高的开口率。

相应地，请继续参阅图4，所述第一连接段140包括第二子连接段141及第二子连接垫142。所述第二子连接段141连接所述第一薄膜晶体管Q1的源极s。在本实施方式中，所述第二子连接段141与所述第一薄膜晶体管Q1的源极s弯折相连，且为一体结构，如此，可节约所述显示面板10的制备工序。所述第二子连接垫142与所述第二子连接段141弯折相连。所述第二子连接垫142用于电连接第一子像素电极130。其中，所述第二子连接垫142的宽度Wa大于所述第二子连接段141的线宽Wb。如此，可提升所述第二子连接垫142与所述第一子像素电极130的电连接性能。

请参阅图11及图12，图11为图3中的部分结构示意图；图12为图11中沿I-I线的剖线示意图。所述显示面板10还包括第一绝缘层(PV1)160、绝缘平坦层（FPA）170及第二绝缘层(PV2)180。所述第一绝缘层160覆盖所述源极s及所述第一段151，所述第一绝缘层160具有第一贯孔161，所述第一贯孔161用于显露所述第一段151的第一子连接垫1512。所述绝缘平坦层170设置于所述第一绝缘层160背离所述源极s的表面，所述绝缘平坦层170具有第二贯孔171，所述第二贯孔171连通所述第一贯孔161。其中，所述第二段152设置于所述绝缘平坦层170背离所述第一绝缘层160的表面，所述第二段152的第一垫部1521电连接通过所述第一贯孔161及所述第二贯孔171与所述第一子连接垫1512电连接。所述第二绝缘层180设置于第二段152背离所述绝缘平坦层170的表面，所述第二绝缘层180具有第三贯孔181，所述第三贯孔181用于显露第二垫部1523。其中，所述第一子像素电极130通过所述第三贯孔181与所述第二垫部1523电连接。

在本实施方式中，所述显示面板10还包括栅极绝缘层260，在图中进行示意，其他结构未进行示意。所述栅极绝缘层260位于所述第一段151靠近所述承载基板100的一侧。

所述第一贯孔161显露所述第一子连接垫1512，所述第二贯孔171连通所述第一贯孔161，所述第二段152设置于所述绝缘平坦层170背离所述第一绝缘层160的表面，因此，所述第二段152的第一垫部1521电连接通过所述第一贯孔161及所述第二贯孔171与所述第一子连接垫1512电连接。

所述第二绝缘层180设置于第二段152背离所述绝缘平坦层170的表面，所述第二绝缘层180具有第三贯孔181，所述第三贯孔181用于显露第二垫部1523，因此，可使得所述第一子像素电极130通过所述第三贯孔181与所述第二垫部1523电连接。

由此，可实现了所述第一薄膜晶体管Q1的源极s通过所述第一段151、所述第二段152与所述第一子像素电极130电连接。由于所述第二连接段150的长度大于所述第一连接段140的长度，且所述第二连接段150的电阻等于所述第一连接段140的电阻，因此，可减小甚至避免位于同一行中相邻的两个第一薄膜晶体管Q1与相应的第一子像素电极130之间的阻抗差异过大带来的亮暗纹问题。由此可见，本申请实施方式提供的显示面板10的显示质量较高。

请参阅图13，图13为图12中第一贯孔及第二贯孔的径向尺寸的标识示意图。进一步地，所述第一贯孔161的径向尺寸L1满足：2μm≤L1≤50μm；所述第二贯孔171的径向尺寸L2满足：3μm≤L2≤50μm；且L1＜L2。

在本实施方式中，所述第一贯孔161的径向尺寸L1可以为但不仅限于为2μm，或5μm，或10μm，或15μm，或20μm，或25μm，或30μm，或35μm，或40μm，或45μm，或50μm。

所述第二贯孔171的径向尺寸L2可以为但不仅限于为3μm，或5μm，或10μm，或15μm，或20μm，或25μm，或30μm，或35μm，或40μm，或45μm，或50μm。

所述第一贯孔161的径向尺寸L1满足：2μm≤L1≤50μm；所述第二贯孔171的径向尺寸L2满足：3μm≤L2≤50μm；可保证所述第二段152的第一垫部1521电连接通过所述第一贯孔161及所述第二贯孔171与所述第一子连接垫1512电连接的连接性能较好。此外，L1＜L2，可便于所述第一贯孔161及所述第二贯孔171制备。

进一步地，在一实施方式中，所述第一贯孔161在所述承载基板100上的正投影落入所述第二贯孔171在所述承载基板100上的正投影的范围内。如此，可提升所述第一段151的第一子连接垫1512通过所述第一贯孔161及所述第二贯孔171与所述第二段152的第一垫部1521的电连接性能。可以理解地，在其他实施方式中，也并不仅限于此，只要所述第一贯孔161与所述第二贯孔171连通，能够使得所述第一段151的第一子连接垫1512通过所述第一贯孔161及所述第二贯孔171与所述第二段152的第一垫部1521电连接即可。

进一步地，所述第一贯孔161在所述承载基板100上的正投影落入所述第二贯孔171在所述承载基板100上的正投影的范围内。此外，在一实施方式中，所述第一贯孔161的投影面积与所述第二贯孔171的投影面积的比值a满足：0.2 ≤a≤0.8。

举例而言，所述第一贯孔161的投影面积与所述第二贯孔171的投影面积的比值a可以为但不仅限于为0.2，或0.3，或0.4，或0.5，或0.6，或0.7，或0.8。当所述第一贯孔161在所述承载基板100上的正投影落入所述第二贯孔171在所述承载基板100上的正投影的范围内；且所述第一贯孔161的投影面积与所述第二贯孔171的投影面积的比值a满足：0.2 ≤a≤0.8时，可进一步提升所述第一段151的第一子连接垫1512通过所述第一贯孔161及所述第二贯孔171与所述第二段152的第一垫部1521的电连接性能。

进一步地，结合前面任意实施方式提供的显示面板10。在本实施方式中，所述第二段152为金属导电件，所述第二段152包括铜(Cu)、铝(Al)、钼(Mo)中的一者或多者，所述第二段152的厚度D满足：1000埃≤D≤5000埃。

1埃等于0.1纳米（nm）。所述第二段152的厚度D可以为但不仅限于为1000埃，或1100埃，或1200埃，或1300埃，或1400埃，或1500埃，或1600埃，或1700埃，或1800埃，或1900埃，或2000埃，或2100埃，或2200埃，或2300埃，或2400埃，或2500埃，或2600埃，或2700埃，或2800埃，或2900埃，或3000埃，或3100埃，或3200埃，或3300埃，或3400埃，或3500埃，或3600埃，或3700埃，或3800埃，或3900埃，或4000埃，或4100埃，或4200埃，或4300埃，或4400埃，或4500埃，或4600埃，或4700埃，或4800埃，或4900埃，或5000埃。

所述第二段152包括铜(Cu)、铝(Al)、钼(Mo)中的一者或多者，所述第二段152的厚度D满足：1000埃≤D≤5000埃，可使得单位长度的第二段152的电阻较小。即便在所述第二段152较长的情况下，仍然可满足所述第二段152的电阻与所述第一段151的电阻之和（之和即为第二连接段150的电阻）等于所述第一连接段140的电阻。因此，可减小甚至避免位于同一行中相邻的两个第一薄膜晶体管Q1与相应的第一子像素电极130之间的阻抗差异过大带来的亮暗纹问题。由此可见，本申请实施方式提供的显示面板10的显示质量较高。

相关技术中的显示面板10中，第二段152通常为单层的氧化铟锡（ITO），因此，所述第二段152的电阻较大。在本实施方式中，所述第二段152为金属导电件，在相同的长度下，金属导电件的电阻可设计的相对较小，因此，本申请实施方式提供的显示面板10，所述第二段152为金属导电件，因此，虽然所述第二连接段150的长度大于所述第一连接段140的长度，但是可利用所述第二段152为金属导电件，所述第二段152包括铜(Cu)、铝(Al)、钼(Mo)中的一者或多者，使得所述第二段152的电阻与所述第一段151的电阻之和（之和即为第二连接段150的电阻）等于所述第一连接段140的电阻。

所述第二段152包括Cu、Al、Mo中的一者或多者，举例而言，所述第二段152包括Cu、Al、Mo中的一者时，所述第二段152为Cu金属导电件；或者，所述第二段152为Al金属导电件；或者，所述第二段152为Mo金属导电件。所述第二段152包括Cu、Al、Mo中的二者时，所述第二段152为Cu和Al的合金；或者，所述第二段152为Cu和Mo的合金；或者，所述第二段152为Al和Mo的合金。所述第二段152包括Cu、Al、Mo的合金。

请参阅图14，图14为一实施方式提供的第二段的剖面结构示意图。在另一实施方式中，所述第二段152包括层叠设置的第一子导电层152a及第二子导电层152b。其中，所述第二子导电层152b相较于所述第一子导电层152a背离所述承载基板100。在一实施方式中，所述第一子导电层152a的附着性能大于所述第二子导电层152b的附着性能；所述第二子导电层152b导电性能大于所述第一子导电层152a的附着性能。如此，所述第二段152不但具有较好的导电性，也具有较好的附着性。

进一步地，在一实施方式中，所述第一子导电层152a的厚度可小于所述第二子导电层152b的厚度。如此，可使得所述第二段152进一步具有较好的导电性。

请一并参阅图1、图2及图15，图15为本申请另一实施方式提供的显示面板的示意图。所述显示面板10具有显示区10a及非显示区10b。所述显示区10a为所述显示面板10中能够显示的区域。所述非显示区10b设置于所述显示区10a的周缘，所述非显示区10b不能显示的区域。所述多个数据线110、所述多个扫描线组120、第一子像素电极130、第一薄膜晶体管Q1、第一连接段140、第二连接段150设置于所述显示区10a。

当所述显示面板10还包括公共电极190（参照图2）时，所述公共电极190设置于所述显示区10a。此外，所述公共电极190位于相邻的两个数据线110之间。在图15中未示意所述公共电极190。

当所述显示面板10还包括第二子像素电极210、及第二薄膜晶体管Q2时，所述第二子像素电极210、及所述第二薄膜晶体管Q2均设置于所述显示区10a。

当对所述显示面板10进行驱动时，可采用列翻转的方式进行驱动。比如，相邻的两个数据线110的极性相反。比如，第M列数据线110的极性为第一极性，那么，第M+1列数据线110的极性为第二极性；相应地，第M+2列数据线110的极性为第一极性，第M+3列数据线110的极性为第二极性。在一实施方式中，所述第一极性为正，相应地，第二极性为负。在另一实施方式中，所述第一极性为负，相应地，第二极性为正。

由前面对所述显示面板10的数据线110和扫描线组120的介绍可知，本申请实施方式提供的显示面板10为双栅（Dual gate）驱动方式。由此可使用较少的数据线110。因此，可节约与所述数据线110电连接的覆晶薄膜（Chip On Film，COF）单元的数量。覆晶薄膜单元简称为COF单元231。具体地，请继续参阅图15，所述显示面板10还包括电路板240及COF模组230。所述COF模组230电连接至所述电路板240及所述多个数据线110。所述COF模组230包括间隔设置的多个COF单元231。所述COF单元231电连接至所述电路板240且电连接至所述多个数据线110中的部分数据线110（可为多个），且不同的COF单元231电连接至不同的数据线110。

此外，在相关技术中，位于同一行中第一薄膜晶体管Q1的漏极d均电连接至同一数据线110，那么，在采用列翻转方式驱动时，由于馈穿（Feed through）电压的存在，会出现正负极对应的子像素的亮度无法完全一致，在人眼以一定频率晃动时，会出现人眼捕捉到正负极对应的子像素的亮度差异，从而使得用户能够觉察到所述显示面板10出现摇头纹。

在本申请实施方式中，位于同一行的相邻的两个第一薄膜晶体管Q1电连接至不同的数据线110，具体地，位于同一列中相邻的两个第一薄膜晶体管Q1中的一者：漏极d电连接至第M列数据线110；位于同一列中相邻的所述两个第一薄膜晶体管Q1中的另一者：漏极d电连接至第M+1列数据线110。因此，本申请实施方式提供的显示面板10相较于现有技术中的显示面板10而言，打乱了位于同一行的子像素的极性排列。具体地，当对所述显示面板10进行驱动时，可采用列翻转的方式进行驱动。比如，相邻的两个数据线110的极性相反。比如，第M列数据线110的极性为第一极性，那么，第M+1列数据线110的极性为第二极性。因此，可减小甚至避免由于第一子像素电极130的耦合电容的馈穿（Feed through）电压的存在导致的摇头纹。更进一步地，本申请实施方式提供的显示面板10再通过对所述第一连接段140及所述第二连接段150的设计，使得位于同一行中相邻的两个第一薄膜晶体管Q1连接至相应数据线110时的电阻相同，因此，可减小甚至避免位于同一行的相邻的第一薄膜晶体管Q1与相应的第一子像素电极130之间的阻抗差异过大带来的亮暗纹问题。因此，本申请实施方式提供的显示面板10的显示效果较好。

本申请还提供了一种显示面板10的制备方法。本申请实施方式提供的显示面板10的制备方法可制备前面实施方式提供的显示面板10。相应地，前面介绍的显示面板10可由本申请实施方式提供的显示面板10的制备方法制备而成。接下来对本申请一实施方式提供的显示面板10的制备方法进行介绍。

请参阅图16，图16为本申请一实施方式提供的显示面板的制备方法的流程图。所述显示面板10的制备方法包括S10a、S20a、S30a、S40a、S50a、S60a、S70a、S80a及S90a。S10a、S20a、S30a、S40a、S50a、S60a、S70a、S80a及S90a详细介绍如下。

S10a，形成第一金属层。

具体地，形成第一金属层包括沉积第一金属层(M1 Depo)、对第一金属层进行图案化(M1 PHT)、蚀刻(WET)及脱膜(M1 Strip)。其中，脱膜为对覆盖在相应膜层上的光阻层进行脱膜，比如，在本实施方式中，脱膜为对所述第一金属层上的光阻层进行脱膜。在一实施方式中，经过S10a之后，可形成所述显示面板中的栅极、扫描线组等。

S20a，依次形成栅极绝缘层及有源层。

具体地，形成栅极绝缘层可采用沉积的方式形成，比如，沉积所述栅极绝缘层。沉积所述栅极绝缘层可简称为GI Depo。形成所述有源层可采用有源层沉积及烘烤（Depo/Bake）、有源层图案化（PHT）及有源层蚀刻工序形成。所述有源层也称为沟道层。

S30a，形成栅极绝缘层。

具体地，形成栅极绝缘层的方式可以采用栅极绝缘层图案化（Photo），栅极绝缘层干燥（GI Dry）及栅极绝缘层脱膜（GI strip）。

S40a，形成源漏极层。

具体地，形成源漏极层可以包括源漏极金属层沉积（SD Depo）、源漏极图案化(SDPHT)、源漏极蚀刻（SD WET）、及脱膜（SD Strip）。

S50a，预形成第一绝缘层及绝缘平坦层。

具体地，预形成第一绝缘层可以包括第一绝缘层c沉积(PV1 Depo)及绝缘平坦层沉积(PFA Depo)、绝缘平坦层图案化（PFA PHT）及绝缘平坦层显影（即，PFA显影）。

S60a，形成第一绝缘层。

具体地，形成第一绝缘层包括第一绝缘层图案化及干燥。其中，第一绝缘层图案化可简写为PV1 PHT，第一绝缘层干燥可简写为（PV1 Dry）。

S70a，形成第一层氧化铟锡层。

具体地，形成第一层氧化铟锡包括沉积（1-ITO Depo）、图案化（1-ITO PHP），蚀刻（1-ITO WET）及脱膜（1-ITO Strip）。经过S70a，第一层氧化铟锡层可形成公共电极。

S80a，形成第二绝缘层。

具体地，形成第二绝缘层的包括第二绝缘层沉积（PV2 Depo）、图案化（PV2 PHT）、蚀刻（PV2 Dry）及脱膜（PV2 Strip）。

S90a，形成第二层氧化铟锡层。

具体地，形成第二层氧化铟锡层包括沉积（2-ITO Depo）、图案化（2-ITO PHP），蚀刻（2-ITO WET）及脱膜（2-ITO Strip）。经过S70a，各个像素电极（比如，第一像素电极及第二像素电极）。

可以理解地，在形成绝缘平坦层之后且在形成第二绝缘层之前，所述显示面板的制备方法还包括：形成第二连接段。所述第二连接段可以为金属。前面介绍的栅极、扫描线组为所述显示面板中的第一层金属（M1）；所述源极、漏极为所述显示面板中的第二层金属层（M2）；所述第二连接段为所述显示面板中的第三层金属层（M3）。

请参阅图17，图17为本申请另一实施方式提供的显示面板的制备方法的流程图。所述显示面板的制备方法包括S10b、S20b、S30b、S40b、S50b、S60b、S70b及S80b。S10b、S20b、S30b、S40b、S50b、S60b、S70b及S80b详细介绍如下。

S10b，形成第一金属层。

具体地，形成第一金属层包括沉积第一金属层(M1 Depo)、对第一金属层进行图案化(M1 PHT)、蚀刻(WET)及脱膜(M1 Strip)。其中，脱膜为对覆盖在相应膜层上的光阻层进行脱膜，比如，在本实施方式中，脱膜为对所述第一金属层上的光阻层进行脱膜。在一实施方式中，经过S10b之后，可形成所述显示面板中的栅极、扫描线组等。

S20b，依次形成栅极绝缘层及有源层。

具体地，形成栅极绝缘层可采用沉积的方式形成，比如，沉积所述栅极绝缘层。沉积所述栅极绝缘层可简称为GI Depo。形成所述有源层可采用有源层沉积及烘烤（Depo/Bbke）、有源层图案化（PHT）及有源层蚀刻工序形成。

S30b，形成栅极绝缘层。

具体地，形成栅极绝缘层的方式可以采用栅极绝缘层图案化（Photo），栅极绝缘层干燥（GI Dry）及栅极绝缘层脱膜（GI strip）。

S40b，形成源漏极层。

具体地，形成源漏极层可以包括源漏极金属层沉积（SD Depo）、源漏极图案化(SDPHT)、源漏极蚀刻（SD WET）、及脱膜（SD Strip）。

S50b，形成第一绝缘层及绝缘平坦层。

具体地，形成第一绝缘层及绝缘平坦层可以包括第一绝缘层c沉积(PV1 Depo)及绝缘平坦层沉积(PFA Depo)、绝缘平坦层图案化（PFA PHT）、绝缘平坦层显影（即，PFA显影）及第一绝缘层干燥（PV1 Dry）。

S60b，形成第一层氧化铟锡层。

具体地，形成第一层氧化铟锡包括沉积（1-ITO Depo）、图案化（1-ITO PHP），蚀刻（1-ITO WET）及脱膜（1-ITO Strip）。经过S70b，第一层氧化铟锡层可形成公共电极、及第一辅连接段。

S70b，形成第二绝缘层。

具体地，形成第二绝缘层的包括第二绝缘层沉积（PV2 Depo）、图案化（PV2 PHT）、蚀刻（PV2 Dry）及脱膜（PV2 Strip）。

S80b，形成第二层氧化铟锡层。

具体地，形成第二层氧化铟锡层包括沉积（2-ITO Depo）、图案化（2-ITO PHP），蚀刻（2-ITO WET）及脱膜（2-ITO Strip）。经过S70b，所述第二层氧化铟锡层可形成第一主连接段的第二段，及各个像素电极（比如，第一像素电极及第二像素电极）。

可以理解地，在形成绝缘平坦层之后且在形成第二绝缘层之前，所述显示面板的制备方法还包括：形成第二连接段。所述第二连接段可以为金属。前面介绍的栅极、扫描线组为所述显示面板中的第一层金属（M1）；所述源极、漏极为所述显示面板中的第二层金属层（M2）；所述第二连接段为所述显示面板中的第三层金属层（M3）。

请参阅图18，图18为本申请一实施方式提供的电子设备的示意图。所述电子设备1可以为但是不仅限于为手机、平板电脑等具有显示面板10的设备。所述电子设备1包括显示面板10。所述显示面板10用于实现所述电子设备1的显示功能。所述显示面板10请参阅前面任意一实施方式描述，在此不再赘述。

在一实施方式中，所述电子设备1还包括壳体30，所述壳体30用于承载所述显示面板10。可以理解地，在其他实施方式中，所述电子设备1可不包括壳体30。本申请实施方式对所述电子设备1是否包括壳体30不做限定。

需要说明的是，上述电子设备1的类型的举例及说明仅为显示面板10一种应用场景的介绍，不应当理解为对本申请实施方式提供的显示面板10的限定。

尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，这些改进和润饰也视为本申请的保护范围。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板具有阵列设置的多个像素区，所述显示面板包括：

多个第一子像素电极，所述第一子像素电极位于所述像素区，且不同的第一子像素电极位于不同的像素区；

多个第一薄膜晶体管，所述第一薄膜晶体管位于所述像素区，且不同的第一薄膜晶体管位于不同的像素区；

第一连接段；及

第二连接段，所述第二连接段的长度大于所述第一连接段的长度，且所述第二连接段的电阻等于所述第一连接段的电阻；

位于同一列中相邻的两个像素区中的一者：第一薄膜晶体管的源极通过第一连接段电连接同一像素区的第一子像素电极；

位于同一列中相邻的两个像素区中的另一者：第一薄膜晶体管的源极通过第二连接段电连接同一像素区的第一子像素电极。

2.如权利要求1所述的显示面板，其特征在于，所述第二连接段包括：

第一段，所述第一段连接所述第一薄膜晶体管的源极且与所述源极为一体结构；

第二段，所述第二段与所述第一段异层设置，且电连接所述第一段及所述第一子像素电极。

3.如权利要求2所述的显示面板，其特征在于，所述第二段包括依次弯折相连的第一垫部、连接部及第二垫部；

所述第一垫部用于与所述第一段电连接，所述第一垫部的宽度大于所述连接部的线宽；

所述第二垫部用于与所述第一子像素电极电连接，且所述第二垫部的宽度大于所述连接部的线宽。

4.如权利要求3所述的显示面板，其特征在于，所述第一垫部的宽度W1满足：2μm≤W1≤50μm；

所述第二垫部的宽度W2满足：2μm≤W2≤50μm，且W2＜W1。

5.如权利要求4所述的显示面板，其特征在于，所述显示面板包括承载基板；

所述第一段包括：

第一子连接段，所述第一子连接段与所述源极弯折相连；及

第一子连接垫，所述第一子连接垫连接所述第一子连接段，且所述第一子连接垫还与所述第二段的第一垫部电连接，其中，第一子连接垫的宽度大于所述第一子连接段线宽，所述第一子连接垫在所述承载基板上的正投影为第一投影，所述第一垫部在所述承载基板上的正投影为第二投影，所述第二投影位于所述第一投影内。

6.如权利要求5所述的显示面板，其特征在于，所述显示面板还包括：

第一绝缘层，所述第一绝缘层覆盖所述源极及所述第一段，所述第一绝缘层具有第一贯孔，所述第一贯孔用于显露所述第一子连接垫；

绝缘平坦层，所述绝缘平坦层设置于所述第一绝缘层背离所述源极的表面，所述绝缘平坦层具有第二贯孔，所述第二贯孔连通所述第一贯孔；

其中，所述第二段设置于所述绝缘平坦层背离所述第一绝缘层的表面，所述第二段的第一垫部电连接通过所述第一贯孔及所述第二贯孔与所述第一子连接垫电连接；及

第二绝缘层，所述第二绝缘层设置于第二段背离所述绝缘平坦层的表面，所述第二绝缘层具有第三贯孔，所述第三贯孔用于显露第二垫部；

其中，所述第一子像素电极通过所述第三贯孔与所述第二垫部电连接。

7.如权利要求6所述的显示面板，其特征在于，所述第一贯孔的径向尺寸L1满足：2μm≤L1≤50μm；所述第二贯孔的径向尺寸L2满足：3μm≤L2≤50μm；且L1＜L2。

8.如权利要求2-7任意一项所述的显示面板，其特征在于，所述第二段为金属导电件，所述第二段包括铜、铝、钼中的一者或多者，所述第二段的厚度D满足：1000埃≤D≤5000埃。

9.如权利要求1所述的显示面板，其特征在于，所述第二连接段为长手结构，所述像素区包括相邻的第一子像素区及第二子像素区；

所述第一子像素电极位于所述第一子像素区；

所述显示面板还包括：

第二子像素电极，位于所述第二子像素区，其中，所述第一子像素电极与所述第二子像素电极对应不同颜色的子像素；及

第二薄膜晶体管，其中，所述第二薄膜晶体管的栅极电连接至所述第二薄膜晶体管所在的像素区对应的第二扫描线；所述第二薄膜晶体管的漏极电连接至同一像素区的第一薄膜晶体管的漏极连接的数据线；所述第二薄膜晶体管的源极通过长手结构电连接至位于同一像素区的第二子像素电极。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9任意一项所述的显示面板。