CN118409670A - 触摸感测显示设备 - Google Patents

Abstract

一种触摸感测显示设备包括：显示面板，在显示面板中以预定时间段交替实施显示面板的显示驱动以显示图像和显示面板的触摸感测驱动以感测显示面板的触摸；栅极驱动电路，包括多个级，其操作被依次激活以驱动显示面板的栅极线，每一级在显示驱动期间在显示帧中根据具有在栅极导通电压和栅极截止电压之间改变的电压电平的显示进位时钟而激活操作并向显示面板输出显示扫描信号，每一级在触摸感测驱动期间在触摸帧中根据在栅极导通电压和栅极截止电压之间改变的触摸进位时钟而激活操作并向显示面板输出触摸扫描信号，在触摸进位时钟处于栅极导通电压时触摸进位时钟的导通脉冲宽度窄于在显示进位时钟处于栅极导通电压时显示进位时钟的导通脉冲宽度。

Description

触摸感测显示设备

相关申请的交叉引用

本申请要求享有于2023年1月30日提交的韩国专利申请No.10-2023-0011833的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。

技术领域

本发明涉及一种触摸感测显示设备。

背景技术

触摸传感器的构造简单并且异常操作的数量较少，给用户提供了便利性，因此正在被应用于各种显示设备。

触摸感测显示设备可基于时分机制交替地驱动显示帧和触摸帧，由此可在图像正在屏幕上显示的同时感测触摸输入。在这种触摸感测显示设备中，由于传统的栅极驱动电路原样地用于时分驱动，所以用于触摸感测的扫描输出时间不足，由此，难以提高触摸性能。

发明内容

为了克服相关技术的上述问题，本发明可提供一种触摸感测显示设备，其可充分确保用于触摸感测的扫描输出时间，以提高触摸性能。

为了实现这些目的和其他优点，根据本发明的意图，如在此具体化和广义描述的，一种触摸感测显示设备包括：显示面板，在所述显示面板中以预定时间段交替实施所述显示面板的显示驱动以显示图像和所述显示面板的触摸感测驱动以感测所述显示面板的触摸；以及栅极驱动电路，所述栅极驱动电路包括多个级，所述多个级的操作被依次激活以驱动所述显示面板的栅极线，其中所述多个级的每一级在显示驱动期间在显示帧中根据具有在栅极导通电压和栅极截止电压之间改变的电压电平的显示进位时钟而激活操作并且向所述显示面板输出显示扫描信号，并且所述多个级的每一级在触摸感测驱动期间在触摸帧中根据在所述栅极导通电压和所述栅极截止电压之间改变的触摸进位时钟而激活操作并且向所述显示面板输出触摸扫描信号，其中在所述触摸进位时钟处于所述栅极导通电压时所述触摸进位时钟的导通脉冲宽度窄于在所述显示进位时钟处于所述栅极导通电压时所述显示进位时钟的导通脉冲宽度。

在一个实施方式中，一种触摸感测显示设备包括：显示面板，所述显示面板包括多个像素、连接至所述多个像素的多条栅极线以及连接至所述多个像素的多条数据线；数据驱动电路，所述数据驱动电路被配置为经由所述数据线向所述像素提供数据电压；以及栅极驱动电路，所述栅极驱动电路被配置为在触摸帧期间经由所述多条栅极线向所述多个像素提供触摸扫描信号，并且在显示帧期间经由所述多条栅极线向所述多个像素提供显示扫描信号，在所述触摸帧期间经由所述多个像素感测所述显示面板的触摸，在所述显示帧期间在所述显示面板上显示图像，其中在所述触摸帧期间提供给所述多个像素的触摸扫描信号的脉冲宽度宽于在所述显示帧期间提供给所述像素的显示扫描信号的脉冲宽度。

附图说明

给本发明提供进一步理解并且并入本申请构成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：

图1是图解根据本发明实施方式的触摸感测显示设备的框图；

图2是图解像素阵列和源极驱动器集成电路的连接构造的图；

图3是图解像素和感测电路的连接构造的图；

图4和5是图解用于基于触摸输入感测像素的源极节点电压的变化的概念的图；

图6是图解能够触摸感测的代表性像素的电路单元的剖面结构的图；

图7是图解基于是否存在触摸输入，驱动晶体管的栅极节点和源极节点的每一个的电压变化的图；

图8和9是图解基于时分机制来实施显示驱动和触摸感测驱动的示例的图；

图10和11是示意性图解栅极驱动电路的级构造的图；

图12是图解在栅极驱动电路中包括的第k级电路的电路构造的图；

图13是图解为了充分确保触摸帧中触摸扫描信号的输出时间而减少传输进位信号所需的时间的概念的图；

图14是图解用于产生显示扫描信号的显示进位时钟和显示扫描时钟的驱动波形的图；

图15是图解用于产生触摸扫描信号的触摸进位时钟和触摸扫描时钟的驱动波形的图；

图16是图解在每个触摸屏块中，通过使用触摸扫描时钟将具有导通时段的触摸扫描信号仅施加给一些栅极线的示例的图。

具体实施方式

下文中，将参照附图详细描述本发明的示例性实施方式。在说明书中，当对每幅图中的要素添加附图标记时，应注意，尽可能地对要素采用已用于在其他图中指代相似要素的相似附图标记。在下文描述中，当确定对相关已知功能或构造的详细描述会不必要地模糊本发明的重点时，将省略此详细描述。

施加给像素的扫描信号(或栅极信号)可在栅极导通电压和栅极截止电压之间摆动。栅极导通电压可被设定为高于晶体管的阈值电压的电压，栅极截止电压可被设定为低于晶体管的阈值电压的电压。晶体管可响应于栅极导通电压导通，并且可响应于栅极截止电压截止。在N沟道晶体管中，栅极导通电压可以是栅极高电压(VGH)，栅极截止电压可以是栅极低电压(VGL)。在P沟道晶体管中，栅极导通电压可以是栅极低电压(VGL)，栅极截止电压可以是栅极高电压(VGH)。

图1是图解根据本发明实施方式的触摸感测显示设备的框图。图2是图解像素阵列和源极驱动器集成电路的连接构造的图。

参照图1和2，根据本发明实施方式的触摸感测显示设备可包括显示面板10、时序控制器11、数据驱动电路12、栅极驱动电路13以及感测电路SU。感测电路SU可内置在数据驱动电路12中，但不限于此。

在显示面板10中显示输入图像的屏幕中，沿列方向(或垂直方向)延伸的第一信号线14可与沿行方向(或水平方向)延伸的第二信号线15交叉，并且多个像素P可分别设置在多个交叉区中，并且可排列为矩阵型以构成像素阵列。第一信号线14可包括用于提供数据电压的多条数据线14A以及用于提供基准电压的多条基准电压线14B。基准电压线14B可将像素P与感测电路SU连接，并且可称为感测线。第二信号线15可以是用于提供扫描信号的栅极线。

像素阵列可包括多条像素集合线(pixel set lines)PL。在此，像素集合线PL可以不指物理信号线，而是可被定义为在水平方向上彼此相邻布置的一条线上的像素的像素集合，或者被定义为一条线上的像素的像素块(pixel block)。像素P可被分组成多个组并且可实现各种颜色。当用于实现色彩的像素组被定义为单元像素UPXL时，一个单元像素UPXL可包括红色(R)、绿色(G)、蓝色(B)和白色(W)像素。构成一个单元像素UPXL的R、G、B和W像素可在水平方向上彼此相邻地布置，并且可被设计为共享相同的基准电压线14B，由此可简化像素阵列。

时序控制器11可基于触摸输入的存在与否、关于用户的模式选择信息以及在显示设备和用户之间的距离信息，将非触摸驱动模式转换成触摸驱动模式或与其相反的驱动模式。非触摸驱动模式可以是用于执行显示操作和外部补偿操作的驱动模式。触摸驱动模式可以是除了显示操作和外部补偿操作之外进一步执行触摸感测操作的驱动模式。

在非触摸驱动模式中，所有帧都可以是用于显示驱动的显示帧。另一方面，在触摸驱动模式中，用于显示驱动的显示帧和用于触摸感测驱动的触摸帧可在确定时间段交替地执行。例如，触摸帧在显示帧之后。在此，确定时间可以是一帧时间，在这种情形下，一个显示帧可排列在相邻的触摸帧之间。但是，发明构思不限于此。确定帧可以是几帧时间，在这种情形下，多个显示帧可排列在相邻的触摸帧之间。

一个帧可包括：垂直有效时段(vertical active period)，其中新图像数据DATA被扫描(或刷新或更新)；以及垂直消隐时段(vertical blank period)，其中未执行图像数据DATA的扫描。显示驱动可在显示帧的垂直有效时段中执行，触摸感测驱动可在触摸帧的垂直有效时段中执行。外部补偿驱动可在显示帧和触摸帧的每一个的垂直消隐时段中执行。外部补偿驱动可用于感测像素P的器件特性值(驱动晶体管的阈值电压和电子迁移率以及发光器件的阈值电压)。

时序控制器11可通过使用补偿值来校正从主机系统输入的数字视频数据，然后可将校正后的图像数据DATA提供给数据驱动电路12，其中补偿值根据基于外部补偿驱动的像素感测值而得到。时序控制器11可从主机系统接收诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和点时钟DCLK之类的时序信号，以产生用于控制栅极驱动电路13的操作时序的栅极时序控制信号GDC以及用于控制数据驱动电路12的操作时序的数据时序控制信号DDC。

时序控制器11可将预定基准值与基于触摸感测操作的触摸感测值进行比较，以获得关于触摸输入位置的坐标信息并且可将坐标信息传输给主机系统。主机系统可运行对应于坐标信息的触摸应用程序。

数据驱动电路12可包括一个或多个源极驱动IC SDIC。每个源极驱动IC SDIC可包括：锁存器阵列；分别连接至数据线14A的多个数模转换器DAC；分别连接至感测线14B的多个感测电路SU；将感测电路SU选择性地连接至多个模数转换器ADC的多个多路复用开关SS；以及依次导通多路复用开关SS的移位寄存器SR。

锁存器阵列可基于数据控制信号DDC锁存从时序控制器11输入的校正后的图像数据DATA，并且可将锁存的图像数据DATA提供给数模转换器DAC。数模转换器DAC可将锁存的图像数据DATA转换成显示数据电压并且可将显示数据电压提供给数据线14A。在外部补偿驱动中，数模转换器DAC可产生预定的外部感测数据电压并且可将外部感测数据电压提供给数据线14A。在触摸感测驱动中，数模转换器DAC可产生预定的触摸驱动数据电压并且可将触摸驱动数据电压提供给数据线14A。

感测电路SU可在外部补偿驱动和触摸感测驱动中共同使用，由此可去除用于触摸感测的单独触摸感测电路。由于可以在无需单独触摸感测电路的条件下执行触摸感测，所以可简化源极驱动IC，从而可降低功耗和制造成本。

感测电路SU可基于数据控制信号DDC向感测线14B提供基准电压Vpre，或者可采样经由感测线14B输入的触摸感测值或器件特性感测值，并且可向模数转换器ADC提供采样的触摸感测值或器件特性感测值。

模数转换器ADC可接收时钟信号，将从感测电路SU输入的触摸感测值或器件特性感测值转换成数字感测信号SLV并且可将数字感测信号SLV传输给时序控制器11。

栅极驱动电路13可通过使用级电路STG，基于栅极控制信号GDC产生适用于显示驱动、外部补偿驱动和触摸感测驱动的扫描信号(图3的SCAN)，然后可将扫描信号SCAN提供给栅极线15。扫描信号可包括用于显示驱动的显示扫描信号、用于外部补偿驱动的外部感测扫描信号以及用于触摸感测驱动的触摸扫描信号。显示扫描信号的导通时段(on period)可对应于显示数据电压的提供时间。外部感测扫描信号的导通时段可对应于外部感测数据电压的提供时间。触摸扫描信号的导通时段可对应于触摸驱动数据电压的提供时间。

栅极控制信号GDC可包括多个扫描时钟和多个进位时钟(carry clocks)。进位时钟的导通脉冲宽度可被设计为在触摸感测驱动中的导通脉冲宽度窄于在显示驱动中的导通脉冲宽度，由此进位信号的传输时间可在触摸帧中缩短。在触摸帧中能够被分配用于输出触摸扫描信号的时间可与进位信号的传输时间的减少成比例地增加，由此可提高触摸性能。

图3是图解像素P和感测电路SU的连接构造的图。

参照图3，像素P可被实现为能够执行外部补偿操作和触摸感测操作的结构。像素P可包括发光器件OLED、驱动晶体管DT、存储电容器Cst、第一开关晶体管ST1和第二开关晶体管ST2。晶体管DT、ST1和ST2的每一个可被实现为薄膜晶体管(TFT)。TFT可被实现为P型、N型或者共同提供P型和N型的混合型。此外，TFT的半导体层可包括非晶硅、多晶硅或氧化物。

发光器件OLED可包括：连接至源极节点DTS的阳极；连接至低电平驱动电压EVSSS的输入端子的阴极；以及设置在阳极和阴极之间的有机化合物层。有机化合物层可包括空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)。

驱动晶体管DT可基于其栅极-源极电压(下文称为Vgs)控制输入给发光器件OLED的驱动晶体管DT的漏极-源极电流(下文称为Ids)的电平。驱动晶体管DT可包括：与栅极节点DTG连接的栅极；与高电平驱动电压EVDD的输入端子连接的漏极；以及与源极节点DTS连接的源极。

存储电容器Cst可连接在栅极节点DTG和源极节点DTS之间，并且可在预定时段期间保持驱动晶体管DT的栅极-源极电压。

第一开关晶体管ST1可基于来自栅极线15的扫描信号SCAN将数据线14A与栅极节点DTG电连接，并且可允许数据电压Vdata充入到栅极节点DTG。第一开关晶体管ST1可包括：与栅极线15连接的栅极；与数据线14A连接的漏极；以及与栅极节点DTG连接的源极。

第二开关晶体管ST2可基于扫描信号SCAN将源极节点DTS与感测线14B电连接，由此可允许基准电压Vpre充入到源极节点DTS。此外，第二开关晶体管ST2可允许与驱动晶体管DT的漏极-源极电流Ids对应的源极节点电压充入到感测线14B的线电容器LCa。第二开关晶体管ST2可包括：与栅极线15连接的栅极；与感测线14B连接的漏极；以及与源极节点DTS连接的源极。

参照图3，感测电路SU可被实现为电压感测型。

感测电路SU可用于感测存储在感测线14B的线电容器LCa中的电压，并且可包括基准电压控制开关SW1、采样开关SW2以及采样和保持单元S/H。基准电压控制开关SW1可基于基准控制电压信号SPRE导通并且可将基准电压Vpre的输入端子与感测线14B连接。采样开关SW2可基于采样控制信号SAM导通并且可将感测线14B与采样和保持单元S/H连接。

当驱动晶体管DT退化或者当存在触摸输入时，驱动晶体管DT的栅极-源极电压Vgs可改变，由此驱动晶体管DT的漏极-源极电流Ids可改变。驱动晶体管DT的源极节点DTS的电压可基于驱动晶体管DT的漏极-源极电流Ids的电平而改变。在第二开关晶体管ST2导通的同时，驱动晶体管DT的源极节点DTS的电压可存储在感测线14B的线电容器LCa中。在采样开关SW2导通的同时，采样和保持单元S/H可采样并保持存储在感测线14B的线电容器LCa中的驱动晶体管DT的源极节点DTS的电压，然后可将采样的电压传输给模数转换器ADC。

图4和5是图解用于基于触摸输入感测像素的源极节点电压的变化的概念的图。

下文将参照图4和图5描述在根据本发明实施方式的触摸感测显示设备中感测触摸输入的原理。

当在驱动晶体管的栅极-源极电压Vgs被设定为触摸驱动数据电压和基准电压之间的差电压的状态下，诸如手指之类的触摸输入物体接触显示面板的屏幕时，驱动晶体管的栅极-源极电压Vgs可通过在触摸输入物体和驱动晶体管之间的触摸电容器Ctouch而降低。触摸电容器Ctouch可以是在触摸输入物体和驱动晶体管的栅极节点DTG之间的电容性电容器(capacitive capacitor)。当驱动晶体管的栅极-源极电压Vgs降低时，驱动晶体管的漏极-源极电流Ids可减小，由此可基于驱动晶体管的源极节点电压Vs在由触摸输入物体触摸的像素和未触摸像素之间改变，来确定是否存在触摸输入。根据TFT电流公式，漏极-源极电流Ids可与栅极-源极电压Vgs的平方成比例。因此，即使基于触摸输入的栅极-源极电压Vgs的变化量很小，漏极-源极电流Ids也可放大，由此源极节点电压Vs可快速偏移，从而提高触摸感测性能。在图5中，Vg可表示驱动晶体管的栅极节点电压。

图6是图解能够触摸感测的代表性像素P的电路单元的剖面结构的图。

由于与触摸输入物体接触的面积远大于由一个像素占据的面积，所以根据本发明实施方式的触摸感测设备可仅感测关于一些像素(下文称为代表性像素)的触摸输入，由此可缩短触摸感测周期，从而提高触摸报告率(touch report rate)。

参照图6，代表性像素P可包括显示图像的发光部EP和不显示图像的电路单元CP。代表性像素P的发光部EP可包括图3的发光器件OLED。代表性像素P的电路单元CP可包括图3的驱动晶体管DT、存储电容器Cst、第一开关晶体管ST1以及第二开关晶体管ST2。

如图6所示的代表性像素P的电路单元CP可包括堆叠在基板GLS上的绝缘层BUF、GI和OC以及导电图案M1、M2和PXL。在输入触摸时，随着驱动晶体管的栅极-源极电压Vgs的增加，触摸感测性能可提高。为此，优选地，与驱动晶体管的栅极连接的栅极节点可被设置为相比与驱动晶体管的源极连接的源极节点更靠近基板GLS。因此，可改善关于触摸输入的反应性。此外，由于驱动晶体管的源极节点与发光器件的内部电容器连接，所以当源极节点被设置为相比栅极节点更靠近基板GLS时，与触摸输入对应的栅极-源极电压Vgs变化(即，关于触摸输入的反应性)可非常小，由此可不适于触摸感测。发光器件的内部电容器可以是位于阳极PXL和阴极之间的电容器。

下文将参照图6详细描述代表性像素P的阵列构造。

代表性像素P的源极节点DTS的电压可以是触摸感测的目标(target)。代表性像素P可包括与源极节点DTS电性断开的栅极节点DTG。栅极节点DTG可包括：面对源极节点DTS并且作为存储电容器Cst的一个电极的第一导电图案M1，其中在第一导电图案M1和源极节点DTS之间具有一个或多个绝缘层GI和BUF；以及经由穿过绝缘层GI和BUF的第一接触孔CH1与第一导电图案M1连接的第二导电图案M2。此外，源极节点DTS可以是设置在绝缘层GI和BUF上并且作为存储电容器Cst的另一电极的第三导电图案M3。在这种情形下，在第一导电图案M1、第二导电图案M2和第三导电图案M3中的第一导电图案M1可被设置为最靠近基板GLS。

也就是说，被形成为靠近基板GLS的第一导电图案M1可用作触摸电极，此外，可用作光阻挡图案。第一导电图案M1可阻挡入射在驱动晶体管的半导体层ACT上的外部光，由此防止驱动晶体管的特性值由于外部光而退化。

第一导电图案M1可被缓冲绝缘层BUF和栅极绝缘层GI覆盖，并且可经由第一接触孔CH1与设置在栅极绝缘层GI上的第二导电图案M2电连接。第二导电图案M2可构成驱动晶体管的栅极。

作为存储电容器Cst的另一电极的第三导电图案M3可设置在第一导电图案M1上，并且在第一导电图案M1和第三导电图案M3之间具有缓冲绝缘层BUF和栅极绝缘层GI。第三导电图案M3可包括与第二导电图案M2的材料相同的材料，并且可与第二导电图案M2一起构成相同的层。驱动晶体管的源极可通过向半导体层ACT提供导电性或者在半导体层ACT上堆叠导电层而形成，并且可经由接触孔与第三导电图案M3电连接。

第二导电图案M2和第三导电图案M3可被平坦化层OC覆盖，并且发光器件的阳极PXL可形成在平坦化层OC上。尽管未示出，但是驱动晶体管的源极DTS和发光器件的阳极PXL可经由穿过平坦化层OC的接触孔彼此电连接。

图7是图解基于是否存在触摸输入，驱动晶体管的栅极节点和源极节点的每一个的电压变化的图。

参照图7，对应于代表性像素的触摸输入可在触摸扫描信号T-SCAN的导通脉冲时段ON中感测。图7中的OFF表示截止脉冲时段。响应于触摸扫描信号T-SCAN，触摸驱动数据电压可被施加给驱动晶体管的栅极节点DTG，基准电压Vpre可被施加给驱动晶体管的源极节点DTS，由此驱动晶体管可导通，并且漏极-源极电流Ids可在驱动晶体管中流动。

当在导通脉冲时段的第一时间t1接收到触摸输入时，对应于Vgs1的Ids1可在驱动晶体管中流动。驱动晶体管的Ids1可小于在没有触摸输入时的Ids2。换句话说，与存在触摸输入的位置对应的第一代表性像素的Ids1可小于与不存在触摸输入的位置对应的第二代表性像素的Ids2。

当在导通脉冲时段的第二时间t2执行触摸感测时，驱动晶体管的源极节点DTS的电压可被感测为基于Ids1的Vsen。驱动晶体管的Vsen可小于在不存在触摸输入时基于Ids2的Vsen’。换句话说，与存在触摸输入的位置对应的第一代表性像素的Vsen可小于与不存在触摸输入的位置对应的第二代表性像素的Vsen’。

因此，可基于作为驱动晶体管的源极节点DTS的电压的Vsen和Vsen’之差来确定是否存在与代表性像素对应的触摸输入。

图8和9是图解基于时分机制来实施显示驱动和触摸感测驱动的示例的图。

参照图8，用于显示驱动的显示帧D-Frame和用于触摸感测驱动的触摸帧T-Frame可交替。触摸帧T-Frame可排列在两个相邻的显示帧D-Frame之间。在显示面板中可以预定时间段交替实施显示驱动以显示图像和触摸感测驱动以感测显示面板的触摸。

显示驱动可用于将图像数据写入到显示面板的所有像素P中以更新图像，并且可在显示帧D-Frame的垂直有效时段中执行。触摸感测驱动可在触摸帧T-Frame的垂直有效时段中执行，并且由于仅对代表性像素P执行触摸感测驱动，所以分配给触摸感测的时间可被确保为较长。由于分配给触摸感测的时间较长，所以触摸感测周期可缩短，可提高触摸报告率。

此外，可在显示帧D-Frame和触摸帧T-Frame的每一个的垂直消隐时段中执行外部补偿驱动。

参照图9，显示面板的屏幕可被划分为多个触摸屏块TBLK，可以触摸屏块TBLK为单位来感测触摸输入。触摸屏块TBLK的每一个可包括多条像素集合线PL1至PLn，并且在每个触摸屏块TBLK中的像素集合线PL1至PLn的其中之一可利用代表性像素来配置。也就是说，每个触摸屏块TBLK包括多个像素行。在多个触摸屏块的每一个中包括的单个像素行可被配置为在触摸帧期间接收触摸扫描信号并且在触摸屏块中的其余像素行不接收触摸扫描信号，并且在多个触摸屏块的每一个中包括的多个不同的像素行的每一个可被配置为在显示帧期间接收显示扫描信号。

栅极驱动电路可在显示帧D-Frame中将显示扫描信号D-SCAN施加给所有像素，并且可在触摸帧T-Frame中将触摸扫描信号T-SCAN施加给代表性像素。在触摸帧期间用于开启像素的触摸扫描信号T-SCAN的导通脉冲宽度PW1可宽于在显示帧期间用于开启像素的显示扫描信号D-SCAN的导通脉冲宽度PW2。由于触摸扫描信号T-SCAN的导通脉冲宽度PW1相比显示扫描信号D-SCAN的导通脉冲宽度较宽，所以可提高触摸屏块TBLK的触摸感测性能。

图10和11是示意性图解栅极驱动电路13的级构造的图。

参照图10和11，栅极驱动电路13可包括第一至第k级电路STG(1)至STG(k)、栅极驱动电压线131以及时钟信号线132。此外，栅极驱动电路13可进一步包括相对于第一级电路STG(1)设置为在前级(previous stage)的虚拟级电路(或虚拟级)DST1。

栅极驱动电压线131可将从电源电路(未示出)提供的高电平电压GVDD和低电平电压GVSS传输给第一至第k级电路STG(1)至STG(k)以及虚拟级电路DST1。在本发明的实施方式中，栅极驱动电压线131可包括分别传输具有不同电压电平的第一高电平电压GVDD1和第二高电平电压GVDD2的两条高电平电压线以及分别传输具有不同电压电平的第一低电平电压GVSS1、第二低电平电压GVSS2和第三低电平电压GVSS3的三条低电平电压线。但是，这可仅是一个实施方式，在栅极驱动电压线131中包括的电压线的数量可改变。

时钟信号线132可将从时序控制器11提供的多个时钟信号(例如进位时钟信号CRCLK和扫描时钟信号SCLK)传输给第一至第k级电路STG(1)至STG(k)以及虚拟级电路DST1。

进位时钟信号CRCLK可被实现为具有不同相位的第一进位时钟CRCLK1、第二进位时钟CRCLK2和第三进位时钟CRCLK3，但不限于此。第一进位时钟CRCLK1、第二进位时钟CRCLK2和第三进位时钟CRCLK3可在栅极导通电压和栅极截止电压之间摆动的同时进行相位偏移。第一进位时钟CRCLK1、第二进位时钟CRCLK2和第三进位时钟CRCLK3可分别经由第一进位时钟线132-1、第二进位时钟线132-2和第三进位时钟线132-3被提供给第一至第k级电路STG(1)至STG(k)。第一至第k级电路STG(1)至STG(k)的每一个可基于相位序列机制(phase sequence scheme)接收第一进位时钟CRCLK1、第二进位时钟CRCLK2和第三进位时钟CRCLK3的其中之一，并且可输出与接收的进位时钟对应的进位信号C(1)至C(k)。第一至第k级电路STG(1)至STG(k)的每一个的级操作(stage operation)可基于在前的进位信号被激活。

扫描时钟信号SCLK可被实现为具有不同相位的第一至第十二扫描时钟SCLK1至SCLK12，但不限于此。第一至第十二扫描时钟SCLK1至SCLK12可在栅极导通电压和栅极截止电压之间摆动的同时进行相位偏移。第一至第十二扫描时钟SCLK1至SCLK12可分别经由第一至第十二扫描时钟线232-1至232-12被提供给第一至第k级电路STG(1)至STG(k)。第一至第k级电路STG(1)至STG(k)的每一个可基于相位序列机制接收第一至第十二扫描时钟SCLK1至SCLK12的其中之一，并且可输出与接收的扫描时钟对应的扫描信号SCOUT(1)至SCOUT(n)。第一至第k级电路STG(1)至STG(k)的每一个的级操作可基于在前的进位信号被激活。虚拟级电路DST1可基于起始信号VST而激活操作。

在本发明的实施方式中，每个级电路可输出四个栅极信号SCOUT和一个进位信号C。例如，第一级电路STG(1)可输出第一至第四栅极信号SCOUT(1)至SCOUT(4)以及第一进位信号C(1)，第二级电路STG(2)可输出第五至第八栅极信号SCOUT(5)至SCOUT(8)以及第二进位信号C(2)。

从第一至第k级电路STG(1)至STG(k)输出的栅极信号的数量可与设置在显示面板中的栅极线的数量匹配。在本发明的实施方式中，级电路的数量k可以是栅极线的数量n的1/4。也就是说，k可以是n/4(即，k＝n/4)。

如上所述，当级电路的数量k被设计为栅极线的数量n的1/4时，栅极驱动电路13的安装面积可减小，由此，显示面板的边框尺寸可减小。

图12是图解在栅极驱动电路13中包括的第k级电路(或第k级)STG(k)的电路构造的图。

参照图12，第k级电路STG(k)可包括Q节点、QH节点和QB节点。第k级电路STG(k)可包括Q/QH节点控制器BK1、QB节点控制器BK2、进位输出部BK3以及扫描输出部BK4。

Q/QH节点控制器BK1可响应于在前(previous)进位信号C(k-2)的输入以第一高电平电压GVDD1的电平对Q节点进行充电，并且可响应于在后(next)进位信号C(k+2)的输入以第三低电平电压GVSS3的电平对Q节点进行放电。为此，Q/QH节点控制器BK1可包括第一至第八晶体管T21至T28。

第一晶体管T21和第二晶体管T22可连接在Q节点和传输第一高电平电压GVDD1的第一高电平电压线之间。第一晶体管T21和第二晶体管T22可彼此串联连接。第一晶体管T21和第二晶体管T22可响应于在前进位信号C(k-2)的输入以第一高电平电压GVDD1对Q节点进行充电。第一晶体管T21可基于在前进位信号C(k-2)的输入而导通，并且可向连接节点NC2传输第一高电平电压GVDD1。第二晶体管T22可基于在前进位信号C(k-2)的输入而导通，并且可将连接节点NC2电连接至Q节点。因此，当第一晶体管T21和第二晶体管T22同时导通时，第一高电平电压GVDD1可被提供给Q节点。

第五晶体管T25和第六晶体管T26可与传输第三高电平电压GVDD3的第三高电平电压线连接。第五晶体管T25和第六晶体管T26可响应于第三高电平电压GVDD3向连接节点NC2传输第三高电平电压GVDD3。第五晶体管T25和第六晶体管T26可通过第三高电平电压GVDD3同时导通，并且可将第三高电平电压GVDD3传输给连接节点NC2，由此可增大在第一晶体管T21的栅极和连接节点NC2之间的电压差。因此，当具有截止电平的在前进位信号C(k-2)被输入给第一晶体管T21的栅极并且第一晶体管T21截止时，第一晶体管T21可由于第一晶体管T21的栅极和连接节点NC2之间的电压差而保持在完全截止状态。因此，可防止第一晶体管T21的电流泄漏以及由此导致的Q节点的压降，由此，可稳定地保持Q节点的电压。为此，第三高电平电压GVDD3可被设定为低于第一高电平电压GVDD1的电压电平。

第三晶体管T23和第四晶体管T24可连接在Q节点和传输第三低电平电压GVSS3的第三低电平电压线之间。第三晶体管T23和第四晶体管T24可彼此串联连接。第三晶体管T23和第四晶体管T24可响应于在后进位信号C(k+2)的输入以第三低电平电压GVSS3的电平对Q节点和QH节点进行放电。第四晶体管T24可基于在后进位信号C(k+2)的输入而导通，并且可以第二低电平电压GVSS2的电平对QH节点放电。第三晶体管T23可基于在后进位信号C(k+2)的输入而导通，并且可将Q节点与QH节点电连接。因此，当第三晶体管T23和第四晶体管T24同时导通时，Q节点和QH节点的每一个可以第三低电平电压GVSS3的电平进行放电。

第七晶体管T27和第八晶体管T28可连接在Q节点和传输第一高电平电压GVDD1的第一高电平电压线之间，并且可连接在QH节点和传输第一高电平电压GVDD1的第一高电平电压线之间。第七晶体管T27和第八晶体管T28可彼此串联连接。第七晶体管T27和第八晶体管T28可响应于Q节点的电压将第一高电平电压GVDD1传输给QH节点。当Q节点的电压具有导通电平(on level)时，第七晶体管T27可导通并且可将第一高电平电压GVDD1传输给位于第七晶体管T27和第八晶体管T28之间的共享节点。当Q节点的电压具有导通电平时，第八晶体管T28可导通并且可将共享节点与QH节点电连接。因此，当Q节点的电压具有导通电平时，第七晶体管T27和第八晶体管T28可同时导通，并且可将第一高电平电压GVDD1传输给QH节点。当第一高电平电压GVDD1被提供给QH节点时，在第三晶体管T23的栅极和QH节点之间的电压差可增加。因此，当具有截止电平的在后进位信号C(k+2)被输入给第三晶体管T23的栅极并且第三晶体管T23截止时，第三晶体管T23可由于在第三晶体管T23的栅极和QH节点之间的电压差而保持在完全截止状态。因此，可防止第三晶体管T23的电流泄漏以及由此导致的Q节点的压降，从而可稳定地保持Q节点的电压。

响应于QB节点的电压，Q/QH节点控制器BK1可以第三低电平电压GVSS3的电平对Q节点和QH节点放电。为此，Q/QH节点控制器BK1可进一步包括第一附加晶体管T31和第二附加晶体管T32。第一附加晶体管T31和第二附加晶体管T32可连接在Q节点和传输第三低电平电压GVSS3的第三低电平电压线之间。第一附加晶体管T31和第二附加晶体管T32可彼此串联连接。响应于QB节点的电压，第一附加晶体管T31和第二附加晶体管T32可以第三低电平电压GVSS3的电平对Q节点和QH节点放电。当QB节点的电压具有导通电平时，第二附加晶体管T32可导通，并且可将第三低电平电压GVSS3传输给位于第一附加晶体管T31和第二附加晶体管T32之间的共享节点。当QB节点的电压具有导通电平时，第一附加晶体管T31可导通，并且可将Q节点与QH节点电连接。因此，响应于QB节点的电压，第一附加晶体管T31和第二附加晶体管T32可同时导通，并且可以第三低电平电压GVSS3的电平对Q节点和QH节点的每一个放电。

QB节点控制器BK2可基于Q节点的电压电平对QB节点的电压电平进行移位。为此，QB节点控制器BK2可包括第一至第五晶体管T41至T45。

第二晶体管T42和第三晶体管T43可连接在第三连接节点NC3和传输第二高电平电压GVDD2的第二高电平电压线之间。第二晶体管T42和第三晶体管T43可彼此串联连接。响应于第二高电平电压GVDD2，第二晶体管T42和第三晶体管T43可将第二高电平电压GVDD2传输给第三连接节点NC3。第二晶体管T42可通过第二高电平电压GVDD2导通，并且可将第二高电平电压GVDD2传输给位于第二晶体管T42和第三晶体管T43之间的共享节点。第三晶体管T43可通过第二高电平电压GVDD2导通，并且可将第三连接节点NC3与位于第二晶体管T42和第三晶体管T43之间的共享节点电连接。因此，当第二晶体管T42和第三晶体管T43通过第二高电平电压GVDD2同时导通时，第三连接节点NC3可以第二高电平电压GVDD2的电平进行充电。第四晶体管T44可连接至第三连接节点NC3和传输第二低电平电压GVSS2的第二低电平电压线之间。响应于Q节点的电压，第四晶体管T44可将第二低电平电压GVSS2传输给第三连接节点NC3。当Q节点的电压具有导通电平时，第四晶体管T44可将第三连接节点NC3放电或复位到第二低电平电压GVSS2。

第一晶体管T41可连接在QB节点和传输第二高电平电压GVDD2的第二高电平电压线之间。响应于第三连接节点NC3的电压，第一晶体管T41可将第二高电平电压GVDD2传输给QB节点。当第三连接节点NC3的电压具有导通电平时，第一晶体管T41可导通，并且可以第二高电平电压GVDD2的电平对QB节点充电。第五晶体管T45可连接在QB节点和传输第三低电平电压GVSS3的第三低电平电压线之间。响应于Q节点的电压，第五晶体管T45可将第三低电平电压GVSS3传输给QB节点。当Q节点的电压具有导通电平时，第五晶体管T45可导通，并且可以第三低电平电压GVSS3的电平对QB节点放电。

QB节点控制器BK2可响应于在后进位信号C(k-2)的输入以第三低电平电压GVSS3的电平对QB节点放电。为此，QB节点控制器BK2可进一步包括第一附加晶体管T51。

第一附加晶体管T51可连接在QB节点和传输第三低电平电压GVSS3的第三低电平电压线之间。第一附加晶体管T51可响应于在后进位信号C(k-2)的输入将第三低电平电压GVSS3传输给QB节点。

在Q节点正在以导通电压电平充电的同时，进位输出部BK3可输出具有栅极导通电压的进位时钟CRCLK(k)作为具有导通电压的进位信号C(k)，并且在QB节点正在以导通电压电平充电的同时，进位输出部BK3可输出第三低电平电压GVSS3作为具有截止电压的进位信号C(k)。

进位输出部BK3可包括第一晶体管T81、第二晶体管T82和增压电容器(boostingcapacitor)CC。第一晶体管T81可连接在与进位时钟CRCLK(k)对应的时钟信号线和输出节点NO之间。增压电容器CC可连接在第一晶体管T81的栅极和源极之间。当具有栅极导通电压的进位时钟CRCLK(k)被输出给输出节点NO时，增压电容器CC可与具有栅极导通电压的进位时钟CRCLK(k)同步地将Q节点的电压一直升高(bootstrap)到高于第一高电平电压GVDD1的电平的增压电压电平(boosting voltage level)。当Q节点的电压升高时，具有导通电压的进位信号C(k)可在没有失真的条件下快速地充入到输出节点NO。因此，具有导通电压的进位信号C(k)可从输出节点NO输出。响应于QB节点的电压，第二晶体管T82可将第三低电平电压GVSS3传输给输出节点NO。因此，具有截止电压的进位信号C(k)可从输出节点NO输出。

在Q节点正在以导通电压电平充电的同时，扫描输出部BK4可输出具有栅极导通电压的第一至第四扫描时钟SCLK(n-3)至SCLK(n)作为具有导通电压的第一至第四扫描信号SCOUT(n-3)至SCOUT(n)，并且在QB节点正在以导通电压电平充电的同时，扫描输出部BK4可输出第一低电平电压GVSS1作为具有截止电压的第一至第四扫描信号SCOUT(n-3)至SCOUT(n)。为此，扫描输出部BK4可包括第一至第八晶体管T71至T78以及第一至第四增压电容器CS1至CS4。

第一晶体管T71可连接在对应于第一扫描时钟SCLK(n-3)的时钟信号线和第一输出节点NO1之间。第一增压电容器CS1可连接在第一晶体管T71的栅极和源极之间。当具有栅极导通电压的第一扫描时钟SCLK(n-3)被输出给第一输出节点NO1时，第一增压电容器CS1可与具有栅极导通电压的第一扫描时钟SCLK(n-3)同步地将Q节点的电压一直升高到高于第一高电平电压GVDD1的电平的增压电压电平。当Q节点的电压升高时，具有导通电压的第一扫描信号SCOUT(n-3)可在没有失真的条件下快速充入到第一输出节点NO1。因此，可从第一输出节点NO1输出具有导通电压的第一扫描信号SCOUT(n-3)。响应于QB节点的电压，第二晶体管T72可将第一低电平电压GVSS1传输给第一输出节点NO1。因此，可从第一输出节点NO1输出具有截止电压的第一扫描信号SCOUT(n-3)。

第三晶体管T73可连接在对应于第二扫描时钟SCLK(n-2)的时钟信号线和第二输出节点NO2之间。第二增压电容器CS2可连接在第三晶体管T73的栅极和源极之间。当具有栅极导通电压的第二扫描时钟SCLK(n-2)被输出给第二输出节点NO2时，第二增压电容器CS2可与具有栅极导通电压的第二扫描时钟SCLK(n-2)同步地将Q节点的电压一直升高到高于第一高电平电压GVDD1的电平的增压电压电平。当Q节点的电压升高时，具有导通电压的第二扫描信号SCOUT(n-2)可在没有失真的条件下快速充入到第二输出节点NO2。因此，可从第二输出节点NO2输出具有导通电压的第二扫描信号SCOUT(n-2)。响应于QB节点的电压，第四晶体管T74可将第一低电平电压GVSS1传输给第二输出节点NO2。因此，可从第二输出节点NO2输出具有截止电压的第二扫描信号SCOUT(n-2)。

第五晶体管T75可连接在对应于第三扫描时钟SCLK(n-1)的时钟信号线和第三输出节点NO3之间。第三增压电容器CS3可连接在第五晶体管T75的栅极和源极之间。当具有栅极导通电压的第三扫描时钟SCLK(n-1)被输出给第三输出节点NO3时，第三增压电容器CS3可与具有栅极导通电压的第三扫描时钟SCLK(n-1)同步地将Q节点的电压一直升高到高于第一高电平电压GVDD1的电平的增压电压电平。当Q节点的电压升高时，具有导通电压的第三扫描信号SCOUT(n-1)可在没有失真的条件下快速充入到第三输出节点NO3。因此，可从第三输出节点NO3输出具有导通电压的第三扫描信号SCOUT(n-1)。响应于QB节点的电压，第六晶体管T76可将第一低电平电压GVSS1传输给第三输出节点NO3。因此，可从第三输出节点NO3输出具有截止电压的第三扫描信号SCOUT(n-1)。

第七晶体管T77可连接在对应于第四扫描时钟SCLK(n)的时钟信号线和第四输出节点NO4之间。第四增压电容器CS4可连接在第七晶体管T77的栅极和源极之间。当具有栅极导通电压的第四扫描时钟SCLK(n)被输出给第四输出节点NO4时，第四增压电容器CS4可与具有栅极导通电压的第四扫描时钟SCLK(n)同步地将Q节点的电压一直升高到高于第一高电平电压GVDD1的电平的增压电压电平。当Q节点的电压升高时，具有导通电压的第四扫描信号SCOUT(n)可在没有失真的条件下快速充入到第四输出节点NO4。因此，可从第四输出节点NO4输出具有导通电压的第四扫描信号SCOUT(n)。响应于QB节点的电压，第八晶体管T78可将第一低电平电压GVSS1传输给第四输出节点NO4。因此，可从第四输出节点NO4输出具有截止电压的第四扫描信号SCOUT(n)。

在本发明的实施方式中，为了使在具有截止状态的晶体管中流动的截止电流最小化以使Q节点、QB节点和QB节点的电压稳定，高电平电压和低电平电压可被分别设定为具有不同的三个(或两个)电压电平。也就是说，高电平电压和低电平电压的每一个可被设定为多个不同的电压电平。

例如，第一高电平电压GVDD1可被设定为20V，第二高电平电压GVDD2可被设定为16V，第三高电平电压GVDD3可被设定为14V；此外，第一低电平电压可被设定为-6V，第二低电平电压GVSS2可被设定为-10V，第三低电平电压GVSS3可被设定为-12V。作为另一示例，第一低电平电压GVSS1和第二低电平电压GVSS2可被设定为相同电压(例如-6V)。这些数值可仅是实施方式，高电平电压和低电平电压的电平可根据实施方式而不同地设定。

图13是图解根据本发明的实施方式为了充分确保触摸帧中触摸扫描信号的输出时间而减少传输进位信号所需的时间的概念的图。图14是图解根据本发明的实施方式用于产生显示扫描信号的显示进位时钟和显示扫描时钟的驱动波形的图。图15是图解根据本发明的实施方式用于产生触摸扫描信号的触摸进位时钟和触摸扫描时钟的驱动波形的图。图16是图解根据本发明的实施方式在每个触摸屏块中，通过使用触摸扫描时钟将具有导通时段的触摸扫描信号仅施加给一些栅极线的示例的图。

参照图13至16，根据本发明实施方式的栅极驱动电路13可通过使用上述图9至12的级来向显示面板输出显示扫描信号D-SCAN或触摸扫描信号T-SCAN。

相对于在显示帧D-Frame中在栅极导通电压Vgh和栅极截止电压Vgl之间摆动的显示进位时钟CRCLK1至CRCLK3(参见图14)，多个级的操作可被依次激活，并且多个级可向显示面板输出显示扫描信号D-SCAN。

相对于在触摸帧T-Frame中在栅极导通电压Vgh和栅极截止电压Vgl之间摆动的触摸进位时钟CRCLK1至CRCLK3(参见图15)，多个级的操作可被依次激活，并且多个级可向显示面板输出触摸扫描信号T-SCAN。

在帧频为120Hz的情形下，一帧时间可以是约8ms。也就是说，显示帧D-Frame和触摸帧T-Frame的每一个可具有约8ms的时间长度。为了充分确保触摸扫描信号T-SCAN在触摸帧T-Frame中的输出时间，用于在级之间传输进位信号所需的时间在触摸帧T-Frame中相比在显示帧D-Frame中可相对进一步减少。

为此，本发明实施方式的一个特点可在于：触摸进位时钟CRCLK1至CRCLK3的每一个的导通脉冲宽度窄于显示进位时钟CRCLK1至CRCLK3的每一个的导通脉冲宽度。例如，显示进位时钟CRCLK1至CRCLK3的每一个的导通脉冲宽度可以是两个水平时段2H，触摸进位时钟CRCLK1至CRCLK3的每一个的导通脉冲宽度可以是一个水平时段1H。此外，显示进位时钟CRCLK1至CRCLK3的一个周期(cycle)可以是12个水平时段12H，触摸进位时钟CRCLK1至CRCLK3的一个周期可以是3个水平时段3H。

参照图14，由于图像数据应当在显示帧中写入到显示面板的所有像素中，所以具有导通时段的显示扫描信号D-SCAN的数量应当等于栅极线的数量，并且显示扫描时钟SCLK1至SCLK12的导通脉冲应当被设计为等于显示扫描信号D-SCAN的导通时段的数量。显示扫描时钟SCLK1至SCLK12的每一个的导通脉冲宽度可等于显示进位时钟CRCLK1至CRCLK3的每一个的导通脉冲宽度。

另一方面，参照图15和16，由于在触摸帧中仅对显示面板的代表性像素执行触摸感测驱动，所以具有导通时段的触摸扫描信号T-SCAN的数量可少于栅极线的数量。此外，触摸扫描时钟SCLK1至SCLK12的导通脉冲可被设计为与触摸扫描信号T-SCAN的导通时段的位置同步。因此，触摸扫描信号T-SCAN的每一个的导通时段与相应的触摸扫描时钟SCLK1至SCLK12的每一个的导通脉冲宽度可被宽泛地设计为100个水平时段100H。

具体地，参照图15和16，在触摸帧中，第一级(图10的STG(1))可根据具有栅极导通电压Vgh的第一触摸扫描时钟SCLK1，向显示面板的第一触摸屏块TBLK1输出具有第一导通时段100H的第一触摸扫描信号T-SCAN1；第二级(图10的STG(53))可根据具有栅极导通电压Vgh的第二触摸扫描时钟SCLK5，向显示面板的第二触摸屏块TBLK2输出具有第二导通时段100H的第二触摸扫描信号T-SCAN53；第三级(图10的STG(105))可根据具有栅极导通电压Vgh的第三触摸扫描时钟SCLK9，向显示面板的第三触摸屏块TBLK3输出具有第三导通时段100H的第三触摸扫描信号T-SCAN105。

此时，第一触摸扫描时钟SCLK1的相位可早于第二触摸扫描时钟SCLK5的相位，并且第二触摸扫描时钟SCLK5的相位可早于第三触摸扫描时钟SCLK9的相位。此外，第一至第三导通时段的每一个可以是100个水平时段100H。

在触摸帧T-Frame中，第一级(图10的STG(1))可向第一触摸屏块TBLK1中包括的一条第一栅极线输出第一触摸扫描信号T-SCAN1并且第一触摸扫描信号T-SCAN1不会被提供给第一触摸屏块TBLK1中包括的其余第一栅极线，第二级(图10的STG(53))可向第二触摸屏块TBLK2中包括的一条第二栅极线输出第二触摸扫描信号T-SCAN53并且第二触摸扫描信号T-SCAN53不会被提供给第二触摸屏块TBLK2中包括的其余第二栅极线，第三级(图10的STG(105))可向第三触摸屏块TBLK3中包括的一条第三栅极线输出第三触摸扫描信号T-SCAN105并且第三触摸扫描信号T-SCAN105不会被提供给第三触摸屏块TBLK3中包括的其余第三栅极线。

在触摸帧T-Frame中，排列在第一级(图10的STG(1))和第二级(图10的STG(53))之间的一个或多个级(图10的STG(2)至STG(52))可基于具有栅极截止电压Vgl的触摸扫描时钟，向排列在第一栅极线和第二栅极线之间的一条或多条栅极线提供不具有导通时段的一个或多个触摸扫描信号T-SCAN2至T-SCAN52。

在触摸帧T-Frame中，排列在第二级(图10的STG(53))和第三级(图10的STG(105))之间的一个或多个级(图10的STG(54)至STG(104))可基于具有栅极截止电压Vgl的触摸扫描时钟，向排列在第二栅极线和第三栅极线之间的一条或多条栅极线提供不具有导通时段的一个或多个触摸扫描信号T-SCAN54至T-SCAN104。

本发明的实施方式可实现下述效果。

根据本发明的实施方式，用于触摸感测的附加元件的数量可被最少化，可提高触摸感测性能。

根据本发明的实施方式，进位时钟的导通脉冲宽度可被设计为在触摸感测驱动中比在显示驱动中更窄，由此可在触摸帧中缩短进位信号的传输时间。在本发明的实施方式中，与进位信号的传输时间的减少成比例地，在触摸帧中能被分配用于输出触摸扫描信号的时间可被确保为较长，由此可提高触摸性能。

根据本发明的效果不限于上述示例，其他的各种效果可包括在本发明中。

尽管参考其示例性实施方式具体显示和描述了本发明，但是所属领域的普通技术人员将理解，在不脱离如所附权利要求书限定的本发明的精神和范围的条件下，在本发明中可进行形式和细节上的各种变化。

Claims (22)

1.一种触摸感测显示设备，包括：

显示面板，在所述显示面板中以预定时间段交替实施所述显示面板的显示驱动以显示图像和所述显示面板的触摸感测驱动以感测所述显示面板的触摸；以及

栅极驱动电路，所述栅极驱动电路包括多个级，所述多个级的操作被依次激活以驱动所述显示面板的栅极线，

其中所述多个级的每一级在显示驱动期间在显示帧中根据具有在栅极导通电压和栅极截止电压之间改变的电压电平的显示进位时钟而激活操作并且向所述显示面板输出显示扫描信号，

其中所述多个级的每一级在触摸感测驱动期间在触摸帧中根据在所述栅极导通电压和所述栅极截止电压之间改变的触摸进位时钟而激活操作并且向所述显示面板输出触摸扫描信号，

其中在所述触摸进位时钟处于所述栅极导通电压时所述触摸进位时钟的导通脉冲宽度窄于在所述显示进位时钟处于所述栅极导通电压时所述显示进位时钟的导通脉冲宽度。

2.根据权利要求1所述的触摸感测显示设备，其中在所述触摸帧期间用于开启所述显示面板的像素的所述触摸扫描信号的导通脉冲宽度宽于在所述显示帧期间用于开启所述显示面板的像素的所述显示扫描信号的导通脉冲宽度。

3.根据权利要求1所述的触摸感测显示设备，其中所述多个级包括：

所述多个级中的第一级，所述第一级被配置为基于具有所述栅极导通电压的第一触摸扫描时钟，在所述触摸帧期间向所述显示面板的第一触摸屏块输出具有第一导通时段的第一触摸扫描信号，所述第一触摸屏块包括多个第一像素行；以及

所述多个级中的第二级，所述第二级基于具有所述栅极导通电压的第二触摸扫描时钟，在所述触摸帧期间向所述显示面板的第二触摸屏块输出具有第二导通时段的第二触摸扫描信号，所述第二触摸屏块包括多个第二像素行，

其中所述第一触摸扫描时钟的相位不同于所述第二触摸扫描时钟的相位，所述第一触摸扫描信号的第一导通时段的长度等于所述第二触摸扫描信号的第二导通时段的长度。

4.根据权利要求3所述的触摸感测显示设备，其中所述第一级向所述第一触摸屏块中包括的一条第一栅极线提供所述第一触摸扫描信号并且所述第一触摸扫描信号不被提供给所述第一触摸屏块中包括的其余第一栅极线，

所述第二级向所述第二触摸屏块中包括的一条第二栅极线提供所述第二触摸扫描信号并且所述第二触摸扫描信号不被提供给所述第二触摸屏块中包括的其余第二栅极线。

5.根据权利要求4所述的触摸感测显示设备，其中所述多个级还包括：

在所述第一级和所述第二级之间排列的一个或多个第三级，所述一个或多个第三级被配置为基于具有栅极截止电压的触摸扫描时钟，在所述触摸帧期间向排列在所述一条第一栅极线和所述一条第二栅极线之间的一条或多条第三栅极线提供具有截止时段而不具有导通时段的第三触摸扫描信号。

6.根据权利要求1所述的触摸感测显示设备，还包括：

感测电路，所述感测电路被配置为根据所述触摸扫描信号感测在所述显示面板的基板上的代表性像素的源极节点的电压，所感测的电压表示在所述触摸帧期间是否存在施加给所述显示面板的触摸输入。

7.根据权利要求6所述的触摸感测显示设备，其中所述代表性像素包括存储电容器和驱动晶体管，所述驱动晶体管包括与所述源极节点连接的源极和与栅极节点连接的栅极，

其中所述栅极节点包括：第一导电图案，所述第一导电图案面对所述源极节点并且是所述存储电容器的第一电极，其中在所述栅极节点和所述源极节点之间具有一个或多个绝缘层；以及第二导电图案，所述第二导电图案经由穿过所述一个或多个绝缘层的接触孔与所述第一导电图案连接，

所述源极节点包括第三导电图案，所述第三导电图案在所述一个或多个绝缘层上并且是所述存储电容器的第二电极，并且在所述第一导电图案、所述第二导电图案和所述第三导电图案中，所述第一导电图案最靠近所述基板。

8.根据权利要求7所述的触摸感测显示设备，其中所述第二导电图案在所述一个或多个绝缘层上，并且包括与所述第三导电图案的材料相同的材料。

9.根据权利要求6所述的触摸感测显示设备，其中在所述触摸帧期间，所述代表性像素的驱动电流以及所述源极节点的电压根据触摸输入而改变。

10.根据权利要求9所述的触摸感测显示设备，其中与存在触摸输入的位置对应的第一代表性像素的第一驱动电流小于与不存在触摸输入的位置对应的第二代表性像素的第二驱动电流。

11.根据权利要求9所述的触摸感测显示设备，其中在所述代表性像素的位置处存在触摸输入时的代表性像素的源极节点的电压小于在所述代表性像素的位置处不存在触摸输入时的代表性像素的源极节点的电压。

12.根据权利要求1所述的触摸感测显示设备，其中所述栅极驱动电路还包括虚拟级，所述虚拟级被设置为位于所述多个级中的第一级之前的在前级。

13.根据权利要求12所述的触摸感测显示设备，其中所述栅极驱动电路还包括栅极驱动电压线，所述栅极驱动电压线被配置为将从电源电路提供的高电平电压和低电平电压传输给所述多个级以及所述虚拟级，

其中所述高电平电压和所述低电平电压被分别设定为具有多个不同的电压电平。

14.根据权利要求6所述的触摸感测显示设备，其中所述代表性像素包括驱动晶体管，所述驱动晶体管包括与所述源极节点连接的源极和与栅极节点连接的栅极，所述栅极节点相比所述源极节点更靠近所述基板。

15.根据权利要求6所述的触摸感测显示设备，其中所述代表性像素包括与所述源极节点电性断开的栅极节点。

16.根据权利要求1所述的触摸感测显示设备，其中所述多个级的数量是所述栅极线的数量的四分之一。

17.一种触摸感测显示设备，包括：

显示面板，所述显示面板包括多个像素、连接至所述多个像素的多条栅极线以及连接至所述多个像素的多条数据线；

数据驱动电路，所述数据驱动电路被配置为经由所述数据线向所述像素提供数据电压；以及

栅极驱动电路，所述栅极驱动电路被配置为在触摸帧期间经由所述多条栅极线向所述多个像素提供触摸扫描信号，并且在显示帧期间经由所述多条栅极线向所述多个像素提供显示扫描信号，在所述触摸帧期间经由所述多个像素感测所述显示面板的触摸，在所述显示帧期间在所述显示面板上显示图像，

其中在所述触摸帧期间提供给所述多个像素的触摸扫描信号的脉冲宽度宽于在所述显示帧期间提供给所述像素的显示扫描信号的脉冲宽度。

18.根据权利要求17所述的触摸感测显示设备，其中所述显示面板的像素布置在多个触摸屏块中，每个触摸屏块包括多个不同的像素行，并且在所述多个触摸屏块的每一个中包括的单个像素行被配置为在所述触摸帧期间接收所述触摸扫描信号并且在所述触摸屏块中的其余像素行不接收所述触摸扫描信号，并且在所述多个触摸屏块的每一个中包括的多个不同的像素行的每一个被配置为在所述显示帧期间接收所述显示扫描信号。

19.根据权利要求17所述的触摸感测显示设备，还包括：

感测电路，所述感测电路被配置为感测用于在所述触摸帧期间接收所述触摸扫描信号的、所述显示面板的基板上设置的像素的源极节点的电压，所感测的电压表示在所述触摸帧期间是否存在施加给所述显示面板的触摸输入。

20.根据权利要求19所述的触摸感测显示设备，其中在所述像素的位置处存在触摸输入时的像素的源极节点的电压小于在所述像素的位置处不存在触摸输入时的像素的源极节点的电压。

21.根据权利要求20所述的触摸感测显示设备，其中所述像素包括存储电容器和驱动晶体管，所述驱动晶体管包括与所述源极节点连接的源极和与栅极节点连接的栅极，

其中所述栅极节点包括：第一导电图案，所述第一导电图案面对所述源极节点并且是所述存储电容器的第一电极，其中在所述栅极节点和所述源极节点之间具有一个或多个绝缘层；以及第二导电图案，所述第二导电图案经由穿过所述一个或多个绝缘层的接触孔与所述第一导电图案连接，

所述源极节点包括第三导电图案，所述第三导电图案在所述一个或多个绝缘层上并且是所述存储电容器的第二电极，

在所述第一导电图案、所述第二导电图案和所述第三导电图案中，所述第一导电图案最靠近所述基板。

22.根据权利要求17所述的触摸感测显示设备，其中所述栅极驱动电路包括多个级，所述多个级被依次激活以驱动所述显示面板的栅极线，

其中所述多个级的每一级在所述显示帧期间根据具有在栅极导通电压和栅极截止电压之间改变的电压电平的显示进位时钟而激活并且在所述显示帧期间向所述显示面板输出所述显示扫描信号，

其中所述多个级的每一级在所述触摸帧期间根据在所述栅极导通电压和所述栅极截止电压之间改变的触摸进位时钟而激活并且在所述触摸帧期间向所述显示面板输出所述触摸扫描信号，

其中在所述触摸进位时钟处于所述栅极导通电压时所述触摸进位时钟的导通脉冲宽度窄于在所述显示进位时钟处于所述栅极导通电压时所述显示进位时钟的导通脉冲宽度。