CN118315283A - 封装结构及其形成方法 - Google Patents
封装结构及其形成方法 Download PDFInfo
- Publication number
- CN118315283A CN118315283A CN202410300662.4A CN202410300662A CN118315283A CN 118315283 A CN118315283 A CN 118315283A CN 202410300662 A CN202410300662 A CN 202410300662A CN 118315283 A CN118315283 A CN 118315283A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- region
- portions
- width
- redistribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 139
- 230000008569 process Effects 0.000 claims abstract description 116
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 94
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 238000007747 plating Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000000206 photolithography Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 85
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 10
- 238000000926 separation method Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 5
- 229920002577 polybenzoxazole Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一种形成封装结构的方法,包括:在基底结构上形成光刻胶,和使用第一光刻掩模对所述光刻胶执行第一曝光工艺。在所述第一曝光工艺中,所述光刻胶的内部部分被阻挡而免受曝光,并且光刻胶的外围部分被曝光。所述外围部分环绕所述内部部分。使用第二光刻掩模对光刻胶执行第二曝光工艺。在所述第二曝光工艺中,光刻胶的所述内部部分被曝光,并且所述光刻胶的所述外围部分被阻挡而免受曝光。对所述光刻胶进行显影。本发明的实施例还提供了封装结构。
Description
技术领域
本发明的实施例涉及封装结构及其形成方法。
背景技术
在集成电路的封装中,多个器件管芯可以接合在其中包括多个中介层的中介层晶圆上。在接合器件管芯之后,将底部填充物分配到器件管芯和中介层晶圆之间的间隙中。然后可以执行固化工艺以固化底部填充物。可以施加模塑料来密封器件管芯。然后将所得中介层晶圆及其上的顶部管芯锯切成多个封装件。然后将封装件接合至封装衬底或印刷电路板上。
随着将更多的功能集成在封装件中,中介层可以形成得更大,从而出现了问题。
发明内容
本发明的一些实施例提供了一种形成封装结构的方法,该方法包括:在基底结构上形成光刻胶;使用第一光刻掩模对所述光刻胶执行第一曝光工艺,其中,在所述第一曝光工艺中,所述光刻胶的内部部分被阻挡而免受曝光,并且所述光刻胶的外围部分被曝光,并且其中,所述外围部分环绕所述内部部分;使用第二光刻掩模对所述光刻胶执行第二曝光工艺,其中,在所述第二曝光工艺中,所述光刻胶的所述内部部分被曝光,并且其中,所述光刻胶的所述外围部分被阻挡而免受曝光;以及对光刻胶进行显影。
本发明的另一些实施例提供了一种封装结构,该封装结构包括:封装组件,所述封装组件包括:介电层;和第一多个导电部件,位于所述介电层的第一区域中,其中,所述第一多个导电部件具有第一宽度;以及第二多个导电部件,位于所述介电层的第二区域中,其中,所述第二多个导电部件具有大于所述第一宽度的第二宽度,并且其中,所述介电层的所述第二区域是环绕所述第一区域的环形区域。
本发明的又一些实施例提供了一种封装结构,该封装结构包括:介电层;第一多个导电部件,位于所述介电层的第一部分中;以及第二多个导电部件,位于所述介电层的第二部分中,其中,在所述封装结构的俯视图中,所述第二多个导电部件比所述第一多个导电部件宽,并且其中,所述第一多个导电部件由所述第二多个导电部件的相应导电部件环绕,并且结合至所述第二多个导电部件的所述相应导电部件。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本公开的方面。需要注意的是,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1、图2、图3A、图3B、图3C、图4A、图4B、图4C、图5A、图5B、图6、图7A、图7B、图8A和图8B示出了根据一些实施例的形成再分布线中的中间阶段的视图。
图9A和图9B示出了根据一些实施例的具有重叠环形区域的示意性光刻掩模。
图10示出了根据一些实施例的使用两个光刻掩模形成的示意性区域。
图11至图14示出了根据一些实施例的形成由非重叠区域间隔开的再分布线的中间阶段的视图。
图15示出了根据一些实施例的采用缝合的再分布线的封装件。
图16示出了根据一些实施例的采用缝合的再分布线的再分布结构。
图17至图19示出了根据一些实施例的采用缝合的再分布线的封装件。
图20示出了根据一些实施例的通过缝合形成封装组件的工艺流程。
具体实施方式
以下公开内容提供了许多用于实施本申请的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然,这些仅仅是实例,而不旨在限制。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例,并且也可以包括可以在第一部件和第二部件之间形成的额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且,为了便于描述,在此可以使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语,以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),而本文使用的空间相对描述符可以同样地作出相应的解释。
提供了封装组件以及通过缝合在封装组件中形成再分布线的方法。根据本公开的一些实施例,形成再分布线包括形成光刻胶,以及通过第一曝光工艺(也称为光曝光工艺(photo-exposure process))和第二曝光工艺将光刻胶进行曝光。使用第一光刻掩模执行第一曝光工艺,其中光刻胶的外部区域被曝光以形成图案。由外部区域环绕的内部区域被第一光刻掩模阻挡曝光。使用第二光刻掩模执行第二曝光工艺,其中光刻胶的内部区域被曝光以形成图案。外部区域被第二光刻掩模阻挡曝光。内部区域和外部区域之间的环形区域可以被双重曝光。然后显影光刻胶以去除一些部分,并且可以在光刻胶的去除部分中镀覆再分布线。
本文讨论的实施例将提供能够制备或使用本公开的主题的实例,并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的可以进行的修改。在贯穿各个视图和说明性实施例中,相同的附图标记用于指示相同的元件。尽管方法实施例可以讨论为以特定顺序执行,但是其他方法实施例可以以任何逻辑顺序执行。
图15示出了可以在其上施加实施例的缝合工艺的封装组件102。应理解,虽然将有机中介层示出为实例,但是本公开的实施例可以施加于其他类型的大型封装组件,包括但不限于封装衬底、扇出封装件、重建晶圆等。
根据一些实施例,封装组件102是包括接合至封装组件110的封装件104的封装件。封装组件110可以包括封装衬底、印刷电路板等。封装件104可以包括有机中介层106和接合至有机中介层106的封装组件108。封装组件108可以包括器件管芯、多管芯堆叠件、封装件等。
根据一些实施例,有机中介层106包括多个再分布结构,该多个再分布结构可以由不同的介电材料形成或者包括不同的介电材料,并且可以使用不同的形成方法来形成多个再分布结构。例如,有机中介层106可以包括再分布结构114和116。再分布结构116可以形成在再分布结构114上,或者可以预先形成再分布结构116并且将再分布结构116接合至再分布结构114。再分布结构114可以包括介电层118和形成在介电层118中的再分布线(RDL)120。再分布结构116可以包括介电层122和形成在介电层122中的RDL 124。根据一些实施例,介电层118和122是有机介电层,该有机介电层包括诸如聚酰亚胺、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等有机介电材料。RDL 120和124可以由铜、镍、铝等形成或包括铜、镍、铝等。
图16示出了可以采用本公开的实施例形成的再分布结构116的放大图。当在再分布结构116的俯视图中观察时,再分布结构116可以包括区域116C和环绕区域116C(并且与区域116C部分重叠)的区域116P。根据一些实施例,在再分布结构116中的每个或至少一些RDL 124中,区域116C中的再分布线124C是具有较小宽度的细再分布线(当在俯视图中观察时)。使用第一光刻掩模并且通过第一光刻工艺形成区域116C中的再分布线124C。区域116P中的再分布线124P是具有比该细再分布线更大的宽度的粗再分布线。使用与第一光刻掩模不同的第二光刻掩模并且通过与第一光刻工艺不同的第二光刻工艺来形成再分布线124P。
图1、图2、图3A、图3B、图3C、图4A、图4B、图4C、图5A、图5B、图6、图7A、图7B、图8A和图8B示出了根据一些实施例的在RDL层中形成再分布线中的中间阶段的视图。相应的工艺也示意性地反映在图20所示的工艺流程中。
图1示出了基底结构20的截面图。基底结构20的细节未示出,并且在此简要地进行解释。根据本公开的一些实施例,基底结构20可以包括载体、载体上的释放膜、以及释放膜上的缓冲介电层。载体可以是玻璃载体。释放膜可以是光热转换(LTHC)膜,该光热转换(LTHC)膜在受到辐射源(例如激光)的热量时可以分解。缓冲介电层可以是聚合物层,诸如PBO层。基底结构20可以(或可以不)包括一个或多个RDL层。
根据可选的实施例,基底结构20是中介层晶圆的一部分,其不包括诸如晶体管和二极管的有源器件,并且可以包括或可以不包括无源器件。中介层晶圆包括多个中介层,该多个中介层包括位于半导体衬底的相对侧上的导电部件(诸如金属线、金属通孔和金属焊盘)。根据又一可选实施例,基底结构20是包括集成电路器件的器件晶圆,集成电路器件形成在器件晶圆中的半导体衬底的顶表面上。示例性集成电路器件包括互补金属氧化物半导体(CMOS)晶体管、电阻器、电容器、二极管等。
基底结构20包括位于内部图案化区域22C中的中心部分和位于外部图案化区域22P中的外围部分。在整个描述中,术语“中心”和“外围”是相对术语,并且指的是执行微影工艺的区域的内部部分和外部部分。例如,由于在基底结构20上形成部件可以包括多个曝光工艺,每个曝光工艺对应于基底结构的一部分,因此存在多个中心区域和环绕相应中心区域的多个外围区域。在整个描述中,也可以将术语“中心部分”和“中心区域”分别称为“内部部分”和“内部区域”。
外部图案化区域22P和内部图案化区域22C具有重叠区域22PC,该重叠区域22PC也是发生缝合的区域,并且因此被称为缝合区域22PC。在俯视图中,缝合区域22PC可以具有环形形状。将外部图案化区域22P在缝合区域22PC之外的部分称为外围部分22PO或外围区域22PO。将内部图案化区域22C在缝合区域22PC内部的部分称为中心部分22CI或中心区域22CI。当要形成如图16所示的再分布结构116时,图1中的外部图案化区域22P和内部图案化区域22C也分别对应于图16中的区域116P和区域116C。
将外部图案化区域22P和内部图案化区域22C分别可选地称为第一掩模版场区域和第二掩模版场区域,第一掩模版场区域和第二掩模版场区域是分别在第一光刻工艺和第二光刻工艺中形成图案的区域。
进一步参考图1,在基底结构20上形成介电层24,然后图案化介电层24以形成通孔开口26。将相应的工艺示出为如图20所示的工艺流程200中的工艺202。根据本公开的一些实施例,介电层24由有机材料形成或包括有机材料,该有机材料可以是聚合物。有机材料也可以是光敏材料。例如,介电层24可以由聚酰亚胺、PBO、BCB等形成或包括聚酰亚胺、PBO、BCB等。尽管示出了一个通孔开口26,但是根据期望的布线,可以在整个外部图案化区域22P和内部图案化区域22C中形成多个开口26。
参考图2,沉积毯式金属晶种层27,并且金属晶种层27延伸到通孔开口26中。将相应的工艺示出为如图20所示的工艺流程200中的工艺204。金属晶种层27可以包括钛层和钛层上方的铜层。例如,该形成可以包括物理气相沉积。
在金属晶种层27上方形成镀掩模28。将相应的工艺示出为如图20所示的工艺流程200中的工艺206。镀掩模28可以包括光刻胶,并且镀掩模28可以是单层掩模、三层掩模等。随后讨论的两次曝光工艺是对光刻胶执行的,光刻胶可以是单层光刻胶或三层掩模的顶层。此外,在随后讨论的实例中,假设光刻胶为正性光刻胶,其中曝光部分被去除,并且在曝光工艺和随后的显影工艺之后保留未曝光部分。根据可选的实施例,镀掩模28包括负性光刻胶,其中未曝光部分被去除,并且在曝光工艺和随后的显影工艺之后保留曝光部分。针对负性光刻胶的对应的RDL形成和缝合工艺可以通过反转相应的光刻掩模34(图3A)和44(图4A)中的不透明图案和透明图案来实现。在随后的讨论中,为了简单起见,也将镀掩模28称为光刻胶28。
参考图3A,在光刻胶28上方放置光刻掩模34。光刻掩模34的尺寸可以足够大以覆盖要形成的中介层,该中介层可以是再分布结构116(图15和图16)或有机中介层106(图15)的其他部分。光刻掩模34包括用于阻挡光的不透明部分34A和允许光穿过的透明部分34B。透明部分34B对应于RDL的将在后续工艺中形成的部分。根据一些实施例,不透明部分34A包括连续地延伸遍及整个中心区域22C1的大连续部分34A1。不透明部分34A还包括部分34A2,部分34A2用于限定RDL中的再分布线的图案。光刻掩模34中的透明部分位于外部图案化区域22P中,而不位于中心部分22CI中。
图3B示出了根据一些实施例的光刻掩模34的俯视图。光刻掩模34可以具有矩形或正方形俯视形状,并且包括中心部分34A1和环绕中心部分34A1的外部图案化部分34PAT。整个中心部分34A1是不透明块,并且其中不包括图案。外部图案化部分34PAT包括不透明部分34A2和透明部分34B的图案(PAT),不透明部分34A2和透明部分34B二者均在图3A中示出。图3A中未示出不透明部分34A2和透明部分34B的细节。
根据一些实施例,外部图案化部分34PAT具有长度L1和宽度W1,并且中心部分34A1具有长度L2和宽度W2。比率L1/L2和W1/W2的每一个可以在约1/5和约5之间的范围内。根据一些实施例,中心部分34A1具有矩形俯视形状,如图3B所示。根据其他实施例,中心部分34A1可以具有其他形状,包括但不限于六边形形状、圆形形状、包括两个或更多个形状的结合的形状(诸如图9A中的形状)等。
返回参考图3A,将光束37穿过光刻掩模34投射到光刻胶28上来执行第一曝光工艺36。将相应的工艺示出为如图20所示的工艺流程200中的工艺208。光刻掩模34用于限定光刻胶28中的曝光部分,其中位于不透明部分34A正下方的光刻胶28的部分未被曝光,而位于透明部分34B正下方的光刻胶28的部分被曝光。因为不透明部分34A1覆盖整个中心区域22CI,所以整个中心区域22CI中的光刻胶28的部分未被曝光。外部图案化区域22P(包括缝合区域22PC)中的光刻胶28的部分被曝光。
作为曝光工艺36的结果,光刻胶28包括未曝光部分28A1,未曝光部分28A1是遍及整个内部图案化区域22C延伸的单个大部分。光刻胶28还包括未曝光部分28A2和曝光部分28B’,未曝光部分28A2和曝光部分28B’位于外部图案化区域22P(包括缝合区域22PC)中。相应地,将外部图案化区域22P中待形成的RDL的图案限定在光刻胶28中。
图3C示出了根据一些实施例的光刻胶28的部分的放大视图。所示部分位于图3B中的区域38中,并且也对应于图3A中的区域38。根据一些实施例,如图3C所示,曝光部分28B’包括多个细长条,其中细长条的纵长方向垂直于外部图案化区域22P的边界。
根据一些实施例,光刻掩模34具有覆盖要形成的整个封装组件(诸如整个再分布结构116(图15))的大掩模版场(large reticle field),并且掩模版场足够大以覆盖整个有机中介层106(图15)。由于工艺原因,当采用光刻掩模34的大掩模版场时,难以形成具有小宽度的细再分布线。相应地,曝光部分28B’是具有大宽度的粗图案。根据一些实施例,曝光部分28B’的宽度W3(该宽度W3也是后来的RDL的宽度)可以在约10μm至约50μm之间的范围内。曝光部分28B’的节距P1也可以很大,并且可以在约20μm至约100μm之间的范围内。应理解,术语“细”和“粗”是相对术语。
图4A、图4B和图4C示出了使用第二光刻掩模的第二曝光工艺的视图。参考图4A,在光刻胶28上方放置光刻掩模44。光刻掩模44的图案化部分的区域小于光刻掩模34,并且覆盖待形成的封装组件(诸如再分布结构116(图15和图16)以及整个有机中介层106(图15))的但不是全部的中心部分。光刻掩模44包括用于阻挡光的不透明部分44A和允许光穿过的透明部分44B。根据一些实施例,不透明部分44A包括遍及整个外围区域22PO延伸的大连续部分44A1。不透明部分44A还包括用于限定RDL的图案的部分44A2。透明部分44B位于内部图案化区域22C中。
图4B示出了根据一些实施例的光刻掩模44的俯视图。光刻掩模44的俯视图面积、长度和宽度可以分别与光刻掩模34的俯视图面积、长度和宽度相同。根据一些实施例,光刻掩模44具有矩形或正方形俯视图形状,并且包括环形部分44A1和由环形部分44A1环绕的图案化部分44PAT。整个环形部分44A1是不透明的,并且其中不具有透明部分。图案化部分44PAT包括不透明部分44A2和透明部分44B的图案(PAT),不透明部分44A2和透明部分44B二者均在图4A中示出。图4B中未示出不透明部分44A2和透明部分44B的细节。
根据一些实施例,图案化部分44PAT具有外边界44OE,外边界44OE与边界34OE组合限定缝合区域22PC(也参考图3B)。图案化部分44PAT和图案化部分34PAT的重叠区域形成环形区域22PC,环形区域22PC也在图4A和图4C中示出。根据一些实施例,环形缝合区域22PC具有宽度W4,宽度W4可以在约5μm至约80μm之间的范围内。根据一些实施例,光刻掩模44的环形部分的不同部分(诸如所示的四侧)具有相同的宽度W4。
返回参考图4A,将光束47穿过光刻掩模44投射到光刻胶28上来执行第二曝光工艺46。将相应的工艺示出为如图20所示的工艺流程200中的工艺210。光刻掩模44用于在光刻胶28中限定曝光部分,其中位于不透明部分44A正下方的光刻胶28的部分未被曝光,而位于透明部分44B正下方的光刻胶28的部分被曝光。因为不透明部分44A1覆盖整个外围区域22PO,所以整个外围区域22PO中的光刻胶28的部分未被曝光。内部图案化区域22C(包括缝合区域22PC)中的光刻胶28的部分被曝光。
根据一些实施例,用于曝光工艺的光束被投射到整个光刻掩模44上。根据可选实施例,投射区包括图案化部分44PAT和不透明部分44A1的内部部分,而不透明部分44A1的外部部分不接收光束。这使得光束37能够聚焦到更小的掩膜版场上。
作为曝光工艺46的结果,光刻胶28的一些部分28B”被曝光。曝光部分28B”包括一些先前未暴光的部分28A1(图3A)以及缝合区域22PC中的一些先前暴光部分28B’。相应地,内部图案化区域22C中待形成的RDL的更多图案被限定在光刻胶28中。缝合区域22PC也是图案化区域34PAT和44PAT的重叠区域。缝合区域22PC中的光刻胶28的一些部分被双重曝光。光刻胶28还包括部分28A1’,部分28A1’是与不透明部分44A1重叠的环形区域。部分28A1’在曝光工艺46中未被曝光。
图4C示出了根据一些实施例的光刻胶28的部分的放大图。所示部分位于图4B中的区域38中,并且也对应于图4A中的区域38。根据一些实施例,曝光部分28B”包括多个条带,条带的纵长方向垂直于内部图案化区域22C的边界。
根据一些实施例,光刻掩模44的图案化部分44PAT具有覆盖再分布结构116(图15)和有机中介层106(图15)的一部分但不是全部的较小掩模版场。由于工艺原因,对于小的掩模版场形成细再分布线是可能的。相应地,曝光部分28B”可以是具有小宽度的细图案。根据一些实施例,曝光部分28B”的宽度W5(该宽度W5也是后来细RDL的宽度)可以在约2μm至约10μm之间的范围内。应理解,虽然所示的曝光部分28B”具有节距P1,但是形成具有更小的节距的曝光部分28B”是可能的。例如,曝光部分28B”的节距P2也可以很小的,并且可以在约4μm至约20μm之间的范围内。
如图4C所示,光刻胶28的部分28B”’被曝光两次,一次在曝光工艺36(图3A)中,以及一次是在曝光工艺46(图4A)中。此外,因为曝光部分28B”用于形成细再分布线,而曝光部分28B’用于形成粗再分布线,所以宽度W5小于宽度W3。比率W5/W3可以在约1/1.5和约1/10之间的范围内。
在上述实例中,用于形成粗再分布线的光刻掩模34被示出为在使用光刻掩模44(用于形成细再分布线)之前用于光刻工艺。应理解,根据可选的实施例,光刻掩模34和44的使用顺序可以颠倒。
接下来,执行光刻胶显影工艺,去除曝光部分28B(包括部分28B’和28B”),并保留未曝光部分34A。将相应的工艺示出为如图20所示的工艺流程200中的工艺212。在镀掩模28为三层掩模的实施例中,可以使用显影的光刻胶作为蚀刻掩模来蚀刻三层掩模的底层,并且底层可以用作镀掩模。在光刻胶28中形成多个沟槽40,从而暴露下面的金属晶种层27。所得结构如图5A所示。金属晶种层27的暴露部分包括外部图案化区域22P中的部分和内部图案化区域22C中的部分,其中缝合区域22PC是外部图案化区域22P和内部图案化区域22C的重叠区域。
图5B示出了沟槽40的一些部分的俯视图,沟槽40从外部图案化区域22P持续地延伸到内部图案化区域22C中。中心区域22C1中的光刻胶28的部分具有较窄的沟槽部分40N。外围部分22PO中的光刻胶28的部分具有较宽的沟槽部分40W。缝合区域22PC中的光刻胶28的部分也具有较宽的沟槽部分40W。
图6示出了根据一些实施例的在沟槽40中镀覆金属材料42的镀工艺。将相应的工艺示出为如图20所示的工艺流程200中的工艺214。镀工艺是选择性的,并且金属材料42被镀覆在金属晶种层27的暴露部分上。可以通过电化学镀、化学镀等来执行镀工艺。金属材料42可以包括铜、铜合金、铝、钯等。
接下来,例如在灰化工艺或化学蚀刻工艺中去除光刻胶28,并且暴露金属晶种层27的一些部分。将相应的工艺示出为如图20所示的工艺流程200中的工艺216。然后蚀刻金属晶种层27的暴露部分。将相应的工艺示出为如图20所示的工艺流程200中的工艺218。将金属材料42和金属晶种层27的直接位于金属材料42下方的部分统称为再分布线50,如图7A所示。相同层中的再分布线50统称为再分布线层。再分布线50包括位于中心区域22CI中的较窄部分50N和位于外围区域22PO和缝合区域22PC中的较宽部分50W。较窄部分50N和较宽部分50W可以具有相同的厚度T1,厚度T1可以在约1μm和约10μm之间的范围内。
图7B示出了根据一些实施例的一些再分布线50的俯视图。如图7B所示,再分布线50具有与相应的较窄部分50N结合的较宽部分50W。虽然可以通过不同的宽度W3和W5来识别结合位置,但是较宽部分50W连续地结合至相应的较窄部分50N,而没有可区分的界面。从较宽部分50W过渡到较窄部分50N的过渡位置可以与直线49对齐。直线49是闭合环的部分,如可以从图4B的讨论中认识到的。
图8A示出了上介电层52和具有延伸到介电层52中的通孔部分的上RDL 54的形成。将相应的工艺示出为如图20所示的工艺流程200中的工艺220。根据一些实施例,RDL 54位于RDL 50上方并且电连接至RDL 50。RDL 54的形成工艺与RDL 50的形成基本上相同,RDL54的形成工艺包括在第一光刻工艺中使用第一光刻掩模,以及在第二光刻工艺中使用第二光刻掩模。第一光刻掩模和第二光刻掩模的细节可以从光刻掩模34和44的讨论中实现,并且在此不再重复。可以在介电层52和RDL 54上方形成更多介电层(诸如介电层56)和RDL,因此形成包括多个介电层和再分布线层的再分布结构58。
图8B示出了根据一些实施例的粗再分布线和细再分布线的分隔线的俯视图。再分布结构58包括内部(细)区域58F和外部(粗)区域58Coa,它们由形成环的虚线49分隔开。根据一些实施例,再分布线分布在整个区域58F和58Coa中。粗区域58Coa中的再分布线(诸如50和54)是具有较大宽度(诸如图7B中的宽度W3)的粗再分布线,并且可以用作长距离路由线。细区域58F中的再分布线(诸如50和54)是具有较小宽度(诸如图7B中的宽度W5)的细再分布线,并且可以用作短范围路由线。根据一些实施例,粗区域58Coa中的所有再分布线都具有比细区域58F中的所有再分布线大的宽度。
因为每个再分布层(诸如再分布线50的层和再分布线54的层)是使用两个光刻掩模形成的,所以每个再分布层中对应的粗再分布线和细再分布线具有对应的分隔线49,分隔线49形成环,并且因此将分隔线49称为分隔环49。根据一些实施例,上部再分布层中的分隔环49与相应的下部再分布层中的分隔环49重叠。例如,不同再分布层中的所有分隔环可以垂直对齐。根据可选的实施例,上部再分布层中的分隔环49偏离下部再分布层中的分隔环。例如,假设再分布线50的再分布层具有分隔环49,则上部再分布层可以具有分隔环49’或49”。
图9A和图9B示意性地示出了根据可选实施例的形成再分布层的光刻掩模34和44。这些实施例与前面讨论的实施例基本上相同,不同之处在于要形成细再分布线的区域不是矩形区域。在所示实例中,细再分布线区域包括两个矩形区域的结合。
图9A示出了光刻掩模34,光刻掩模34包括不透明部分34A1和图案化部分34PAT。对应的区域22CI、22PC和22PO、内部图案化区域22C和外部图案化区域22P也进行了标记。图9B示出了光刻掩模44,光刻掩模44包括不透明部分44A1和图案化部分44PAT。对应的区域22CI、22PC和22PO、内部图案化区域22C和外部图案化区域22P也进行了标记。
图10示出了使用光刻掩模34和44形成的相应的再分布结构58(再分布结构58包括如先前实施例中讨论的再分布线50和54)。根据一些实施例,示出了(再分布线的一个层的)粗再分布线和细再分布线的分隔线49。再分布线的其他层的分隔线可以与分隔线49重叠或者可以偏离分隔线49,与图8B中所示的相同。
图11至图14示出了根据可选实施例的再分布线的形成。这些实施例类似于前述实施例中的实施例,不同之处在于细再分布线区域中的细再分布线不与粗再分布线区域中的粗再分布线结合。而是,粗再分布线区域与细再分布线区域通过间隙分隔开。
图13示意性地示出了根据一些实施例的光刻掩模34和44以及所得的再分布结构58的区域。外部区域可以对应于光刻掩模34的图案化部分34PAT和光刻掩模44的不透明部分44A1。内部区域可以对应于光刻掩模44的图案化部分44PAT和光刻掩模34的不透明部分34A1。在所得的再分布结构58中,外部区域对应于粗再分布线区域,在粗再分布线区域中,形成了粗再分布线。
图11示出了光刻胶28的一些示例性曝光部分28B’,曝光部分28B’具有宽度W3,并且使用光刻掩模34的图案化部分34PAT(图13)被曝光。在所得的再分布结构58中,内部区域对应于细再分布线区域58F,在细再分布线区域58F中,形成了细再分布线。图12示出了光刻胶28的一些示例性曝光部分28B”,暴露部分28B”具有小于宽度W3的宽度W5。使用光刻掩模44的图案化部分44PAT(图13)来曝光曝光部分28”。光刻胶28的曝光部分28B’与曝光部分28B”通过间隙60间隔开,这在图12和图13中均示出。
图14示出了示例性粗再分布线50W和细再分布线50N,粗再分布线50W和细再分布线50N由间隙60分隔开。根据一些实施例,在环形间隙60(图13)中,没有形成再分布线,并且因此在相同的再分布层中,粗再分布线50W没有结合至细再分布线50N。环形间隙60可以包括具有宽度彼此相等的多个部分。
图17、图18和图19示出了根据一些实施例的一些示例性封装件102,其中可以使用根据一些实施例的缝合工艺。有机中介层106接合至有芯衬底126,该有芯衬底126中具有芯(导电管)128。缝合工艺可以用于形成有机中介层106中的任何(并且可能全部)再分布层。
图17、图18和图19彼此类似,除了有机中介层106和有芯衬底126的相对宽度彼此不同之外。在图17中,有机中介层106所具有的宽度W6与有芯衬底126的宽度W7相同。在图18中,有机中介层106所具有的宽度W6大于有芯衬底126的宽度W7。相应地,有芯衬底126被封装在密封剂130中,密封剂130可以是模塑料。在图19中,有机中介层106所具有的宽度W6小于有芯衬底126的宽度W7。可以或可以不分配密封剂(未示出,该密封剂可以是模塑料)以将有机中介层106密封在其中。在图17、图18和图19中,封装组件102还可以在其中接合至封装组件110。
在以上示出的实施例中,根据本公开的一些实施例讨论了一些工艺和部件以形成三维(3D)封装件。还可以包括其他部件和工艺。例如,可以包括测试结构以帮助3D封装或3DIC器件的验证测试。例如,测试结构可以包括在再分布层中或在衬底上形成的测试焊盘,测试焊盘允许测试3D封装或3DIC,探针和/或探针卡的使用等。验证测试可以在中间结构以及最终结构上执行。另外,本文公开的结构和方法可以与测试方法结合使用,测试方法结合已知良好管芯的中间验证以增加良率以及降低成本。
应理解,尽管如上所讨论的示例缝合工艺采用通过在镀掩模中镀覆来形成RDL,但是诸如镶嵌工艺的其他类型的工艺也可以使用本公开的缝合方法。例如,可以图案化光刻胶以形成金属线(或通孔)的图案,其中可以执行本公开的缝合工艺以对光刻胶进行曝光。使用光刻胶作为蚀刻掩模来蚀刻光刻胶下方的介电层(可以是低k介电层)。然后可以通过镶嵌工艺在介电层中形成金属线,该镶嵌工艺包括沉积导电材料、以及然后执行平坦化工艺以去除介电层上方的导电材料的多余部分。
此外,在示出的实例中,外部图案化区域完全环绕内部图案化区域,这意味着内部图案化区域与外部图案化区域的内部部分重叠,并且不延伸到外部图案化区域的外边缘。根据其他实施例,内部图案化区域可以延伸到外部图案化区域的一个外边缘。这意味着缝合区域形成第一U形,并且外部图案化区域形成勾画第一U形轮廓的另一U形。根据又一些实施例,内部图案化区域可以延伸到外部图案化区域的两个外边缘,其中该两个外边缘形成L形。这意味着缝合区域形成L形。
此外,虽然使用有机中介层作为实例来解释可以施加缝合工艺的位置,但是缝合工艺也可以用在所有其他适用的封装组件上,包括但不限于器件管芯/晶圆、硅中介层(具有硅衬底)、封装衬底、重建晶圆的再分布结构、扇出封装件等。
本公开的实施例具有一些有利的特征。采用两个光刻掩模,其中一个光刻掩模所具有的掩模版场小于另一个所具有的掩模版场,并且粗再布线和细再布线的图案由两个光刻掩模限定。否则,为了形成再分布线,可能需要四次曝光工艺和四个光刻掩模来形成大的再分布结构以及执行缝合。因此简化了形成再分布线的工艺,同时仍能满足路由要求。
根据本公开的一些实施例,一种方法包括在基底结构上形成光刻胶;使用第一光刻掩模对光刻胶执行第一曝光工艺,其中,在第一曝光工艺中,光刻胶的内部部分被阻挡而免受曝光,并且光刻胶的外围部分被曝光,并且其中外围部分环绕内部部分;使用第二光刻掩模对光刻胶执行第二曝光工艺,其中在第二曝光工艺中,光刻胶的内部部分被曝光,并且其中,光刻胶的外围部分被阻挡而免受曝光;以及对光刻胶进行显影。
在实施例中,该方法还包括基于外围部分中的第一图案形成第一部件,其中,第一部件是在第一曝光工艺中形成的,并且其中,第一部件是具有第一宽度的粗部件;以及基于内部部分中的第二图案形成第二部件,其中,第二部件是在第二曝光工艺中形成,并且其中,第二部件是具有小于第一宽度的第二宽度的细部件。在实施例中,第一部件中的第一导电部件和第二部件中的第二导电部件是连续部件的部分。在实施例中,该方法还包括在基底结构上方形成晶种层;以及执行镀工艺以在光刻胶中形成再分布线。
在实施例中,内部部分通过缝合部分与外围部分间隔开,并且其中,缝合部分中的光刻胶的一些部分被双重曝光。在实施例中,缝合部分形成环绕内部部分的完整环。在实施例中,缝合部分包括结合以形成矩形的四个部分,并且其中,四个部分具有相同的宽度。在实施例中,内部部分具有矩形形状。在实施例中,基底结构包括有机中介层的部分,并且有机中介层包括有机介电层和位于有机介电层中的再分布线。
在实施例中,内部部分和外围部分通过光刻胶的环形部分彼此间隔开,并且其中,在第一曝光工艺和第二曝光工艺两者中,环形部分被阻挡而免受曝光。在实施例中,环形部分包括结合以形成矩形的四个部分,并且其中,四个部分具有相同的宽度。在实施例中,第一光刻掩模和第二光刻掩模具有相同的俯视面积。
根据本公开的一些实施例,一种结构包括封装组件,该封装组件包括介电层;以及位于介电层的第一区域中的第一多个导电部件,其中,第一多个导电部件具有第一宽度;以及位于介电层的第二区域中的第二多个导电部件,其中第二多个导电部件具有大于第一宽度的第二宽度,并且其中,介电层的第二区域是环绕第一区域的环形区域。
在实施例中,介电层的第二区域中的所有导电部件都比介电层的第一区域中的所有导电部件宽。在实施例中,第二多个导电部件的一些导电部件结合至第一多个导电部件的一些导电部件。在实施例中,第二多个导电部件与第一多个导电部件的相应导电部件结合的结合点与环对齐。在实施例中,环具有矩形俯视形状。
根据本公开的一些实施例,一种结构包括介电层;位于介电层的第一部分中的第一多个导电部件;以及位于介电层的第二部分中的第二多个导电部件,其中,在该结构的俯视图中,第二多个导电部件比第一多个导电部件宽,并且其中,第一多个导电部件由第二多个导电部件的相应导电部件环绕并且结合至第二多个导电部件的该相应导电部件。在实施例中,第一多个导电部件与第二多个导电部件的该相应导电部件结合的结合位置与环对齐。在实施例中,第一多个导电部件和第二多个导电部件是细长的并且具有垂直于环的相应部分的纵长方向。
前面概述了落干实施例的特征,使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解,他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,在此他们可以做出多种变化、替换以及改变。
Claims (10)
1.一种形成封装结构的方法,包括:
在基底结构上形成光刻胶;
使用第一光刻掩模对所述光刻胶执行第一曝光工艺,其中,在所述第一曝光工艺中,所述光刻胶的内部部分被阻挡而免受曝光,并且所述光刻胶的外围部分被曝光,并且其中,所述外围部分环绕所述内部部分;
使用第二光刻掩模对所述光刻胶执行第二曝光工艺,其中,在所述第二曝光工艺中,所述光刻胶的所述内部部分被曝光,并且其中,所述光刻胶的所述外围部分被阻挡而免受曝光;以及
对所述光刻胶进行显影。
2.根据权利要求1所述的方法,还包括:
基于所述外围部分中的第一图案形成第一部件,其中,所述第一部件是在所述第一曝光工艺中形成的,并且其中,所述第一部件是具有第一宽度的粗部件;以及
基于所述内部部分中的第二图案形成第二部件,其中,所述第二部件是在所述第二曝光工艺中形成的,并且其中,所述第二部件是具有小于所述第一宽度的第二宽度的细部件。
3.根据权利要求2所述的方法,其中,所述第一部件中的第一导电部件和所述第二部件中的第二导电部件是连续部件的部分。
4.根据权利要求1所述的方法,还包括:
在所述基底结构上方形成晶种层;以及
执行镀工艺以在所述光刻胶中形成再分布线。
5.根据权利要求1所述的方法,其中,所述内部部分通过缝合部分与所述外围部分间隔开,并且其中,所述缝合部分中的所述光刻胶的一些部分被双重曝光。
6.根据权利要求5所述的方法,其中,所述缝合部分形成环绕所述内部部分的完整环。
7.根据权利要求5所述的方法,其中,所述缝合部分包括结合以形成矩形的四个部分,并且其中,所述四个部分具有相同的宽度。
8.根据权利要求1所述的方法,其中,所述内部部分具有矩形形状。
9.一种封装结构,包括:
封装组件,所述封装组件包括:
介电层;和
第一多个导电部件,位于所述介电层的第一区域中,其中,所述第一多个导电部件具有第一宽度;以及
第二多个导电部件,位于所述介电层的第二区域中,其中,所述第二多个导电部件具有大于所述第一宽度的第二宽度,并且其中,所述介电层的所述第二区域是环绕所述第一区域的环形区域。
10.一种封装结构,包括:
介电层;
第一多个导电部件,位于所述介电层的第一部分中;以及
第二多个导电部件,位于所述介电层的第二部分中,其中,在所述封装结构的俯视图中,所述第二多个导电部件比所述第一多个导电部件宽,并且其中,所述第一多个导电部件由所述第二多个导电部件的相应导电部件环绕,并且结合至所述第二多个导电部件的所述相应导电部件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63/490,835 | 2023-03-17 | ||
US202318334650A | 2023-06-14 | 2023-06-14 | |
US18/334,650 | 2023-06-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118315283A true CN118315283A (zh) | 2024-07-09 |
Family
ID=91723360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410300662.4A Pending CN118315283A (zh) | 2023-03-17 | 2024-03-15 | 封装结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118315283A (zh) |
-
2024
- 2024-03-15 CN CN202410300662.4A patent/CN118315283A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11670519B2 (en) | Redistribution structures for semiconductor packages and methods of forming the same | |
US10964594B2 (en) | Methods of packaging semiconductor devices including placing semiconductor devices into die caves | |
KR101957851B1 (ko) | 동적 비아 클리핑에 의한 패널식 패키징을 위한 적응적 패터닝 방법 및 반도체 디바이스 | |
KR101650670B1 (ko) | 패드 인터커넥트 구조체 상의 필러, 이러한 인터커넥트 구조체를 포함하는 반도체 다이 및 다이 조립체, 및 관련 방법 | |
CN109768035B (zh) | 半导体器件和制造方法 | |
TW201909375A (zh) | 封裝結構 | |
TW202006845A (zh) | 形成半導體裝置的方法 | |
TWI773178B (zh) | 封裝件及其製造方法 | |
US11158600B2 (en) | Lithography process for semiconductor packaging and structures resulting therefrom | |
TW202009980A (zh) | 封裝結構形成方法 | |
CN113594046A (zh) | 半导体结构及其形成方法 | |
TWI802210B (zh) | 封裝結構及其製造方法 | |
Sandstrom et al. | Scaling M-series™ for chiplets | |
KR102197228B1 (ko) | 유닛 고유 프로그레시브 정렬의 반도체 디바이스 및 방법 | |
CN118315283A (zh) | 封装结构及其形成方法 | |
US11670541B2 (en) | Methods of manufacturing semiconductor device using phase shift mask | |
JP2006066437A (ja) | 半導体装置の製造方法及び当該製造方法に使用される製造装置 | |
US20210313292A1 (en) | Semiconductor package and method for manufacturing the same | |
JP2004349611A (ja) | 半導体基板、半導体基板の製造方法および半導体素子の製造方法 | |
TWI757639B (zh) | 半導體元件及其形成方法 | |
KR102684456B1 (ko) | 다중 캡슐화된 기판 블록들을 갖는 패키지들 | |
CN221041107U (zh) | 半导体封装 | |
US20230395521A1 (en) | Interposer structure for semiconductor package including peripheral metal pad around alignment mark and methods of fabricating same | |
TW201944455A (zh) | 半導體裝置及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |