CN118263297A - Sgt igbt器件 - Google Patents

Sgt igbt器件 Download PDF

Info

Publication number
CN118263297A
CN118263297A CN202211689598.0A CN202211689598A CN118263297A CN 118263297 A CN118263297 A CN 118263297A CN 202211689598 A CN202211689598 A CN 202211689598A CN 118263297 A CN118263297 A CN 118263297A
Authority
CN
China
Prior art keywords
gate
region
conductive material
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211689598.0A
Other languages
English (en)
Inventor
栾宁
曾大杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Dingyangtong Semiconductor Technology Co ltd
Original Assignee
Shanghai Dingyangtong Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Dingyangtong Semiconductor Technology Co ltd filed Critical Shanghai Dingyangtong Semiconductor Technology Co ltd
Priority to CN202211689598.0A priority Critical patent/CN118263297A/zh
Publication of CN118263297A publication Critical patent/CN118263297A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SGT IGBT器件，包括：第一导电类型掺杂的漂移区、位于漂移区的顶部的体区以及漂移区的底部的集电区；在器件单元区中形成有多个第一栅极结构和第二栅极结构，第一栅极结构包括形成于第一栅极沟槽中的屏蔽介质层、屏蔽栅导电材料层、栅间介质层、栅极导电材料层和栅介质层。第二栅极结构包括形成于第二栅极沟槽中栅极导电材料层和栅介质层。第一栅极结构和第二栅极结构交替排列。本发明能优化对沟道耗尽，能改善应力，减少米勒电容、降低开关损耗以及增加开关速度。

Description

SGT IGBT器件
技术领域
本发明涉及一种半导体集成电路，特别是涉及一具有屏蔽栅的沟槽栅(ShieldGate Trench，SGT)IGBT器件。
背景技术
IGBT器件是在纵向双扩散MOS场效应晶体管的基础上发展而来的，具有导电沟道和PN结，且流过沟道和结的电流由施加在栅极和集电极-发射极之间电压所产生的电场来控制的晶体管。PN结为由P型掺杂的集电区和N型掺杂的漂移区组成的PN结，而现有MOS场效应晶体管中由于漏区和漂移区都为N型掺杂，故没有IGBT器件所具有的背面PN结，IGBT器件在导通时PN结会实现空穴注入，从而能对漂移区的电导进行调制，最后能降低器件的导通电阻和导通压降。
为了进一步降低IGBT的导通压降，IGBT器件的栅极结构从平面栅结构优化到沟槽栅结构，沟槽栅IGBT将沟道从横向变为纵向，消除了导通电阻中JFET的影响。同时缩小了原胞尺寸即步进(pitch)，大大提高原胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。另一方面，由于多晶硅栅面积增大，减少了分布电阻，有利于提高开关速度。
发明内容
本发明所要解决的技术问题是提供一种SGT IGBT器件，能优化对沟道耗尽，能改善应力，减少米勒电容、降低开关损耗以及增加开关速度。
为解决上述技术问题，本发明提供的SGT IGBT器件包括：
第一导电类型掺杂的漂移区。
在所述漂移区的顶部形成有第二导电类型掺杂的体区。
在所述漂移区的底部形成有第二导电类型重掺杂的集电区。
在器件单元区中形成有多个第一栅极结构和多个第二栅极结构。
所述第一栅极结构包括形成于第一栅极沟槽中的屏蔽介质层、屏蔽栅导电材料层、栅间介质层、第一栅极导电材料层和第一栅介质层。
所述屏蔽栅导电材料层位于所述第一栅极沟槽的底部区域，所述第一栅极导电材料层位于所述第一栅极沟槽的顶部区域。
所述屏蔽栅导电材料层和所述第一栅极沟槽的底部区域的内侧表面之间间隔有所述屏蔽介质层。
所述第一栅极导电材料层和所述第一栅极沟槽的顶部区域的侧面之间间隔有所述第一栅介质层。
所述屏蔽栅导电材料层和所述第一栅极导电材料层之间间隔有所述栅间介质层。
所述第一栅极导电材料层纵向穿过所述体区且被所述第一栅极导电材料层侧面覆盖的所述体区表面用于形成导电沟道。
所述体区的表面形成有第一导电类型重掺杂的发射区。
所述发射区和所述体区都通过顶部的接触孔连接到由正面金属层图形化形成的发射极。
所述屏蔽栅导电材料层通过顶部对应的接触孔连接到所述发射极。
所述第一栅极导电材料层通过顶部对应的接触孔连接到由正面金属层图形化形成的栅极。
所述集电区的背面连接到由背面金属层组成的集电极。
所述第二栅极结构包括形成于第二栅极沟槽中的第二栅极导电材料层和第二栅介质层；所述第二栅介质层形成于所述第二栅极沟槽的内侧表面，所述第二栅极导电材料层将形成有所述第二栅介质层的所述第二栅极沟槽完全填充；
所述第一栅极结构和所述第二栅极结构交替排列，两个所述第一栅极结构之间间隔一个以上的所述第二栅极结构，利用所述第一栅极结构和所述第二栅极结构交替排列来改善沟道应力。
进一步的改进是，所述漂移区由第一导电类型掺杂的第一外延层组成；
所述第一外延层形成在第一导电类型掺杂的半导体衬底表面上。
进一步的改进是，所述体区由形成于所述第一外延层的表面区域中的第二导电类型掺杂区组成，所述漂移区由所述体区底部的所述第一外延层组成；
或者，所述体区由形成于所述第一外延层的顶部表面之上的第二导电类型掺杂的第二外延层组成。
进一步的改进是，所述半导体衬底包括硅衬底；
所述第一外延层包括硅外延层；
所述第二外延层包括硅外延层。
进一步的改进是，所述屏蔽栅导电材料层的材料采用多晶硅；所述第一栅极导电材料层的材料采用多晶硅。
进一步的改进是，所述屏蔽介质层采用由对所述第一栅极沟槽侧面的硅进行热氧化形成的氧化层。
所述栅间介质层采用由对所述屏蔽栅导电材料层的顶部区域的硅进行热氧化形成的氧化层。
所述第一栅介质层采用由对所述屏蔽介质层顶部的所述第一栅极沟槽侧面的硅进行热氧化形成的氧化层。
进一步的改进是，在所述器件单元区外部还形成有屏蔽栅引出区。
所述屏蔽栅引出区中形成有第二栅极结构，所述第二栅极结构包括形成于第二栅极沟槽中的第二屏蔽介质层、第二屏蔽栅导电材料层。
所述第二屏蔽介质层形成于整个所述第二栅极沟槽的内侧表面，所述第二屏蔽栅导电材料层将形成有所述第二屏蔽介质层的所述第二栅极沟槽完全填充。
所述第二栅极沟槽和所述第一栅极沟槽相连通，所述屏蔽栅导电材料层和所述第二屏蔽栅导电材料层相接触并通过设置在所述第二屏蔽栅导电材料层顶部的接触孔连接到所述发射极。
进一步的改进是，在所述漂移区和所述集电区之间还形成有第一导电类型重掺杂的场截止层。
进一步的改进是，形成所述栅间介质层的热氧化的温度为1050℃～1150℃。
进一步的改进是，形成所述栅间介质层和形成所述第一栅介质层的热氧化工艺相同且温度为1050℃～1150℃。
进一步的改进是，所述场截止层的深度为0.5微米～1微米。
进一步的改进是，在所述发射区顶部的接触孔的底部形成有第二导电类型重掺杂的体接触区，所述体区通过所述体接触区连接所述发射区顶部的接触孔。
进一步的改进是，所述集电区由对减薄后的所述半导体衬底进行第二导电类型重掺杂的背面离子注入形成的掺杂区组成。
进一步的改进是，所述发射区的离子注入能量为60keV～100keV，注入剂量为1e14cm-2～1e15cm-2。
所述体接触区的离子注入能量为50keV～100keV，注入剂量为1e14cm-2～1e15cm-2。
进一步的改进是，所述集电区的注入剂量为1e10cm-2～1e15cm-2。
进一步的改进是，所述第二栅极结构为伪栅极结构，所述第二栅极导电材料层为浮置结构且不和所述发射极以及所述栅极连接；
所述第二栅极沟槽侧面的所述体区表面未形成所述发射区。
进一步的改进是，所述第一栅极结构和所述第二栅极结构交替排列的单元结构为两个所述第二栅极结构加一个所述第一栅极结构或者为一个所述第一栅极结构加一个所述第二栅极结构。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
本发明中的IGBT器件的器件单元的第一栅极结构采用SGT结构，也即将现有结构中的第一栅极导电材料层分裂成第一栅极导电材料层和屏蔽栅导电材料层，SGT结构也称为分裂栅结构，屏蔽栅导电材料层和发射极连接，通过对第一栅极结构进行改进，能得到较薄的栅间介质层和第一栅介质层的厚度，能优化对沟道耗尽，能改善应力；同时，利用未分裂的第二栅极结构和第一栅极结构交替排列，且通过对交替排列的第一栅极结构和第二栅极结构的比例进行调节，能对沟道应力做进一步的调节并从而进一步改善沟道应力。
本发明中，第一栅极结构的SGT结构能减少米勒电容、降低开关损耗以及增加开关速度。
本发明中，第二栅极结构能作为伪栅极结构，第二栅极导电材料层不和栅极或发射极连接，能进一步改善器件的性能，如进一步减少米勒电容以及降低开关损耗。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例SGT IGBT器件的结构图。
具体实施方式
如图1所示，是本发明实施例SGT IGBT器件的结构图；本发明实施例SGT IGBT器件包括：
第一导电类型掺杂的漂移区1。
在所述漂移区1的顶部形成有第二导电类型掺杂的体区8。
本发明实施例中，所述漂移区1由第一导电类型掺杂的第一外延层组成；
所述第一外延层形成在第一导电类型掺杂的半导体衬底表面上。
所述体区8由形成于所述第一外延层的表面区域中的第二导电类型掺杂区组成，所述漂移区1由所述体区8底部的所述第一外延层组成。在其他实施例中也能为：所述体区8由形成于所述第一外延层的顶部表面之上的第二导电类型掺杂的第二外延层组成。
在一些实施例中，所述半导体衬底包括硅衬底。所述第一外延层包括硅外延层；所述第二外延层包括硅外延层。
在所述漂移区1的底部形成有第二导电类型重掺杂的集电区15。
在器件单元区中形成有多个第一栅极结构和多个第二栅极结构。
所述第一栅极结构包括形成于第一栅极沟槽2中的屏蔽介质层3、屏蔽栅导电材料层4、栅间介质层5、第一栅极导电材料层7和第一栅介质层6。
所述屏蔽栅导电材料层4位于所述第一栅极沟槽2的底部区域，所述第一栅极导电材料层7位于所述第一栅极沟槽2的顶部区域。
所述屏蔽栅导电材料层4和所述第一栅极沟槽2的底部区域的内侧表面之间间隔有所述屏蔽介质层3。
所述第一栅极导电材料层7和所述第一栅极沟槽2的顶部区域的侧面之间间隔有所述第一栅介质层6。
所述屏蔽栅导电材料层4和所述第一栅极导电材料层7之间间隔有所述栅间介质层5。
所述第一栅极导电材料层7纵向穿过所述体区8且被所述第一栅极导电材料层7侧面覆盖的所述体区8表面用于形成导电沟道。
本发明实施例中，所述屏蔽栅导电材料层4的材料采用多晶硅；所述第一栅极导电材料层7的材料采用多晶硅。
所述屏蔽介质层3采用由对所述第一栅极沟槽2侧面的硅进行热氧化形成的氧化层。
所述栅间介质层5采用由对所述屏蔽栅导电材料层4的顶部区域的硅进行热氧化形成的氧化层。
所述第一栅介质层6采用由对所述屏蔽介质层3顶部的所述第一栅极沟槽2侧面的硅进行热氧化形成的氧化层。
在一些实施例中，形成所述栅间介质层5的热氧化的温度为1050℃～1150℃。
形成所述栅间介质层5和形成所述第一栅介质层6的热氧化工艺相同且温度为1050℃～1150℃。
所述体区8的表面形成有第一导电类型重掺杂的发射区9。
所述发射区9和所述体区8都通过顶部的接触孔12连接到由正面金属层13图形化形成的发射极。
在所述发射区9顶部的接触孔12的底部形成有第二导电类型重掺杂的体接触区10，所述体区8通过所述体接触区10连接所述发射区9顶部的接触孔12。
所述屏蔽栅导电材料层4通过顶部对应的接触孔12连接到所述发射极。
所述第一栅极导电材料层7通过顶部对应的接触孔12连接到由正面金属层13图形化形成的栅极。
所述集电区15的背面连接到由背面金属层16组成的集电极。
本发明实施例中，所述集电区15由对减薄后的所述半导体衬底进行第二导电类型重掺杂的背面离子注入形成的掺杂区组成。
在所述漂移区1和所述集电区15之间还形成有第一导电类型重掺杂的场截止层14。
在一些实施例中，所述场截止层14的深度为0.5微米～1微米。
所述发射区9的离子注入能量为60keV～100keV，注入剂量为1e14cm-2～1e15cm-2。
所述体接触区10的离子注入能量为50keV～100keV，注入剂量为1e14cm-2～1e15cm-2。
所述集电区15的注入剂量为1e10cm-2～1e15cm-2。
所述第二栅极结构包括形成于第二栅极沟槽2a中的第二栅极导电材料层4a和第二栅介质层3a；所述第二栅介质层3a形成于所述第二栅极沟槽2a的内侧表面，所述第二栅极导电材料层4a将形成有所述第二栅介质层3a的所述第二栅极沟槽2a完全填充。
所述第一栅极结构和所述第二栅极结构交替排列，两个所述第一栅极结构之间间隔一个以上的所述第二栅极结构，利用所述第一栅极结构和所述第二栅极结构交替排列来改善沟道应力。
在一些实施例中，所述第二栅极结构为伪栅极结构，所述第二栅极导电材料层4a为浮置结构且不和所述发射极以及所述栅极连接。
所述第二栅极沟槽2a侧面的所述体区8表面未形成所述发射区9，如图1中，所述发射区9并不和所述第二栅极沟槽2a的侧面接触。
所述第一栅极结构和所述第二栅极结构交替排列的单元结构为两个所述第二栅极结构加一个所述第一栅极结构或者为一个所述第一栅极结构加一个所述第二栅极结构。
本发明实施例中，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型。
本发明实施例中的IGBT器件的器件单元的第一栅极结构采用SGT结构，也即将现有结构中的第一栅极导电材料层7分裂成第一栅极导电材料层7和屏蔽栅导电材料层4，SGT结构也称为分裂栅结构，屏蔽栅导电材料层4和发射极连接，通过对第一栅极结构进行改进，能得到较薄的栅间介质层5和第一栅介质层6的厚度，能优化对沟道耗尽，能改善应力；同时，利用未分裂的第二栅极结构和第一栅极结构交替排列，且通过对交替排列的第一栅极结构和第二栅极结构的比例进行调节，能对沟道应力做进一步的调节并从而进一步改善沟道应力。
本发明实施例中，第一栅极结构的SGT结构能减少米勒电容、降低开关损耗以及增加开关速度。
本发明实施例中，第二栅极结构能作为伪栅极结构，第二栅极导电材料层4a不和栅极或发射极连接，能进一步改善器件的性能，如进一步减少米勒电容以及降低开关损耗。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (17)

1.一种SGT IGBT器件，其特征在于，包括：
第一导电类型掺杂的漂移区；
在所述漂移区的顶部形成有第二导电类型掺杂的体区；
在所述漂移区的底部形成有第二导电类型重掺杂的集电区；
在器件单元区中形成有多个第一栅极结构和多个第二栅极结构；
所述第一栅极结构包括形成于第一栅极沟槽中的屏蔽介质层、屏蔽栅导电材料层、栅间介质层、第一栅极导电材料层和第一栅介质层；
所述屏蔽栅导电材料层位于所述第一栅极沟槽的底部区域，所述第一栅极导电材料层位于所述第一栅极沟槽的顶部区域；
所述屏蔽栅导电材料层和所述第一栅极沟槽的底部区域的内侧表面之间间隔有所述屏蔽介质层；
所述第一栅极导电材料层和所述第一栅极沟槽的顶部区域的侧面之间间隔有所述第一栅介质层；
所述屏蔽栅导电材料层和所述第一栅极导电材料层之间间隔有所述栅间介质层；
所述第一栅极导电材料层纵向穿过所述体区且被所述第一栅极导电材料层侧面覆盖的所述体区表面用于形成导电沟道；
所述体区的表面形成有第一导电类型重掺杂的发射区；
所述发射区和所述体区都通过顶部的接触孔连接到由正面金属层图形化形成的发射极；
所述屏蔽栅导电材料层通过顶部对应的接触孔连接到所述发射极；
所述第一栅极导电材料层通过顶部对应的接触孔连接到由正面金属层图形化形成的栅极；
所述集电区的背面连接到由背面金属层组成的集电极；
所述第二栅极结构包括形成于第二栅极沟槽中的第二栅极导电材料层和第二栅介质层；所述第二栅介质层形成于所述第二栅极沟槽的内侧表面，所述第二栅极导电材料层将形成有所述第二栅介质层的所述第二栅极沟槽完全填充；
所述第一栅极结构和所述第二栅极结构交替排列，两个所述第一栅极结构之间间隔一个以上的所述第二栅极结构，利用所述第一栅极结构和所述第二栅极结构交替排列来改善沟道应力。
2.如权利要求1所述的SGT IGBT器件，其特征在于：所述漂移区由第一导电类型掺杂的第一外延层组成；
所述第一外延层形成在第一导电类型掺杂的半导体衬底表面上。
3.如权利要求2所述的SGT IGBT器件，其特征在于：所述体区由形成于所述第一外延层的表面区域中的第二导电类型掺杂区组成，所述漂移区由所述体区底部的所述第一外延层组成；
或者，所述体区由形成于所述第一外延层的顶部表面之上的第二导电类型掺杂的第二外延层组成。
4.如权利要求3所述的SGT半导体器件，其特征在于：所述半导体衬底包括硅衬底；
所述第一外延层包括硅外延层；
所述第二外延层包括硅外延层。
5.如权利要求4所述的SGT IGBT器件，其特征在于：所述屏蔽栅导电材料层的材料采用多晶硅；所述第一栅极导电材料层的材料采用多晶硅。
6.如权利要求5所述的SGT IGBT器件，其特征在于：所述屏蔽介质层采用由对所述第一栅极沟槽侧面的硅进行热氧化形成的氧化层；
所述栅间介质层采用由对所述屏蔽栅导电材料层的顶部区域的硅进行热氧化形成的氧化层；
所述第一栅介质层采用由对所述屏蔽介质层顶部的所述第一栅极沟槽侧面的硅进行热氧化形成的氧化层。
7.如权利要求1所述的SGT IGBT器件，其特征在于：在所述器件单元区外部还形成有屏蔽栅引出区；
所述屏蔽栅引出区中形成有第二栅极结构，所述第二栅极结构包括形成于第二栅极沟槽中的第二屏蔽介质层、第二屏蔽栅导电材料层；
所述第二屏蔽介质层形成于整个所述第二栅极沟槽的内侧表面，所述第二屏蔽栅导电材料层将形成有所述第二屏蔽介质层的所述第二栅极沟槽完全填充；
所述第二栅极沟槽和所述第一栅极沟槽相连通，所述屏蔽栅导电材料层和所述第二屏蔽栅导电材料层相接触并通过设置在所述第二屏蔽栅导电材料层顶部的接触孔连接到所述发射极。
8.如权利要求1所述的SGT IGBT器件，其特征在于：在所述漂移区和所述集电区之间还形成有第一导电类型重掺杂的场截止层。
9.如权利要求6所述的SGT IGBT器件，其特征在于：形成所述栅间介质层的热氧化的温度为1050℃～1150℃。
10.如权利要求6所述的SGT IGBT器件，其特征在于：形成所述栅间介质层和形成所述第一栅介质层的热氧化工艺相同且温度为1050℃～1150℃。
11.如权利要求8所述的SGT IGBT器件，其特征在于：所述场截止层的深度为0.5微米～1微米。
12.如权利要求1所述的SGT IGBT器件，其特征在于：在所述发射区顶部的接触孔的底部形成有第二导电类型重掺杂的体接触区，所述体区通过所述体接触区连接所述发射区顶部的接触孔。
13.如权利要求2所述的SGT IGBT器件，其特征在于：所述集电区由对减薄后的所述半导体衬底进行第二导电类型重掺杂的背面离子注入形成的掺杂区组成。
14.如权利要求12所述的SGT IGBT器件，其特征在于：所述发射区的离子注入能量为60keV～100keV，注入剂量为1e14cm-2～1e15cm-2；
所述体接触区的离子注入能量为50keV～100keV，注入剂量为1e14cm-2～1e15cm-2。
15.如权利要求13所述的SGT IGBT器件，其特征在于：所述集电区的注入剂量为1e10cm-2～1e15cm-2。
16.如权利要求1所述的SGT IGBT器件，其特征在于：所述第二栅极结构为伪栅极结构，所述第二栅极导电材料层为浮置结构且不和所述发射极以及所述栅极连接；
所述第二栅极沟槽侧面的所述体区表面未形成所述发射区。
17.如权利要求16所述的SGT IGBT器件，其特征在于：所述第一栅极结构和所述第二栅极结构交替排列的单元结构为两个所述第二栅极结构加一个所述第一栅极结构或者为一个所述第一栅极结构加一个所述第二栅极结构。
CN202211689598.0A 2022-12-27 2022-12-27 Sgt igbt器件 Pending CN118263297A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211689598.0A CN118263297A (zh) 2022-12-27 2022-12-27 Sgt igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211689598.0A CN118263297A (zh) 2022-12-27 2022-12-27 Sgt igbt器件

Publications (1)

Publication Number Publication Date
CN118263297A true CN118263297A (zh) 2024-06-28

Family

ID=91609641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211689598.0A Pending CN118263297A (zh) 2022-12-27 2022-12-27 Sgt igbt器件

Country Status (1)

Country Link
CN (1) CN118263297A (zh)

Similar Documents

Publication Publication Date Title
JP4198469B2 (ja) パワーデバイスとその製造方法
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
JP2585331B2 (ja) 高耐圧プレーナ素子
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
US20180261594A1 (en) Semiconductor device
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
CN109166923B (zh) 一种屏蔽栅mosfet
KR20000029577A (ko) 선형전류-전압특성을가지는반도체부품
CN109166921B (zh) 一种屏蔽栅mosfet
JPH0613621A (ja) 半導体装置及びその製造方法
CN113838917A (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN114784107B (zh) 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
US20240063267A1 (en) Semiconductor device and method for producing same
US20220352315A1 (en) Semiconductor device and method for producing same
CN110943124A (zh) Igbt芯片及其制造方法
EP0103934B1 (en) Insulated-gate field-effect transistors
CN118263297A (zh) Sgt igbt器件
JPH0888357A (ja) 横型ｉｇｂｔ
JPH0992826A (ja) 半導体素子及びそのシミュレーション方法
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
JP2594296B2 (ja) 絶縁ゲート電界効果トランジスタ
US11824092B2 (en) Insulated trench gates with dopants implanted through gate oxide

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination