CN118249065A - 巴伦和推挽功率放大电路 - Google Patents

Abstract

本发明公开一种巴伦和推挽功率放大电路。该巴伦包括设置在同一金属层上的第一绕组和第二绕组，第二绕组包括第一缠绕部和第二缠绕部，第一缠绕部的第二端和第二缠绕部的第一端之间通过跳线连接，其中，第一缠绕部的第二端和第二缠绕部的第一端临近设置。由于巴伦上不设有匹配电容，使得第一绕组和第二绕组的布线无需避让匹配电容，布线灵活方便，有助于节省巴伦的占用面积；第一缠绕部的第二端和第二缠绕部的第一端临近设置，使得第一缠绕部和第二缠绕部之间通过较短的跳线相连，有助于减少传输损耗，改善电路的带宽、线性度和效率。

Description

巴伦和推挽功率放大电路

技术领域

本发明涉及射频通信技术领域，尤其涉及一种巴伦和推挽功率放大电路。

背景技术

目前，移动通信服务的快速发展，对高效率、低能耗的器件设计提出更高的要求。推挽功率放大电路是射频前端模组中耗能最大的模块，因此，推挽功率放大电路的效率直接决定射频前端模组的能耗级别，提高推挽功率放大电路的效率，也成为射频技术研究的热点。现有推挽功率放大电路一般设有巴伦，巴伦存在占用面积过大且传输损耗较大的问题。

发明内容

本发明实施例提供一种巴伦和推挽功率放大电路，以解决现有巴伦存在传输损耗较大的问题。

本发明实施例提供一种巴伦，包括设置在同一金属层上的第一绕组和第二绕组，所述第二绕组包括第一缠绕部和第二缠绕部，所述第一缠绕部的第二端和所述第二缠绕部的第一端之间通过跳线连接，其中，所述第一缠绕部的第二端和所述第二缠绕部的第一端临近设置。

优选地，所述第一绕组为初级绕组，所述第二绕组为次级绕组，所述次级绕组的所述第一缠绕部设置在所述初级绕组内，所述次级绕组的第二缠绕部设置在所述初级绕组外。

优选地，所述次级绕组的所述第一缠绕部的一部分线圈与所述初级绕组的一部分线圈平行相对设置，两者间的距离为第一距离；

所述初级绕组的一部分线圈与所述次级绕组的所述第二缠绕部的一部分线圈平行相对设置，两者间的距离为第二距离；

所述第一距离和所述第二距离之间的差值，被配置为小于预设差值。

优选地，所述初级绕组和所述次级绕组配合形成磁芯区域，所述次级绕组的第一缠绕部的第一端设置在所述磁芯区域内，所述次级绕组的第二缠绕部的第二端设置在所述磁芯区域外。

优选地，所述第一绕组为次级绕组，所述第二绕组为初级绕组，所述次级绕组包括第一部分线圈和第二部分线圈，

所述初级绕组的所述第一缠绕部和所述第二缠绕部均设置在所述第一部分线圈外，所述初级绕组的所述第一缠绕部和所述第二缠绕部均设置在所述第二部分线圈内。

优选地，所述初级绕组的一部分线圈与所述次级绕组的第一部分线圈平行相对设置，两者间的距离为第一距离；

所述初级绕组的一部分线圈与所述次级绕组的第二部分线圈平行相对设置，两者间的距离为第二距离；

所述第一距离和所述第二距离之间的差值，被配置为小于预设差值。

优选地，所述初级绕组和所述次级绕组配合形成磁芯区域，所述次级绕组的第一部分线圈的第一端设置在所述磁芯区域内，所述次级绕组的第一部分线圈的第二端与所述次级绕组的第二部分线圈的第一端连接，所述次级绕组的第二部分线圈的第二端设置在所述磁芯区域外。

优选地，所述第一缠绕部的第二端和所述第二缠绕部的第一端之间的距离，被配置为小于预设距离。

优选地，所述第一缠绕部的第一端和所述第二缠绕部的第二端，分别为所述巴伦的两个输入端；

或者，所述第一缠绕部的第一端和所述第二缠绕部的第二端中的任一个为所述巴伦的接地端，另一个为所述巴伦的输出端。

优选地，所述初级绕组的中点接地。

本发明实施例提供一种推挽功率放大电路，包括上述巴伦。

优选地，所述推挽功率放大电路还包括第一放大晶体管、第二放大晶体管、第一匹配电容和第二匹配电容；

所述第一放大晶体管，通过所述第一匹配电容与所述第一绕组的第一端相连；

所述第二放大晶体管，通过所述第二匹配电容与所述第一绕组的第二端相连。

优选地，所述推挽功率放大电路还包括奇波抑制电路，所述奇波抑制电路的第一端与所述第一放大晶体管相连，所述奇波抑制电路的第二端与所述第二放大晶体管相连，所述奇波抑制电路的第三端接地。

优选地，所述奇波抑制电路包括第一电感、第二电感和第一电容，所述第一电感的第一端与所述第一放大晶体管相连，所述第一电感的第二端和所述第二电感的第一端相连，所述第二电感的第二端与所述第二放大晶体管相连，所述第一电感和所述第二电感之间的连接节点通过所述第一电容接地。

优选地，所述第一电感和所述第二电感之间的连接节点与供电端相连。

优选地，所述推挽功率放大电路还包括第一谐振电路和第二谐振电路；

所述第一谐振电路的一端与所述第一放大晶体管和所述第一匹配电容之间的连接节点相连，所述第一谐振电路的另一端接地；

所述第二谐振电路的一端与所述第二放大晶体管和所述第二匹配电容之间的连接节点相连，所述第二谐振电路的另一端接地。

优选地，所述第一谐振电路包括串联的第一谐振电感和第一谐振电容，所述第一谐振电感的一端与所述第一放大晶体管和所述第一匹配电容之间的连接节点相连，所述第一谐振电容的一端接地；

所述第二谐振电路包括串联的第二谐振电感和第二谐振电容，所述第二谐振电感的一端与所述第二放大晶体管和所述第二匹配电容之间的连接节点相连，所述第二谐振电容的一端接地。

上述巴伦和推挽功率放大电路中，巴伦的第一绕组和第二绕组设置在同一金属层，巴伦上不设有匹配电容，使得第一绕组和第二绕组的布线无需避让匹配电容，布线灵活方便，有助于节省巴伦的占用面积；而且，第二绕组分段设计，使得第一缠绕部的第二端和所述第二缠绕部的第一端临近设置，使得第一缠绕部和第二缠绕部之间通过较短的跳线相连，有助于减少传输损耗和提高巴伦的耦合系数，进而改善巴伦所在电路的带宽、线性度和效率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中巴伦的一电路示意图；

图2是本发明一实施例中巴伦的另一电路示意图；

图3是本发明一实施例中巴伦的另一电路示意图；

图4是本发明一实施例中推挽功率放大电路的一电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种巴伦1，如图1所示，巴伦1包括设置在同一金属层上的第一绕组11和第二绕组12，第二绕组12包括第一缠绕部121和第二缠绕部122，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2之间通过跳线连接，其中，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2临近设置。

其中，第一绕组11和第二绕组12分别为巴伦1的两个绕组，两个绕组中的任一个为初级绕组13，另一个为次级绕组14。即在第一绕组11为巴伦1的初级绕组13时，第二绕组12为巴伦1的次级绕组14；相应地，在第二绕组12为巴伦1的初级绕组13时，第一绕组11为巴伦1的次级绕组14。第二绕组12为分段设计的绕组，包括第一缠绕部121和第二缠绕部122。第一缠绕部121的第二端a1和第二缠绕部122的第一端a2，均为与跳线相连的连接端。

作为一示例，巴伦1包括设置在同一金属层上的第一绕组11和第二绕组12，而第二绕组12为分段设计的绕组，包括第一缠绕部121和第二缠绕部122，使得第一绕组11、第一缠绕部121和第二缠绕部122在同一金属层上的布线更灵活方便。本示例中，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2之间通过跳线连接，保障巴伦1的基本功能实现；而且，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2临近设置，可使连接两端的跳线距离较短，有助于节省面积并减少传输损耗。例如，第一绕组11、第一缠绕部121和第二缠绕部122设置在第一金属层上，在第二金属层上设有第一通孔和第二通孔，将跳线设置在第二金属层上，使第二金属层上的跳线，通过第一通孔与第一缠绕部121的第二端a1相连，通过第二通孔与第二缠绕部122的第一端a2相连。

一般来说，与相关技术中在巴伦1的任一绕组上设有匹配电容相比，本实施例所提供的巴伦1上不设有匹配电容，使得第一绕组11和第二绕组12的布线无需避让匹配电容，布线灵活方便，有助于节省巴伦1的占用面积；而且，第二绕组12分段设计，使得第一缠绕部121的第二端a1和第二缠绕部122的第一端a2临近设置，使得第一缠绕部121和第二缠绕部122之间通过较短的跳线相连，有助于减少传输损耗和提高巴伦的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图2所示，第一绕组11为初级绕组13，第二绕组12为次级绕组14，次级绕组14的第一缠绕部121设置在初级绕组13内，次级绕组14的第二缠绕部122设置在初级绕组13外。

作为一示例，巴伦1包括设置在同一金属层上的第一绕组11和第二绕组12，第一绕组11为巴伦1的初级绕组13，此时，第一绕组11的两端为巴伦1的两个输入端；而第二绕组12为巴伦1的次级绕组14时，即通过跳线连接的第一缠绕部121和第二缠绕部122所形成的第二绕组12为次级绕组14，第一缠绕部121的第一端和第二缠绕部122的第二端中的任一个为巴伦1的接地端，另一个为巴伦1的输出端，可连接外部电路。本示例中，次级绕组14的第一缠绕部121设置在初级绕组13内，次级绕组14的第二缠绕部122设置在初级绕组13外，由于初级绕组13和次级绕组14上不设有匹配电容，使得初级绕组13和次级绕组14的布线无需避让匹配电容，布线灵活方便，有助于节省巴伦1的占用面积。

在一实施例中，如图2所示，次级绕组14的第一缠绕部121的一部分线圈与初级绕组13的一部分线圈平行相对设置，两者间的距离为第一距离；初级绕组13的一部分线圈与次级绕组14的第二缠绕部122的一部分线圈平行相对设置，两者间的距离为第二距离；第一距离和第二距离之间的差值，被配置为小于预设差值。

其中，预设差值是预先设置的用于评估两者距离之差是否达到较小标准的差值。

作为一示例，第一缠绕部121设置在初级绕组13内，且第一缠绕部121的一部分线圈与初级绕组13的一部分线圈平行相对设置，这些平行相对设置的部分线圈之间的距离为第一距离。相应地，次级绕组14的第二缠绕部122设置在初级绕组13外，且第二缠绕部122的一部分线圈和初级绕组13的一部分线圈平行相对设置，这些平行相对设置的部分线圈之间的距离为第二距离。一般来说，第一距离和第二距离之间的差值越小，巴伦1的两个绕组之间的耦合度越高，在两者的差值为零时，即第一距离和第二距离相同时，耦合度最大。因此，在电路设计时，使第一距离和第二距离之间的差值，被配置为小于预设差值，以保障巴伦1两个绕组之间具有较高的耦合度。

在一实施例中，如图2所示，初级绕组13和次级绕组14配合形成磁芯区域，第一缠绕部121的第一端设置在磁芯区域内，第二缠绕部122的第二端设置在磁芯区域外。

其中，磁芯区域是初级绕组13和次级绕组14缠绕所围合形成的区域，由于次级绕组14的第一缠绕部121设置在初级绕组13内，因此，该磁芯区域可进一步理解为第一缠绕部121所围合的区域。第一缠绕部121的第一端B1和第二缠绕部122的第二端B2，均为不与跳线相连的连接端。

作为一示例，初级绕组13和次级绕组14配合可形成磁芯区域，由于次级绕组14的第一缠绕部121设置在初级绕组13内，使得第一缠绕部121中未与跳线相连的第一端设置在磁芯区域内，而第二缠绕部122中未与跳线相连的第二端设置在磁芯区域外。本示例中，第一缠绕部121的第一端设置在磁芯区域内，在需要通过第一缠绕部121的第一端接地时，可在设置初级绕组13和次级绕组14的金属层上打孔，以使第一缠绕部121的第一端接地，节省占用面积并减少传输损耗；在需要通过第一缠绕部121的第一端与外部电路(如图1所示的开关S1)相连时，可在设置初级绕组13和第二绕组12的金属层上打孔，以使第一缠绕部121的第一端通过另一金属层上设置的跳线连接外部电路。相应地，第二缠绕部122的第二端设置在磁芯区域外，在需要通过第二缠绕部122的第二端接地时，可在设置初级绕组13和次级绕组14的金属层上打孔，以使第二缠绕部122的第二端接地，节省占用面积并减少传输损耗；在需要通过第二缠绕部122的第二端与外部电路(如图1所示的开关S1)相连时，可使第二缠绕部122的第二端直接与外部电路相连，无需额外的跳线，可减少因跳线带来的损耗，且布局更紧凑和合理。

在一实施例中，如图3所示，所述第一绕组11为次级绕组14，所述第二绕组12为初级绕组13，所述次级绕组14包括第一部分线圈141和第二部分线圈142，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第一部分线圈141外，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第二部分线圈142内。

其中，初级绕组13为一体式设置，根据其布线位置，将其划分为第一部分线圈141和第二部分线圈142两个部分，第一部分线圈141设置在内，而第二部分线圈142在外。

作为一示例，巴伦1包括设置在同一金属层上的第一绕组11和第二绕组12，所述第一绕组11为次级绕组14，所述第二绕组12为初级绕组13，此时，即通过跳线连接的第一缠绕部121和第二缠绕部122所形成的第二绕组12为初级绕组13，第一缠绕部121的第一端和第二缠绕部122的第二端中的任一个为巴伦1的接地端，另一个为巴伦1的输出端，可连接外部电路；而第二绕组12为巴伦1的初级绕组13，此时，第一绕组11的两端为巴伦1的两个输入端。本示例中，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第一部分线圈141外，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第二部分线圈142内。也就是说，次级绕组14的第一部分线圈141和第二部分线圈142配合，使得两者之间形成一个布线区域，其中，第一部分线圈141在内，而第二部分线圈142在外。所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在第一部分线圈141和第二部分线圈142配合形成的布线区域内，由于初级绕组13和次级绕组14上不设有匹配电容，使得初级绕组13和次级绕组14的布线无需避让匹配电容，布线灵活方便，有助于节省巴伦1的占用面积。

在一实施例中，如图3所示，所述初级绕组13的一部分线圈与所述次级绕组14的第一部分线圈141平行相对设置，两者间的距离为第一距离；所述初级绕组13的一部分线圈与所述次级绕组14的第二部分线圈142平行相对设置，两者间的距离为第二距离；所述第一距离和所述第二距离之间的差值，被配置为小于预设差值。

其中，预设差值是预先设置的用于评估两者距离之差是否达到较小标准的差值。

作为一示例，初级绕组13的所述第一缠绕部121和所述第二缠绕部122，设置在次级绕组14的第一部分线圈141和第二部分线圈142配合形成的布线区域内。具体地，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第一部分线圈141外，所述初级绕组13的一部分线圈与所述次级绕组14的第一部分线圈141平行相对设置，这些平行相对设置的部分线圈之间的距离为第一距离。相应地，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第二部分线圈142内，所述初级绕组13的一部分线圈与所述次级绕组14的第二部分线圈142平行相对设置，这些平行相对设置的部分线圈之间的距离为第二距离。本示例中，所述初级绕组13的一部分线圈可以是第一缠绕部121中的一部分线圈，也可以是第二缠绕部122中的一部分线圈。一般来说，第一距离和第二距离之间的差值越小，巴伦1的两个绕组之间的耦合度越高，在两者的差值为零时，即第一距离和第二距离相同时，耦合度最大。因此，在电路设计时，使第一距离和第二距离之间的差值，被配置为小于预设差值，以保障巴伦1两个绕组之间具有较高的耦合度。

在一实施例中，如图3所示，所述初级绕组13和所述次级绕组14配合形成磁芯区域，所述次级绕组14的第一部分线圈141的第一端设置在所述磁芯区域内，所述次级绕组14的第一部分线圈141的第二端与所述次级绕组14的第二部分线圈142的第一端连接，所述次级绕组14的第二部分线圈142的第二端设置在所述磁芯区域外。

其中，磁芯区域是初级绕组13和次级绕组14缠绕所围合形成的区域。

作为一示例，初级绕组13和次级绕组14配合可形成磁芯区域，由于所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第一部分线圈141外，所述初级绕组13的所述第一缠绕部121和所述第二缠绕部122均设置在所述第二部分线圈142内，说明第一部分线圈141为次级绕组14为缠绕在内的一部分线圈，而第二部分线圈142为次级绕组14缠绕在外的一部分线圈，此时，所述次级绕组14的第一部分线圈141的第一端设置在所述磁芯区域内，所述次级绕组14的第一部分线圈141的第二端与所述次级绕组14的第二部分线圈142的第一端连接，所述次级绕组14的第二部分线圈142的第二端设置在所述磁芯区域外。由于初级绕组13的第一缠绕部121和第二缠绕部122，均设置在次级绕组14的第一部分线圈141和第二部分线圈142配合形成的布线区域内，此时，初级绕组13的第一缠绕部121和第二缠绕部122的第一端为巴伦1的两个输入端，第一缠绕部121和第二缠绕部122的第二端通过跳线相连；次级绕组14的第一部分线圈141的第一端和第二部分线圈142的第二端中的任一个为巴伦1的接地端，另一个巴伦1的输出端。

在一实施例中，如图1所示，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2之间的距离，被配置为小于预设距离。

其中，预设距离为预先设置的用于评估两者距离是否达到较小标准的距离。作为一示例，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2之间的距离，被配置为小于预设距离，可保障第一缠绕部121的第二端a1和第二缠绕部122的第一端a2的距离较小，使得连接第一缠绕部121和第二缠绕部122的跳线长度较短，有助于减少传输损耗。

在一实际应用过程中，原理上预设距离越小，第一缠绕部121和第二缠绕部122的跳线较短，传输损耗越小。但是在实际应用时还需考虑巴伦1的其它性能因素，例如需考虑第一缠绕部121与第一绕组11之间的耦合度或者磁芯量，以及第一绕组11和第二缠绕部122的耦合度或者磁芯量等因素，因此，在实际应用过程中可根据性能要求选择合理的预设距离，保证在不影响其它性能的情况下进一步减少传输损耗。

在一实施例中，第一缠绕部121的第一端B1和第二缠绕部122的第二端B2，分别为巴伦1的两个输入端；或者，第一缠绕部121的第一端B1和第二缠绕部122的第二端B2中的任一个为巴伦1的接地端，另一个为巴伦1的输出端。

其中，第一缠绕部121的第一端B1和第二缠绕部122的第二端B2，均为不与跳线相连的连接端。

作为一示例，在第一绕组11为巴伦1的初级绕组13，而第二绕组12为巴伦1的次级绕组14时，即通过跳线连接的第一缠绕部121和第二缠绕部122所形成的第二绕组12为次级绕组14，此时，第一绕组11的两端A1/A2为巴伦1的两个输入端，第一缠绕部121的第一端B1和第二缠绕部122的第二端B2中的任一个为巴伦1的接地端，另一个为巴伦1的输出端，可连接外部电路，而不需要额外接入较长的传输线，有助于减少传输损耗，改善电路的带宽、线性度和效率。由于初级绕组13中不存在匹配电容，使得次级绕组14中的第一缠绕部121的第二端a1和第二缠绕部122的第一端a2可灵活设置，使得跳线位置可灵活调整，在保障占用面积的情况下，可优化巴伦1的耦合度。

作为一示例，在第一绕组11为巴伦1的次级绕组14，而第二绕组12为巴伦1的初级绕组13时，即通过跳线连接的第一缠绕部121和第二缠绕部122所形成的第二绕组12为初级绕组13，此时，第一缠绕部121的第一端B1和第二缠绕部122的第二端B2，分别为巴伦1的两个输入端，第一绕组11的两端A1/A2分别为巴伦1的接地端和输出端。由于次级绕组14上不设有匹配电容，使得初级绕组13中的第一缠绕部121的第二端a1和第二缠绕部122的第一端a2可灵活设置，使得跳线位置可灵活调整，在保障占用面积的情况下，可优化巴伦1的耦合度。

在一实施例中，初级绕组13的中点接地。

作为一示例，巴伦1的初级绕组13的中点接地，使得初级绕组13的中点可形成共模抑制点，可有效抑制谐波，进而保障巴伦1所在电路的带宽、线性度和效率。

本发明实施例提供一种推挽功率放大电路，包括上述实施例中的巴伦1。

本实施例所提供的推挽功率放大电路中，包括上述实施例中的巴伦1，该巴伦1上不设有匹配电容，使得第一绕组11和第二绕组12的布线无需避让匹配电容，布线灵活方便，有助于节省巴伦1的占用面积；而且，第二绕组12分段设计，使得第一缠绕部121设置在第一绕组11内，而第二缠绕部122设置在第一绕组11外，第一缠绕部121的第二端a1和第二缠绕部122的第一端a2临近设置，使得第一缠绕部121和第二缠绕部122之间通过较短的跳线相连，有助于减少传输损耗，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图4所示，推挽功率放大电路还包括第一放大晶体管M1、第二放大晶体管M2、第一匹配电容C11和第二匹配电容C12；第一放大晶体管M1，通过第一匹配电容C11与第一绕组11的第一端相连；第二放大晶体管M2，通过第二匹配电容C12与第一绕组11的第二端相连。

其中，第一匹配电容C11和第二匹配电容C12，是用于实现阻抗匹配的电容。

作为一示例，推挽功率放大电路还包括第一放大晶体管M1、第二放大晶体管M2、第一匹配电容C11和第二匹配电容C12。第一放大晶体管M1通过第一匹配电容C11与第一绕组11的第一端相连，使得第一放大晶体管M1输出的信号经过第一匹配电容C11进行阻抗匹配之后，再输入第一绕组11的第一端，保障巴伦1的正常工作。第二放大晶体管M2通过第二匹配电容C12与第一绕组11的第二端相连，使得第二放大晶体管M2输出的信号通过第二匹配电容C12进行阻抗匹配后，再输入第一绕组11的第二端，保障巴伦1的正常工作。

在一实施例中，如图4所示，推挽功率放大电路还包括奇波抑制电路2，奇波抑制电路2的第一端与第一放大晶体管M1相连，奇波抑制电路2的第二端与第二放大晶体管M2相连，奇波抑制电路2的第三端接地。

其中，奇波抑制电路2是用于实现对奇次谐波信号进行抑制的电路。

作为一示例，推挽功率放大电路还包括奇波抑制电路2，奇波抑制电路2的第一端与第一放大晶体管M1相连，奇波抑制电路2的第二端与第二放大晶体管M2相连，奇波抑制电路2的第三端接地，用于实现对第一放大晶体管M1和第一绕组11之间的奇次谐波信号进行抑制，并对第二放大晶体管M2和第二绕组12之间的奇次谐波信号进行抑制。

在一实施例中，如图4所示，奇波抑制电路2包括第一电感L21、第二电感L22和第一电容C21，第一电感L21的第一端与第一放大晶体管M1相连，第一电感L21的第二端和第二电感L22的第一端相连，第二电感L22的第二端与第二放大晶体管M2相连，第一电感L21和第二电感L22之间的连接节点通过第一电容C21接地。

作为一示例，奇波抑制电路2包括第一电感L21、第二电感L22和第一电容C21，第一电感L21和第二电感L22，串联设置在第一放大晶体管M1的输出端和第二放大晶体管M2的输出端之间，且第一电感L21和第二电感L22之间的连接节点通过第一电容C21接地。本示例中，第一放大晶体管M1输出的奇次谐波信号通过第一电感L21和第一电容C21到地，也就是说，第一电感L21和第一电容C21配合形成第一抑制支路，实现对第一放大晶体管M1输出的奇次谐波信号进行抑制。第二放大晶体管M2输出的奇次谐波信号通过第二电感L22和第一电容C21到地，也就是说，第二电感L22和第一电容C21配合形成第二抑制支路，实现对第二放大晶体管M2输出的奇次谐波信号进行抑制。本示例中，第一抑制支路和第二抑制支路，共用第一电容C21，可减少电路中的元器件数量，有助于节省面积，降低成本。

在一实施例中，如图4所示，第一电感L21和第二电感L22之间的连接节点与供电端VCC相连。

作为一示例，第一电感L21和第二电感L22之间的连接节点与供电端VCC相连，使得供电端VCC通过第一电感L21给第一放大晶体管M1馈，通过第二电感L22给第二放大晶体管M2供电。本示例中，奇波抑制电路2中，第一电感L21和第二电感L22之间的连接节点与供电端VCC相连，使得第一电感L21和第二电感L22不仅可配合第一电容C21实现奇波抑制功能，还可与供电端VCC相连，形成馈电功能。可理解地，第一电感L21和第二电感L22的共用，无需额外增加新的元器件，有助于减少电路中的元器件数量，节省面积，降低成本。

在一实施例中，如图4所示，推挽功率放大电路还包括第一谐振电路3和第二谐振电路4；第一谐振电路3的一端与第一放大晶体管M1和第一匹配电容C11之间的连接节点相连，第一谐振电路3的另一端接地；第二谐振电路4的一端与第二放大晶体管M2和第二匹配电容C12之间的连接节点相连，第二谐振电路4的另一端接地。

作为一示例，推挽功率放大电路还包括第一谐振电路3和第二谐振电路4。第一谐振电路3的一端与第一放大晶体管M1和第一匹配电容C11之间的连接节点相连，第一谐振电路3的另一端接地，以调整第一放大晶体管M1输出的谐波频率，以达到抑制谐波信号的目的。第二谐振电路4的一端与第二放大晶体管M2和第二匹配电容C12之间的连接节点相连，第二谐振电路4的另一端接地，以调整第二放大晶体管M2的谐波频率，以达到抑制谐波信号的目的。

在一实施例中，如图4所示，第一谐振电路3包括串联的第一谐振电感L31和第一谐振电容C31，第一谐振电感L31的一端与第一放大晶体管M1和第一匹配电容C11之间的连接节点相连，第一谐振电容C31的一端接地；第二谐振电路4包括串联的第二谐振电感L41和第二谐振电容C41，第二谐振电感L41的一端与第二放大晶体管M2和第二匹配电容C12之间的连接节点相连，第二谐振电容C41的一端接地。

作为一示例，第一谐振电路3包括串联的第一谐振电感L31和第一谐振电容C31，第一谐振电感L31的一端与第一放大晶体管M1和第一匹配电容C11之间的连接节点相连，第一谐振电容C31的一端接地，利用第一谐振电感L31和第一谐振电容C31形成的LC谐振电路，调整第一放大晶体管M1输出的谐波频率，以达到抑制谐波信号的目的。第二谐振电路4包括串联的第二谐振电感L41和第二谐振电容C41，第二谐振电感L41的一端与第二放大晶体管M2和第二匹配电容C12之间的连接节点相连，第二谐振电容C41的一端接地，利用第一谐振电感L31和第一谐振电容C31形成的LC谐振电路，调整第二放大晶体管M2的谐波频率，以达到抑制谐波信号的目的。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (17)

1.一种巴伦，其特征在于，包括设置在同一金属层上的第一绕组和第二绕组，所述第二绕组包括第一缠绕部和第二缠绕部，所述第一缠绕部的第二端和所述第二缠绕部的第一端之间通过跳线连接，其中，所述第一缠绕部的第二端和所述第二缠绕部的第一端临近设置。

2.如权利要求1所述的巴伦，其特征在于，所述第一绕组为初级绕组，所述第二绕组为次级绕组，所述次级绕组的所述第一缠绕部设置在所述初级绕组内，所述次级绕组的第二缠绕部设置在所述初级绕组外。

3.如权利要求2所述的巴伦，其特征在于，所述次级绕组的所述第一缠绕部的一部分线圈与所述初级绕组的一部分线圈平行相对设置，两者间的距离为第一距离；

所述初级绕组的一部分线圈与所述次级绕组的所述第二缠绕部的一部分线圈平行相对设置，两者间的距离为第二距离；

所述第一距离和所述第二距离之间的差值，被配置为小于预设差值。

4.如权利要求2所述的巴伦，其特征在于，所述初级绕组和所述次级绕组配合形成磁芯区域，所述次级绕组的第一缠绕部的第一端设置在所述磁芯区域内，所述次级绕组的第二缠绕部的第二端设置在所述磁芯区域外。

5.如权利要求1所述的巴伦，其特征在于，所述第一绕组为次级绕组，所述第二绕组为初级绕组，所述次级绕组包括第一部分线圈和第二部分线圈，所述初级绕组的所述第一缠绕部和所述第二缠绕部均设置在所述第一部分线圈外，所述初级绕组的所述第一缠绕部和所述第二缠绕部均设置在所述第二部分线圈内。

6.如权利要求5所述的巴伦，其特征在于，所述初级绕组的一部分线圈与所述次级绕组的第一部分线圈平行相对设置，两者间的距离为第一距离；

所述初级绕组的一部分线圈与所述次级绕组的第二部分线圈平行相对设置，两者间的距离为第二距离；

所述第一距离和所述第二距离之间的差值，被配置为小于预设差值。

7.如权利要求3所述的巴伦，其特征在于，所述初级绕组和所述次级绕组配合形成磁芯区域，所述次级绕组的第一部分线圈的第一端设置在所述磁芯区域内，所述次级绕组的第一部分线圈的第二端与所述次级绕组的第二部分线圈的第一端连接，所述次级绕组的第二部分线圈的第二端设置在所述磁芯区域外。

8.如权利要求1所述的巴伦，其特征在于，所述第一缠绕部的第二端和所述第二缠绕部的第一端之间的距离，被配置为小于预设距离。

9.如权利要求1所述的巴伦，其特征在于，所述第一缠绕部的第一端和所述第二缠绕部的第二端，分别为所述巴伦的两个输入端；

或者，所述第一缠绕部的第一端和所述第二缠绕部的第二端中的任一个为所述巴伦的接地端，另一个为所述巴伦的输出端。

10.如权利要求2-9任一项所述的巴伦，其特征在于，所述初级绕组的中点接地。

11.一种推挽功率放大电路，其特征在于，包括权利要求1-10任一项所述巴伦。

12.如权利要求11所述的推挽功率放大电路，其特征在于，所述推挽功率放大电路还包括第一放大晶体管、第二放大晶体管、第一匹配电容和第二匹配电容；

所述第一放大晶体管，通过所述第一匹配电容与所述第一绕组的第一端相连；

所述第二放大晶体管，通过所述第二匹配电容与所述第一绕组的第二端相连。

13.如权利要求12所述的推挽功率放大电路，其特征在于，所述推挽功率放大电路还包括奇波抑制电路，所述奇波抑制电路的第一端与所述第一放大晶体管相连，所述奇波抑制电路的第二端与所述第二放大晶体管相连，所述奇波抑制电路的第三端接地。

14.如权利要求13所述的推挽功率放大电路，其特征在于，所述奇波抑制电路包括第一电感、第二电感和第一电容，所述第一电感的第一端与所述第一放大晶体管相连，所述第一电感的第二端和所述第二电感的第一端相连，所述第二电感的第二端与所述第二放大晶体管相连，所述第一电感和所述第二电感之间的连接节点通过所述第一电容接地。

15.如权利要求14所述的推挽功率放大电路，其特征在于，所述第一电感和所述第二电感之间的连接节点与供电端相连。

16.如权利要求12所述的推挽功率放大电路，其特征在于，所述推挽功率放大电路还包括第一谐振电路和第二谐振电路；

所述第一谐振电路的一端与所述第一放大晶体管和所述第一匹配电容之间的连接节点相连，所述第一谐振电路的另一端接地；

所述第二谐振电路的一端与所述第二放大晶体管和所述第二匹配电容之间的连接节点相连，所述第二谐振电路的另一端接地。

17.如权利要求16所述的推挽功率放大电路，其特征在于，所述第一谐振电路包括串联的第一谐振电感和第一谐振电容，所述第一谐振电感的一端与所述第一放大晶体管和所述第一匹配电容之间的连接节点相连，所述第一谐振电容的一端接地；

所述第二谐振电路包括串联的第二谐振电感和第二谐振电容，所述第二谐振电感的一端与所述第二放大晶体管和所述第二匹配电容之间的连接节点相连，所述第二谐振电容的一端接地。