CN117673694A - 巴伦、推挽功率放大器和射频前端模组 - Google Patents

Abstract

本发明公开一种巴伦、推挽功率放大器和射频前端模组。该巴伦，包括第一绕组、第二绕组和第三绕组，第一绕组和第二绕组设置在不同金属层上，第二绕组和第三绕组设置在同一金属层上；第二绕组和第一绕组的部分线圈相互耦合，形成第一耦合区域；第三绕组和第一绕组的部分线圈相互耦合，形成第二耦合区域。该巴伦形成第一耦合区域和第二耦合区域，可极大提高巴伦的耦合系数，减少损耗，进而改善巴伦所在电路的带宽、线性度和效率。

Description

巴伦、推挽功率放大器和射频前端模组

技术领域

本发明涉及射频电路技术领域，尤其涉及一种巴伦、推挽功率放大器和射频前端模组。

背景技术

目前，移动通信服务的快速发展，对高效率、低能耗的器件设计提出更高的要求。推挽功率放大电路是射频前端模组中耗能较大的模块，因此，推挽功率放大电路的效率直接决定射频前端模组的能耗级别，提高推挽功率放大电路的效率，也成为射频技术研究的热点。现有推挽功率放大电路一般设有巴伦，然而，现有巴伦为了减小占用面积，其损耗往往较大，因此，如何兼顾面积和损耗是目前亟待解决的问题。

发明内容

本发明实施例提供一种巴伦、推挽功率放大器和射频前端模组，以解决现有巴伦无法兼顾面积和损耗的问题。

本发明实施例提供一种巴伦，包括第一绕组、第二绕组和第三绕组，所述第一绕组和所述第二绕组设置在不同金属层上，所述第二绕组和所述第三绕组设置在同一金属层上；

所述第二绕组和所述第一绕组的部分线圈相互耦合，形成第一耦合区域；

所述第三绕组和所述第一绕组的部分线圈相互耦合，形成第二耦合区域。

优选地，所述第二绕组和所述第一绕组的部分线圈在纵向方向的投影至少部分重叠，形成第一耦合区域；

所述第三绕组和所述第一绕组的部分线圈在纵向方向的投影至少部分重叠，形成第二耦合区域。

优选地，所述第一绕组在所述第一耦合区域的缠绕方向与所述第一绕组在所述第二耦合区域的缠绕方向相反；

所述第二绕组在所述第一耦合区域的缠绕方向和所述第三绕组在所述第二耦合区域的缠绕方向相同；

其中，所述第一绕组在所述第一耦合区域的缠绕方向为从所述第一绕组的第一连接端开始缠绕的方向，所述第一绕组在所述第二耦合区域的缠绕方向为从所述第一绕组的第二连接端开始缠绕的方向。

优选地，所述第一绕组设置在第一金属层上；

所述第二绕组和所述第三绕组设置在第二金属层上；

所述第一绕组包括第一绕组缠绕部、从所述第一绕组缠绕部延伸出的绕组连接部和从所述绕组连接部延伸出的第二绕组缠绕部；

所述第二绕组和所述第一绕组缠绕部相互耦合，形成所述第一耦合区域；

所述第三绕组和所述第二绕组缠绕部相互耦合，形成所述第二耦合区域。

优选地，所述第二绕组和所述第一绕组缠绕部在纵向方向的投影至少部分重叠，形成第一耦合区域；

所述第三绕组和所述第二绕组缠绕部在纵向方向的投影至少部分重叠，形成第二耦合区域。

优选地，所述第一绕组包括第一线圈、与所述第一线圈相连的第二线圈和第三线圈，所述第一线圈设置在第一金属层上，所述第二线圈和所述第三线圈设置在第三金属层上；

所述第二绕组和所述第三绕组设置在第二金属层上，所述第二金属层位于所述第一金属层和所述第三金属层之间；

所述第二绕组、所述第一线圈的部分线圈和所述第二线圈相互耦合，形成所述第一耦合区域；

所述第三绕组、所述第一线圈的部分线圈和所述第三线圈相互耦合，形成所述第二耦合区域。

优选地，所述第一线圈包括第一线圈缠绕部、从所述第一线圈缠绕部延伸出的线圈连接部和从所述线圈连接部延伸出的第二线圈缠绕部；

所述第二绕组、所述第一线圈缠绕部和所述第二线圈相互耦合，形成所述第一耦合区域；

所述第三绕组、所述第二线圈缠绕部和所述第三线圈相互耦合，形成所述第二耦合区域。

优选地，所述第二绕组、所述第一线圈缠绕部和所述第二线圈在纵向方向的投影至少部分重叠，形成所述第一耦合区域；

所述第三绕组、所述第二线圈缠绕部和所述第三线圈在纵向方向的投影至少部分重叠，形成所述第二耦合区域。

优选地，所述第一线圈的第一端与所述第二线圈的第一端相连，所述第一线圈的第二端与所述第三线圈的第一端相连，所述第二线圈的第二端和所述第三线圈的第二端为所述第一绕组的两个连接端。

优选地，所述第二绕组包括第四线圈和第五线圈，所述第三绕组包括第六线圈和第七线圈；

所述第四线圈和所述第五线圈设置在第一金属层上，所述第一绕组设置在第二金属层上，所述第六线圈和所述第七线圈设置在第三金属层上，所述第二金属层位于所述第一金属层和所述第三金属层之间；

所述第四线圈、所述第一绕组的部分线圈和所述第六线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第一绕组的部分线圈和所述第七线圈相互耦合，形成所述第二耦合区域。

优选地，所述第一绕组包括第一绕组缠绕部、从所述第一绕组缠绕部延伸出的绕组连接部和从所述绕组连接部延伸出的第二绕组缠绕部；

所述第四线圈、所述第一绕组缠绕部和所述第六线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第七线圈相互耦合，形成所述第二耦合区域。

优选地，所述第四线圈、所述第一绕组缠绕部和所述第六线圈在纵向方向的投影至少部分重叠，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第七线圈在纵向方向的投影至少部分重叠，形成所述第二耦合区域。

优选地，所述第二绕组包括第四线圈和第五线圈，所述第三绕组包括第六线圈和第七线圈；

所述第四线圈和所述第六线圈设置在第一金属层上，所述第一绕组设置在第二金属层上，所述第五线圈和所述第七线圈设置在第三金属层上，所述第二金属层位于所述第一金属层和所述第三金属层之间；

所述第四线圈、所述第一绕组的部分线圈和所述第七线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第一绕组的部分线圈和所述第六线圈相互耦合，形成所述第二耦合区域。

优选地，所述第一绕组包括第一绕组缠绕部、从所述第一绕组缠绕部延伸出的绕组连接部和从所述绕组连接部延伸出的第二绕组缠绕部；

所述第四线圈、所述第一绕组缠绕部和所述第七线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第六线圈相互耦合，形成所述第二耦合区域。

优选地，所述第四线圈、所述第一绕组缠绕部和所述第七线圈在纵向方向的投影至少部分重叠，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第六线圈在纵向方向的投影至少部分重叠，形成所述第二耦合区域。

优选地，所述第一绕组的两个连接端分别为所述巴伦的输入端和接地端，所述第二绕组的两个连接端和所述第三绕组的两个连接端为所述巴伦的输出端；

或者，所述第一绕组的两个连接端分别为所述巴伦的输出端和接地端，所述第二绕组的两个连接端和所述第三绕组的两个连接端为所述巴伦的输入端。

本发明实施例提供一种推挽功率放大器，包括上述巴伦、第一差分放大电路和第二差分放大电路；

所述第一差分放大电路和所述第二绕组相连；

所述第二差分放大电路和所述第三绕组相连。

优选地，所述第一差分放大电路包括第一放大支路和第二放大支路；所述第一放大支路和所述第二绕组的第一连接端相连；所述第二放大支路和所述第二绕组的第二连接端相连；

所述第二差分放大电路包括第三放大支路和第四放大支路；所述第三放大支路和所述第三绕组的第一连接端相连；所述第四放大支路和所述第三绕组的第二连接端相连。

优选地，所述第一放大支路包括第一放大晶体管，所述第一放大晶体管与所述第二绕组的第一连接端相连；

所述第二放大支路包括第二放大晶体管，所述第二放大晶体管与所述第二绕组的第二连接端相连；

所述第三放大支路包括第三放大晶体管，所述第三放大晶体管与所述第三绕组的第一连接端相连；

所述第四放大支路包括第四放大晶体管，所述第四放大晶体管与所述第三绕组的第二连接端相连。

优选地，所述第一放大支路还包括第一匹配电感，所述第一匹配电感一端与所述第一放大晶体管相连，另一端与所述第二绕组的第一连接端相连；

所述第二放大支路还包括第二匹配电感，所述第二匹配电感一端与所述第二放大晶体管相连，另一端与所述第二绕组的第二连接端相连；

所述第三放大支路还包括第三匹配电感，所述第三匹配电感一端与所述第三放大晶体管相连，另一端与所述第三绕组的第一连接端相连；

所述第四放大支路还包括第四匹配电感，所述第四匹配电感一端与所述第四放大晶体管相连，另一端与所述第三绕组的第二连接端相连。

优选地，所述第一差分放大电路还包括第一谐振电路和第二谐振电路；所述第二差分放大电路包括第三谐振电路和第四谐振电路；

所述第一谐振电路一端与所述第一放大支路相连，另一端接地；

所述第二谐振电路一端与所述第二放大支路相连，另一端接地；

所述第三谐振电路一端与所述第三放大支路相连，另一端接地；

所述第四谐振电路一端与所述第四放大支路相连，另一端接地。

优选地，所述第一谐振电路一端与所述第一放大晶体管和所述第一匹配电感之间的连接节点相连，另一端接地；或者，所述第一谐振电路一端与所述第一匹配电感和所述第二绕组的第一连接端相连，另一端接地；

所述第二谐振电路一端与所述第二放大晶体管和所述第二匹配电感之间的连接节点相连，另一端接地；或者，所述第二谐振电路一端与所述第二匹配电感和所述第二绕组的第二连接端相连，另一端接地；

所述第三谐振电路一端与所述第三放大晶体管和所述第三匹配电感之间的连接节点相连，另一端接地；或者，所述第三谐振电路一端与所述第三匹配电感和所述第三绕组的第一连接端相连，另一端接地；

所述第四谐振电路一端与所述第四放大晶体管和所述第四匹配电感之间的连接节点相连，另一端接地；或者，所述第四谐振电路一端与所述第四匹配电感和所述第三绕组的第二连接端相连，另一端接地。

优选地，所述第一谐振电路包括第一电容和第一电感，所述第一电容一端与所述第一放大支路相连，另一端通过所述第一电感接地；

所述第二谐振电路包括第二电容和第二电感，所述第二电容一端与所述第二放大支路相连，另一端通过所述第二电感接地；

所述第三谐振电路包括第三电容和第三电感，所述第三电容一端与所述第三放大支路相连，另一端通过所述第三电感接地；

所述第四谐振电路包括第四电容和第四电感，所述第四电容一端与所述第四放大支路相连，另一端通过所述第四电感接地。

优选地，所述第二绕组的中点与供电端相连，所述第三绕组的中点与供电端相连。

优选地，所述第一放大支路还包括第一隔直电容和第一馈电电路；所述第一隔直电容设置在所述第一放大晶体管和所述第二绕组的第一连接端之间；所述第一馈电电路一端与所述第一放大晶体管和所述第一隔直电容之间的连接节点相连，另一端与供电端相连；

所述第二放大支路还包括第二隔直电容和第二馈电电路；所述第二隔直电容设置在所述第二放大晶体管和所述第二绕组的第二连接端之间；所述第二馈电电路一端与所述第二放大晶体管和所述第二隔直电容之间的连接节点相连，另一端与供电端相连；

所述第三放大支路还包括第三隔直电容和第三馈电电路；所述第三隔直电容设置在所述第三放大晶体管和所述第三绕组的第一连接端之间；所述第三馈电电路一端与所述第三放大晶体管和所述第三隔直电容之间的连接节点相连，另一端与供电端相连；

所述第四放大支路还包括第四隔直电容和第四馈电电路；所述第四隔直电容设置在所述第四放大晶体管和所述第三绕组的第二连接端之间；所述第四馈电电路一端与所述第四放大晶体管和所述第四隔直电容之间的连接节点相连，另一端与供电端相连。

本发明实施例提供一种射频前端模组，包括基板，设置在所述基板上的第一芯片，以及设置在所述基板上的上述推挽功率放大器，所述第一芯片包括第一差分放大电路和第二差分放大电路；

所述第一差分放大电路的第一端与所述第一芯片的第一焊盘连接，所述第一焊盘通过第一键合线与所述第二绕组的第一连接端连接；

所述第一差分放大电路的第二端与所述第一芯片的第二焊盘连接，所述第二焊盘通过第二键合线与所述第二绕组的第二连接端连接；

所述第二差分放大电路的第一端与所述第一芯片的第三焊盘连接，所述第三焊盘通过第三键合线与所述第三绕组的第一连接端连接；

所述第二差分放大电路的第二端与所述第一芯片的第四焊盘连接，所述第四焊盘通过第四键合线与所述第三绕组的第二连接端连接。

优选地，所述第一芯片还包括第一电容、第二电容、第三电容和第四电容；所述第一差分放大电路包括第一放大晶体管和第二放大晶体管，所述第二差分放大电路包括第三放大晶体管和第四放大晶体管；

所述第一电容的第一端与所述第一放大晶体管连接，所述第一电容的第二端与所述第一芯片的第五焊盘连接，所述第五焊盘通过第五键合线接地；

所述第二电容的第一端与所述第二放大晶体管连接，所述第二电容的第二端与所述第一芯片的第六焊盘连接，所述第六焊盘通过第六键合线接地；

所述第三电容的第一端与所述第三放大晶体管连接，所述第三电容的第二端与所述第一芯片的第七焊盘连接，所述第七焊盘通过第七键合线接地；

所述第四电容的第一端与所述第四放大晶体管连接，所述第四电容的第二端与所述第一芯片的第八焊盘连接，所述第八焊盘通过第八键合线接地。

优选地，所述第一芯片还包括第一电容、第二电容、第三电容和第四电容；所述第一差分放大电路包括第一放大晶体管和第二放大晶体管，所述第二差分放大电路包括第三放大晶体管和第四放大晶体管；

所述第一电容的第一端接地，所述第一电容的第二端与所述第一芯片的第五焊盘连接，所述第五焊盘通过第五键合线与所述第二绕组的第一连接端连接；

所述第二电容的第一端接地，所述第二电容的第二端与所述第一芯片的第六焊盘连接，所述第六焊盘通过第六键合线与所述第二绕组的第二连接端连接；

所述第三电容的第一端接地，所述第三电容的第二端与所述第一芯片的第七焊盘连接，所述第七焊盘通过第七键合线与所述第三绕组的第一连接端连接；

所述第四电容的第一端接地，所述第四电容的第二端与所述第一芯片的第八焊盘连接，所述第八焊盘通过第八键合线与所述第三绕组的第二连接端连接。

上述巴伦、推挽功率放大器和射频前端模组，将第一绕组、第二绕组和第三绕组分层设置，通过调整第一绕组、第二绕组和第三绕组的位置，使巴伦形成第一耦合区域和第二耦合区域，不但可极大提高巴伦的耦合系数，保证巴伦的平衡性，还能在保证占用面积较小的同时减少损耗，进而改善巴伦所在电路的带宽、线性度和效率，即可改善推挽功率放大器和射频前端模组的带宽、线性度和效率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中巴伦的一电路示意图；

图2是本发明一实施例中巴伦的另一电路示意图；

图3是本发明一实施例中巴伦的另一电路示意图；

图4是本发明一实施例中巴伦的另一电路示意图；

图5是本发明一实施例中推挽功率放大器的一电路示意图；

图6是本发明一实施例中推挽功率放大器的另一电路示意图；

图7是本发明一实施例中推挽功率放大器的另一电路示意图；

图8是本发明一实施例中推挽功率放大器的另一电路示意图；

图9是本发明一实施例中推挽功率放大器的另一电路示意图；

图10是本发明一实施例中推挽功率放大器的另一电路示意图；

图11是本发明一实施例中推挽功率放大器的另一电路示意图；

图12是本发明一实施例中推挽功率放大器的另一电路示意图；

图13是本发明一实施例中推挽功率放大器的另一电路示意图；

图14是本发明一实施例中射频前端模组的一电路示意图；

图15是本发明一实施例中射频前端模组的另一电路示意图；

图16是本发明一实施例中射频前端模组的另一电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种巴伦1，如图1和图2所示，巴伦1包括第一绕组11、第二绕组12和第三绕组13，第一绕组11和第二绕组12设置在不同金属层上，第二绕组12和第三绕组13设置在同一金属层上；第二绕组12和第一绕组11的部分线圈相互耦合，形成第一耦合区域；第三绕组13和第一绕组11的部分线圈相互耦合，形成第二耦合区域。

其中，第一绕组11、第二绕组12和第三绕组13是巴伦1上独立设置的绕组。第一绕组11为巴伦1的第一侧上的绕组，而第二绕组12和第三绕组13为巴伦1的第二侧的绕组。作为一示例，第一绕组11可以为巴伦1的初级绕组，而第二绕组12和第三绕组13为巴伦1的次级绕组；或者，第二绕组12和第三绕组13为巴伦1的初级绕组，而第一绕组11为巴伦1的次级绕组。

作为一示例，第一绕组11为巴伦1的第一侧上的绕组，而第二绕组12和第三绕组13为巴伦1的第二侧的绕组，可使第二绕组12和第三绕组13设置在同一金属层上，以保障巴伦1的平衡性；相应地，第一绕组11和第二绕组12设置在不同金属层上，此时，第一绕组11与第三绕组13也设置在不同金属层上。可理解地，将第一绕组11与第二绕组12设置在不同金属层上、第一绕组11与第三绕组13设置在不同金属层上，使得第一绕组11既可与第二绕组12相互耦合，又可与第三绕组13相互耦合，提高巴伦的耦合度；而第二绕组12和第三绕组13设置在同一金属层上，可保障电路的平衡性。

本实施例中，由于第二绕组12和第一绕组11设置在不同金属层上，使得第二绕组12和第一绕组11的部分线圈相互耦合，形成第一耦合区域。该第一耦合区域可理解为第二绕组12和第一绕组11的部分线圈之间形成的平行板电容器对应的耦合区域，可保障第二绕组12和第一绕组11的部分线圈之间的耦合系数。相应地，由于第三绕组13和第一绕组11设置在不同金属层上，使得第三绕组13和第一绕组11的部分线圈相互耦合，形成第二耦合区域。该第二耦合区域可理解为第三绕组13和第一绕组11的部分线圈之间形成的平行板电容器对应的耦合区域，可保障第三绕组13和第一绕组11的部分线圈之间的耦合系数。可理解地，将第一绕组11、第二绕组12和第三绕组13分层设置，通过调整第一绕组11、第二绕组12和第三绕组13的位置，使巴伦1形成第一耦合区域和第二耦合区域，不但可极大提高巴伦1的耦合系数，保证巴伦的平衡性，还能在保证占用面积较小的同时减少损耗，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图1和图2所示，第二绕组12和第一绕组11的部分线圈在纵向方向的投影至少部分重叠，形成第一耦合区域；第三绕组13和第一绕组11的部分线圈在纵向方向的投影至少部分重叠，形成第二耦合区域。

作为一示例，第二绕组12和第一绕组11设置在不同金属层上，且第二绕组12和第一绕组11的部分线圈在纵向方向的投影至少部分重叠，也就是说，第二绕组12和第一绕组11的部分线圈在纵向方向上平行，形成一个平行板电容器的耦合区域，将其确定为第一耦合区域，第一耦合区域的存在，可保障第二绕组12和第一绕组11之间的耦合系数。

作为一示例，第三绕组13和第一绕组11设置在不同金属层上，且第三绕组13和第一绕组11的部分线圈在纵向方向的投影至少部分重叠，也就是说，第三绕组13和第一绕组11的部分线圈在纵向方向上平行，形成另一个平行板电容器的耦合区域，将其确定为第二耦合区域，第二耦合区域的存在，可保障第三绕组13和第一绕组11之间的耦合系数。

由于巴伦包括第一绕组11、第二绕组12和第三绕组13，三个绕组耦合形成两个耦合区域，可极大提高巴伦1的耦合系数，以及在保证占用面积较小的同时减少损耗，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，第一绕组11在第一耦合区域的缠绕方向与第一绕组11在第二耦合区域的缠绕方向相反；第二绕组12在第一耦合区域的缠绕方向和第三绕组13在第二耦合区域的缠绕方向相同；其中，第一绕组11在第一耦合区域的缠绕方向为从第一绕组11的第一连接端开始缠绕的方向，第一绕组11在第二耦合区域的缠绕方向为从第一绕组11的第二连接端开始缠绕的方向。

其中，第一绕组11的第一连接端和第二连接端为第一绕组11与外部电路相连的连接端。由于第一绕组11的部分线圈会与第二绕组12相互耦合形成第一耦合区域，且第一绕组11的部分线圈会与第三绕组13相互耦合形成第二耦合区域，此时，可将第一绕组11在第一耦合区域的缠绕方向确定为从第一绕组11的第一连接端开始缠绕的方向，第一绕组11在第二耦合区域的缠绕方向确定为从第一绕组11的第二连接端开始缠绕的方向；而第二绕组12在第一耦合区域的缠绕方向是指从第二绕组12的第一连接端到第二连接端的方向，第三绕组13在第二耦合区域的缠绕方向从第三绕组13的第一连接端到第二连接端的方向。

作为一示例，第一绕组11在第一耦合区域的缠绕方向与第一绕组11在第二耦合区域的缠绕方向相反，且第二绕组12在第一耦合区域的缠绕方向和第三绕组13在第二耦合区域的缠绕方向相同，以保证巴伦1基本功能的实现。

在一实施例中，如图1所示，第一绕组11设置在第一金属层14上；第二绕组12和第三绕组13设置在第二金属层15上；第一绕组11包括第一绕组缠绕部111、从第一绕组缠绕部111延伸出的绕组连接部112和从绕组连接部112延伸出的第二绕组缠绕部113；第二绕组12和第一绕组缠绕部111相互耦合，形成第一耦合区域；第三绕组13和第二绕组缠绕部113相互耦合，形成第二耦合区域。

其中，第一绕组缠绕部111和第二绕组缠绕部113为一体式的第一绕组11中，分别与第二绕组12和第三绕组13相互耦合的部分。绕组连接部112是用于连接第一绕组缠绕部111和第二绕组缠绕部113之间的部分。

作为一示例，巴伦1可为两层结构，即巴伦1设置在第一金属层14和第二金属层15上。本示例中，可将第一绕组11设置在第一金属层14上，第二绕组12和第三绕组13设置在第二金属层15上。此时，第一绕组11可为一体式结构，如图1所示，第一绕组11包括第一绕组缠绕部111、从第一绕组缠绕部111延伸出的绕组连接部112和从绕组连接部112延伸出的第二绕组缠绕部113，即第一绕组缠绕部111、绕组连接部112和第二绕组缠绕部113形成一体式结构。

本示例中，在第一绕组11为一体式结构时，设置在第一金属层14上的第一绕组缠绕部111与设置在第二金属层15上的第二绕组12相互耦合，形成一个平行板电容器的耦合区域，即第一耦合区域。相应地，设置在第二金属层15上的第二绕组缠绕部113与设置在第二金属层15上的第三绕组13相互耦合，形成另一个平行板电容器的耦合区域，即第二耦合区域。本示例中，利用第一金属层14上的第一绕组缠绕部111和第二绕组缠绕部113分别与第二金属层15上的第二绕组12和第三绕组13配合，形成两个耦合区域，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，第二绕组12和第一绕组缠绕部111在纵向方向的投影至少部分重叠，形成第一耦合区域；第三绕组13和第二绕组缠绕部113在纵向方向的投影至少部分重叠，形成第二耦合区域。

作为一示例，由于第二绕组12设置在第二金属层15上，第一绕组缠绕部111设置在第一金属层14上，在第二绕组12和第一绕组缠绕部111在纵向方向的投影至少部分重叠时，第二绕组12和第一绕组缠绕部111的至少部分线圈相互平行，形成平行板电容器的耦合区域，将其确定为第一耦合区域。相应地，第三绕组13设置在第二金属层15上，第二绕组缠绕部113设置在第一金属层14上，在第三绕组13和第二绕组缠绕部113在纵向方向的投影至少部分重叠时，第三绕组13和第二绕组缠绕部113的至少部分线圈相互平行，形成平行板电容器的耦合区域，将其确定为第二耦合区域。本示例中，利用第一金属层14上的第一绕组11的两个绕组缠绕部，分别与第二金属层15上的第二绕组12和第三绕组13在纵向方向的投影至少部分重叠，形成两个耦合区域，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图2所示，第一绕组11包括第一线圈114、与第一线圈114相连的第二线圈115和第三线圈116，第一线圈114设置在第一金属层14上，第二线圈115和第三线圈116设置在第三金属层16上；第二绕组12和第三绕组13设置在第二金属层15上，第二金属层15位于第一金属层14和第三金属层16之间；第二绕组12、第一线圈114的部分线圈和第二线圈115相互耦合，形成第一耦合区域；第三绕组13、第一线圈114的部分线圈和第三线圈116相互耦合，形成第二耦合区域。

其中，第一线圈114、第二线圈115和第三线圈116分别为分体式的第一绕组11中的三个线圈。本示例中，第一绕组11包括分体设计的第一线圈114、第二线圈115和第三线圈116，将第一线圈114设置在第一金属层14上，而第二线圈115和第三线圈116设置在第三金属层16上，在第一金属层14和第三金属层16之间电连接，以保障第一绕组11的正常工作。第二绕组12和第三绕组13设置在第二金属层15上，第二金属层15位于第一金属层14和第三金属层16之间，而第一金属层14上设有第一线圈114，第三金属层16上设有第二线圈115和第三线圈116。

作为一示例，由于第二金属层15位于第一金属层14和第三金属层16之间，使得第二金属层15上的第二绕组12、第一金属层14上第一线圈114的部分线圈和第三金属层16上的第二线圈115相互耦合，也就是说，第一线圈114的部分线圈、第二绕组12和第二线圈115相互耦合，形成第一耦合区域。可理解地，在第二金属层15位于第一金属层14和第三金属层16之间的情况下，第二金属层15上的第二绕组12和第一金属层14上第一线圈114的部分线圈相互耦合，且第二金属层15上的第二绕组12和第三金属层16上的第二线圈115相互耦合，通过双重耦合，使其耦合效果更好，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

作为一示例，由于第二金属层15位于第一金属层14和第三金属层16之间，使得第二金属层15上的第三绕组13、第一金属层14上第一线圈114的部分线圈和第三金属层16上的第三线圈116相互耦合，也就是说，第一线圈114的部分线圈、第三绕组13和第三线圈116相互耦合，形成第二耦合区域。可理解地，在第二金属层15位于第一金属层14和第三金属层16的情况下，第二金属层15上的第三绕组13和第一金属层14上第一线圈114的部分线圈相互耦合，且第二金属层15上的第三绕组13和第三金属层16上的第三线圈116相互耦合，通过双重耦合，使其耦合效果更好，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图2所示，第一线圈114包括第一线圈缠绕部1141、从第一线圈缠绕部1141延伸出的线圈连接部1142和从线圈连接部1142延伸出的第二线圈缠绕部1143；第二绕组12、第一线圈缠绕部1141和第二线圈115相互耦合，形成第一耦合区域；第三绕组13、第二线圈缠绕部1143和第三线圈116相互耦合，形成第二耦合区域。

其中，第一线圈缠绕部1141和第二线圈缠绕部1143为一体式的第一线圈114中，分别与第二绕组12和第三绕组13相互耦合的部分。线圈连接部1142为用于连接第一线圈缠绕部1141和第二线圈缠绕部1143之间的部分。

作为一示例，位于第一金属层14上的第一线圈114包括第一线圈缠绕部1141、从第一线圈缠绕部1141延伸出的线圈连接部1142和从线圈连接部1142延伸出的第二线圈缠绕部1143，即第一线圈缠绕部1141、线圈连接部1142和第二线圈缠绕部1143一体成型。

作为一示例，位于第二金属层15中的第二绕组12、位于第一金属层14上的第一线圈缠绕部1141、位于第三金属层16中的第二线圈115相互耦合，形成第一耦合区域，以保障第一耦合区域的耦合系数。本示例中，位于第二金属层15中的第二绕组12和位于第一金属层14上的第一线圈缠绕部1141相互耦合，且位于第二金属层15中的第二绕组12和位于第三金属层16上的第二线圈115相互耦合，使得三层结构的耦合系数高于两层结构的耦合系数，可保障最终形成的第一耦合区域的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

作为一示例，位于第二金属层15中的第三绕组13、位于第一金属层14上的第二线圈缠绕部1143、位于第三金属层16中的第三线圈116相互耦合，形成第二耦合区域，以保障第二耦合区域的耦合系数。本示例中，位于第二金属层15中的第三绕组13和位于第一金属层14上的第二线圈缠绕部1143相互耦合，且位于第二金属层15中的第三绕组13和位于第三金属层16上的第三线圈116相互耦合，使得三层结构的耦合系数高于两层结构的耦合系数，可保障最终形成的第二耦合区域的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图2所示，第二绕组12、第一线圈缠绕部1141和第二线圈115在纵向方向的投影至少部分重叠，形成第一耦合区域；第三绕组13、第二线圈缠绕部1143和第三线圈116在纵向方向的投影至少部分重叠，形成第二耦合区域。

作为一示例，位于第二金属层15中的第二绕组12、位于第一金属层14上的第一线圈缠绕部1141、位于第三金属层16中的第二线圈115在纵向方向的投影至少部分重叠，使得第二绕组12既与第一线圈缠绕部1141平行相对设置，产生耦合效应，又与第二线圈115平行相对设置，产生耦合效果，从而使得三者相互耦合，形成平行板电容器的耦合区域，将其确定为第一耦合区域，以保障第一耦合区域的耦合系数。本示例中，位于第二金属层15中的第二绕组12和位于第一金属层14上的第一线圈缠绕部1141在纵向方向的投影至少部分重叠，且位于第二金属层15中的第二绕组12和位于第三金属层16上的第二线圈115在纵向方向的投影至少部分重叠，使得三层结构的耦合系数高于两层结构的耦合系数，可保障最终形成的第一耦合区域的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

作为一示例，位于第二金属层15中的第三绕组13、位于第一金属层14上的第二线圈缠绕部1143、位于第三金属层16中的第三线圈116在纵向方向的投影至少部分重叠，使得第三绕组13既与第二线圈缠绕部1143平行相对设置，产生耦合效应，又与第三线圈116平行相对设置，产生耦合效应，从而使得三者相互耦合，形成平行板电容器的耦合区域，将其确定为第二耦合区域，以保障第二耦合区域的耦合系数。本示例中，位于第二金属层15中的第三绕组13和位于第一金属层14上的第二线圈缠绕部1143在纵向方向的投影至少部分重叠，且位于第二金属层15中的第三绕组13和位于第三金属层16上的第三线圈116在纵向方向的投影至少部分重叠，使得三层结构的耦合系数高于两层结构的耦合系数，可保障最终形成的第二耦合区域的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图2所示，第一线圈114的第一端与第二线圈115的第一端相连，第一线圈114的第二端与第三线圈116的第一端相连，第二线圈115的第二端和第三线圈116的第二端为第一绕组11的两个连接端。

作为一示例，第一绕组11中，设置在第一金属层14上的第一线圈114既与第三金属层16上的第二线圈115相连，又与第三金属层16上的第三线圈116相连，以保障第一绕组11的基本功能实现。本示例中，位于第一金属层14上的第一线圈114的第一端与位于第三金属层16上的第二线圈115的第一端相连，且位于第一金属层14上第一线圈114的第二端与位于第三金属层16上的第三线圈116的第一端相连，使得第二线圈115的第二端和第三线圈116的第二端，分别为第一绕组11的两个连接端，即分别为第一绕组11的第一连接端和第二连接端。由于第一线圈114位于第一金属层14上，而第二线圈115和第三线圈116位于第三金属层16上，需在第一金属层14和第三金属层16上设置焊盘，通过焊盘实现第一线圈114分别与第二线圈115和第三线圈116的连接，使第一绕组11的两个连接端可连接其他电路，保障第一绕组11的基本功能实现。

在一实施例中，如图3所示，第二绕组12包括第四线圈121和第五线圈122，第三绕组13包括第六线圈131和第七线圈132；

第四线圈121和第五线圈122设置在第一金属层14上，第一绕组11设置在第二金属层15上，第六线圈131和第七线圈132设置在第三金属层16上，第二金属层15位于第一金属层14和第三金属层16之间；

第四线圈121、第一绕组11的部分线圈和第六线圈131相互耦合，形成第一耦合区域；

第五线圈122、第一绕组11的部分线圈和第七线圈132相互耦合，形成第二耦合区域。

其中，第四线圈121和第五线圈122为分体式的第二绕组12中的两个线圈，第六线圈131和第七线圈132为分体式的第三绕组13中的两个线圈。

作为一示例，第二绕组12包括分体设计的第四线圈121和第五线圈122，将第四线圈121和第五线圈122设置在第一金属层14上；第三绕组13包括分体设计的第六线圈131和第七线圈132，将第六线圈131和第七线圈132设置在第三金属层16上；第一绕组11为一体设计的绕组，将第一绕组11设置在第二金属层15上，第二金属层15位于第一金属层14和第三金属层16之间，使得三个绕组分别设置在三个金属层之间。

作为一示例，由于第二金属层15位于第一金属层14和第三金属层16之间，使得第一金属层14上的第四线圈121、第二金属层15上的第一绕组11的部分线圈和第三金属层16上的第六线圈131相互耦合，形成第一耦合区域。可理解地，在第二金属层15位于第一金属层14和第三金属层16之间的情况下，第一金属层14上的第四线圈121和第二金属层15上的第一绕组11的部分线圈相互耦合，且第二金属层15上的第一绕组11的部分线圈和第三金属层16上的第六线圈131相互耦合，通过双重耦合，使其耦合效果更好，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

作为一示例，由于第二金属层15位于第一金属层14和第三金属层16之间，使得第一金属层14上的第五线圈122、第二金属层15上的第一绕组11的部分线圈和第三金属层16的第七线圈132相互耦合，形成第二耦合区域。可理解地，在第二金属层15位于第一金属层14和第三金属层16之间的情况下，第一金属层14上的第五线圈122和第二金属层15上的第一绕组11的部分线圈相互耦合，且第二金属层15上的第一绕组11的部分线圈和第三金属层16上的第七线圈132相互耦合，通过双重耦合，使其耦合效果更好，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图3所示，第一绕组11包括第一绕组缠绕部111、从第一绕组缠绕部111延伸出的绕组连接部112和从绕组连接部112延伸出的第二绕组缠绕部113；第四线圈121、第一绕组缠绕部111和第六线圈131相互耦合，形成第一耦合区域；第五线圈122、第二绕组缠绕部113和第七线圈132相互耦合，形成第二耦合区域。

其中，第一绕组缠绕部111和第二绕组缠绕部113为一体式的第一绕组11中，分别与第二绕组12和第三绕组13相互耦合的部分。绕组连接部112是用于连接第一绕组缠绕部111和第二绕组缠绕部113之间的部分。

在第一绕组11为一体式结构时，第一金属层14上的第四线圈121、第二金属层15上的第一绕组缠绕部111和第三金属层16上的第六线圈131相互耦合，形成第一耦合区域相互耦合，即第四线圈121和第一绕组缠绕部111相互耦合，第一绕组缠绕部111和第六线圈131相互耦合，形成多重耦合的第一耦合区域。相应地，第一金属层14上的第五线圈122、第二金属层15上的第二绕组缠绕部113和第三金属层16上的第七线圈132相互耦合，形成第二耦合区域，即第五线圈122和第二绕组缠绕部113相互耦合，第二绕组缠绕部113和第七线圈132相互耦合，形成多重耦合的第二耦合区域。本示例中，第一耦合区域和第二耦合区域均实现多重耦合，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图3所示，第四线圈121、第一绕组缠绕部111和第六线圈131在纵向方向的投影至少部分重叠，形成第一耦合区域；第五线圈122、第二绕组缠绕部113和第七线圈132在纵向方向的投影至少部分重叠，形成第二耦合区域。

作为一示例，第四线圈121设置在第一金属层14上，第一绕组缠绕部111设置在第二金属层15上，第六线圈131设置在第三金属层16上，在第四线圈121、第一绕组缠绕部111和第六线圈131在纵向方向的投影至少部分重叠时，第四线圈121和第一绕组缠绕部111相互耦合，第一绕组缠绕部111和第六线圈131相互耦合，形成多重耦合的第一耦合区域，可保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。相应地，第五线圈122设置在第一金属层14上，第二绕组缠绕部113设置在第二金属层15上，第七线圈132设置在第三金属层16上，在第五线圈122、第二绕组缠绕部113和第七线圈132在纵向方向的投影至少部分重叠时，第五线圈122和第二绕组缠绕部113相互耦合，第二绕组缠绕部113和第七线圈132相互耦合，形成多重耦合的第二耦合区域，可保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图4所示，第二绕组12包括第四线圈121和第五线圈122，第三绕组13包括第六线圈131和第七线圈132；第四线圈121和第六线圈131设置在第一金属层14上，第一绕组11设置在第二金属层15上，第五线圈122和第七线圈132设置在第三金属层16上，第二金属层15位于第一金属层14和第三金属层16之间；第四线圈121、第一绕组11的部分线圈和第七线圈132相互耦合，形成第一耦合区域；第五线圈122、第一绕组11的部分线圈和第六线圈131相互耦合，形成第二耦合区域。

其中，第四线圈121和第五线圈122为分体式的第二绕组12中的两个线圈，第六线圈131和第七线圈132为分体式的第三绕组13中的两个线圈。

作为一示例，第二绕组12包括分体设计的第四线圈121和第五线圈122，将第四线圈121和第六线圈131设置在第一金属层14上；第三绕组13包括分体设计的第六线圈131和第七线圈132，将第五线圈122和第七线圈132设置在第三金属层16上；第一绕组11为一体设计的绕组，将第一绕组11设置在第二金属层15上，第二金属层15位于第一金属层14和第三金属层16之间，使得三个绕组分别设置在三个金属层之间。

作为一示例，由于第二金属层15位于第一金属层14和第三金属层16之间，使得第一金属层14上的第四线圈121、第二金属层15上的第一绕组11的部分线圈和第三金属层16上的第七线圈132相互耦合，形成第一耦合区域。可理解地，在第二金属层15位于第一金属层14和第三金属层16之间的情况下，第一金属层14上的第四线圈121和第二金属层15上的第一绕组11的部分线圈相互耦合，且第二金属层15上的第一绕组11的部分线圈和第三金属层16上的第七线圈132相互耦合，通过双重耦合，使其耦合效果更好，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

作为一示例，由于第二金属层15位于第一金属层14和第三金属层16之间，使得第一金属层14上的第六线圈131、第二金属层15上的第一绕组11的部分线圈和第三金属层16的第五线圈122相互耦合，形成第二耦合区域。可理解地，在第二金属层15位于第一金属层14和第三金属层16之间的情况下，第一金属层14上的第六线圈131和第二金属层15上的第一绕组11的部分线圈相互耦合，且第二金属层15上的第一绕组11的部分线圈和第三金属层16上的第五线圈122相互耦合，通过双重耦合，使其耦合效果更好，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图4所示，第一绕组11包括第一绕组缠绕部111、从第一绕组缠绕部111延伸出的绕组连接部112和从绕组连接部112延伸出的第二绕组缠绕部113；第四线圈121、第一绕组缠绕部111和第七线圈132相互耦合，形成第一耦合区域；第五线圈122、第二绕组缠绕部113和第六线圈131相互耦合，形成第二耦合区域。

其中，第一绕组缠绕部111和第二绕组缠绕部113为一体式的第一绕组11中，分别与第二绕组12和第三绕组13相互耦合的部分。绕组连接部112是用于连接第一绕组缠绕部111和第二绕组缠绕部113之间的部分。

在第一绕组11为一体式结构时，第一金属层14上的第四线圈121、第二金属层15上的第一绕组缠绕部111和第三金属层16上的第七线圈132相互耦合，形成第一耦合区域相互耦合，即第四线圈121和第一绕组缠绕部111相互耦合，第一绕组缠绕部111和第七线圈132相互耦合，形成多重耦合的第一耦合区域。相应地，第一金属层14上的第六线圈131、第二金属层15上的第二绕组缠绕部113和第三金属层16上的第五线圈122相互耦合，形成第二耦合区域，即第六线圈131和第二绕组缠绕部113相互耦合，第二绕组缠绕部113和第五线圈122相互耦合，形成多重耦合的第二耦合区域。本示例中，第一耦合区域和第二耦合区域均实现多重耦合，保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，如图5所示，第四线圈121、第一绕组缠绕部111和第七线圈132在纵向方向的投影至少部分重叠，形成第一耦合区域；第五线圈122、第二绕组缠绕部113和第六线圈131在纵向方向的投影至少部分重叠，形成第二耦合区域。

作为一示例，第四线圈121设置在第一金属层14上，第一绕组缠绕部111设置在第二金属层15上，第七线圈132设置在第三金属层16上，在第四线圈121、第一绕组缠绕部111和第七线圈132在纵向方向的投影至少部分重叠时，第四线圈121和第一绕组缠绕部111相互耦合，第一绕组缠绕部111和第七线圈132相互耦合，形成多重耦合的第一耦合区域，可保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。相应地，第六线圈131设置在第一金属层14上，第二绕组缠绕部113设置在第二金属层15上，第五线圈122设置在第三金属层16上，在第五线圈122、第二绕组缠绕部113和第六线圈131在纵向方向的投影至少部分重叠时，第五线圈122和第二绕组缠绕部113相互耦合，第二绕组缠绕部113和第六线圈131相互耦合，形成多重耦合的第二耦合区域，可保障巴伦1的耦合系数，进而改善巴伦1所在电路的带宽、线性度和效率。

在一实施例中，第一绕组11的两个连接端分别为巴伦1的输入端和接地端，第二绕组12的两个连接端和第三绕组13的两个连接端为巴伦1的输出端；或者，第一绕组11的两个连接端分别为巴伦1的输出端和接地端，第二绕组12的两个连接端和第三绕组13的两个连接端为巴伦1的输入端。

作为一示例，第一绕组11的两个连接端分别为巴伦1的输入端和接地端，例如，在第一绕组11的第一连接端为巴伦1的输入端时，第一绕组11的第二连接端为巴伦1的接地端，或者，在第一绕组11的第一连接端为巴伦1的接地端时，第一绕组11的第二连接端为巴伦1的输入端；相应地，第二绕组12的两个连接端和第三绕组13的两个连接端均为巴伦1的输出端。也就是说，该巴伦1工作时，可通过第一绕组11的一个连接端接收输入的射频信号，通过巴伦1进行处理后，将其处理后的射频信号通过第二绕组12和第三绕组13所形成的四个输出端输出到其他电路，例如，可使第二绕组12连接一个差分放大电路而第三绕组13连接另外一个差分放大电路。可理解地，在第一绕组11为巴伦1的输入端，而第二绕组12和第三绕组13为巴伦1的输出端时，可将第一绕组11输入的单个射频信号经巴伦1处理后，输出四个射频信号。

作为一示例，第一绕组11的两个连接端分别为巴伦1的输出端和接地端，例如，在第一绕组11的第一连接端为巴伦1的输出端时，第一绕组11的第二连接端为巴伦1的接地端，或者，在第一绕组11的第一连接端为巴伦1的接地端，第一绕组11的第二连接端为巴伦1的输出端；相应地，第二绕组12的两个连接端和第三绕组13的两个连接端均为巴伦1的输入端。也就是说，该巴伦1工作时，可通过第二绕组12和第三绕组13接收四个射频信号，通过巴伦1进行处理后，可通过第一绕组11的一个连接端输出处理后的射频信号。例如，可使第二绕组12连接一个差分放大电路而第三绕组13连接另外一个差分放大电路，此时，可通过两个差分放大电路输出四个射频信号，以使第二绕组12和第三绕组13可接收到的四个射频信号，通过巴伦1的处理，输出一个射频信号。

本发明实施例提供一种推挽功率放大器，如图5所示，推挽功率放大器包括上述巴伦1、第一差分放大电路2和第二差分放大电路3；第一差分放大电路2和第二绕组12相连；第二差分放大电路3和第三绕组13相连。

作为一示例，推挽功率放大器包括上述实施例中的巴伦1、第一差分放大电路2和第二差分放大电路3，其中，第一差分放大电路2和第二差分放大电路3是推挽功率放大器的两个差分放大电路。第一差分放大电路2与第二绕组12相连，即第一差分放大电路2的两端分别与两个第二绕组12的两个连接端相连，用于传输两个射频信号。第二差分放大电路3与第三绕组13的两端相连，即第二差分放大电路3的两端分别与两个第三绕组13的两个连接端相连。

本实施例中，第一差分放大电路2与第二绕组12相连，第二差分放大电路3与第三绕组13相连，而第二绕组12和第三绕组13设置在同一金属层上，可保障电路的平衡性；第一绕组11与第二绕组12配合可形成第一耦合区域，第一绕组11与第三绕组13配合可形成第二耦合区域，使得巴伦1可形成两个耦合区域，可极大提高巴伦1的耦合系数，进而改善巴伦1所在推挽功率放大器的带宽、线性度和效率。

在一实施例中，如图6所示，第一差分放大电路2包括第一放大支路21和第二放大支路22；第一放大支路21和第二绕组12的第一连接端相连；第二放大支路22和第二绕组12的第二连接端相连；

第二差分放大电路3包括第三放大支路31和第四放大支路32；第三放大支路31和第三绕组13的第一连接端相连；第四放大支路32和第三绕组13的第二连接端相连。

其中，第一放大支路21和第二放大支路22为第一差分放大电路2中用于实现射频信号放大处理的支路。作为一示例，第一差分放大电路2包括第一放大支路21和第二放大支路22；第一放大支路21与第二绕组12的第一连接端相连，以实现第一放大支路21与第二绕组12之间的射频信号传输；第二放大支路22与第二绕组12的第二连接端相连，以实现第二放大支路22与第二绕组12之间的射频信号传输。

其中，第三放大支路31和第四放大支路32为第二差分放大电路3中用于实现射频信号放大处理的支路。作为一示例，第二差分放大电路3包括第三放大支路31和第四放大支路32；第三放大支路31与第三绕组13的第一连接端相连，以实现第三放大支路31与第三绕组13之间的射频信号传输；第四放大支路32与第三绕组13的第二连接端相连，以实现第四放大支路32与第三绕组13之间的射频信号传输。

在一实施例中，如图7所示，第一放大支路21包括第一放大晶体管M21，第一放大晶体管M21与第二绕组12的第一连接端相连；第二放大支路22包括第二放大晶体管M22，第二放大晶体管M22与第二绕组12的第二连接端相连；第三放大支路31包括第三放大晶体管M31，第三放大晶体管M31与第三绕组13的第一连接端相连；第四放大支路32包括第四放大晶体管M32，第四放大晶体管M32与第三绕组13的第二连接端相连。

其中，第一放大晶体管M21是设置在第一放大支路21中的用于实现信号放大的晶体管。作为一示例，第一放大支路21包括第一放大晶体管M21，第一放大晶体管M21与第二绕组12的第一连接端相连。例如，第一放大晶体管M21的输出端与第二绕组12的第一连接端相连，以将第一放大晶体管M21放大后的射频信号输入巴伦1进行处理；又例如，第一放大晶体管M21的输出端与第二绕组12的第一连接端相连，以将第二绕组12输出的射频信号输入第一放大晶体管M21进行放大处理。

其中，第二放大晶体管M22是设置在第二放大支路22中的用于实现信号放大的晶体管。作为一示例，第二放大支路22包括第二放大晶体管M22，第二放大晶体管M22与第二绕组12的第二连接端相连。例如，第二放大晶体管M22的输出端与第二绕组12的第二连接端相连，以将第二放大晶体管M22放大后的射频信号输入巴伦1进行处理；又例如，第二放大晶体管M22的输出端与第二绕组12的第二连接端相连，以将第二绕组12输出的射频信号输入第二放大晶体管M22进行放大处理。

其中，第三放大晶体管M31是设置在第三放大支路31中的用于实现信号放大的晶体管。作为一示例，第三放大支路31包括第三放大晶体管M31，第三放大晶体管M31与第三绕组13的第一连接端相连。例如，第三放大晶体管M31的输出端与第三绕组13的第一连接端相连，以将第三放大晶体管M31放大后的射频信号输入巴伦1进行处理；又例如，第三放大晶体管M31的输出端与第三绕组13的第一连接端相连，以将第三绕组13输出的射频信号输入第三放大晶体管M31进行放大处理。

其中，第四放大晶体管M32是设置在第四放大支路32中的用于实现信号放大的晶体管。作为一示例，第四放大支路32包括第四放大晶体管M32，第四放大晶体管M32与第三绕组13的第二连接端相连。例如，第四放大晶体管M32的输出端与第三绕组13的第二连接端相连，以将第四放大晶体管M32放大后的射频信号输入巴伦1进行处理；又例如，第四放大晶体管M32的输出端与第三绕组13的第二连接端相连，以将第三绕组13输出的射频信号输入第四放大晶体管M32进行放大处理。

在一实施例中，如图8所示，第一放大支路21还包括第一匹配电感L21，第一匹配电感L21一端与第一放大晶体管M21相连，另一端与第二绕组12的第一连接端相连；第二放大支路22还包括第二匹配电感L22，第二匹配电感L22一端与第二放大晶体管M22相连，另一端与第二绕组12的第二连接端相连；第三放大支路31还包括第三匹配电感L31，第三匹配电感L31一端与第三放大晶体管M31相连，另一端与第三绕组13的第一连接端相连；第四放大支路32还包括第四匹配电感L32，第四匹配电感L32一端与第四放大晶体管M32相连，另一端与第三绕组13的第二连接端相连。

其中，第一匹配电感L21是设置在第一放大支路21中的用于实现阻抗匹配的电感。作为一示例，第一放大支路21还包括第一匹配电感L21，第一匹配电感L21一端与第一放大晶体管M21相连，另一端与第二绕组12的第一连接端相连，也就是说，第一放大晶体管M21通过第一匹配电感L21与第二绕组12的第一连接端相连，以实现阻抗匹配。

其中，第二匹配电感L22是设置在第二放大支路22中的用于实现阻抗匹配的电感。作为一示例，第二放大支路22还包括第二匹配电感L22，第二匹配电感L22一端与第二放大晶体管M22相连，另一端与第二绕组12的第二连接端相连，也就是说，第二放大晶体管M22通过第二匹配电感L22与第二绕组12的第二连接端相连，以实现阻抗匹配。

其中，第三匹配电感L31是设置在第三放大支路31中的用于实现阻抗匹配的电感。作为一示例，第三放大支路31还包括第三匹配电感L31，第三匹配电感L31一端与第三放大晶体管M31相连，另一端与第三绕组13的第一连接端相连，也就是说，第三放大晶体管M31通过第三匹配电感L31与第三绕组13的第一连接端相连，以实现阻抗匹配。

其中，第四匹配电感L32是设置在第四放大支路32中的用于实现阻抗匹配的电感。作为一示例，第四放大支路32还包括第四匹配电感L32，第四匹配电感L32一端与第四放大晶体管M32相连，另一端与第三绕组13的第二连接端相连，也就是说，第四放大晶体管M32通过第四匹配电感L32与第三绕组13的第二连接端相连，以实现阻抗匹配。

在一实施例中，如图9所示，第一差分放大电路2还包括第一谐振电路23和第二谐振电路24；第二差分放大电路3包括第三谐振电路33和第四谐振电路34；第一谐振电路23一端与第一放大支路21相连，另一端接地；第二谐振电路24一端与第二放大支路22相连，另一端接地；第三谐振电路33一端与第三放大支路31相连，另一端接地；第四谐振电路34一端与第四放大支路32相连，另一端接地。

其中，第一谐振电路23和第二谐振电路24是第一差分放大电路2中的两个谐振电路。第三谐振电路33和第四谐振电路34是第二差分放大电路3中的两个谐振电路。

作为一示例，第一谐振电路23的一端与第一放大支路21相连，另一端接地，对第一放大支路21的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。例如，在第一放大支路21的输出端与第二绕组12的第一连接端相连时，第一谐振电路23一端与第一放大支路21和第二绕组12的第一连接端之间的连接节点相连，另一端接地，对第一放大支路21的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。

作为一示例，第二谐振电路24的一端与第二放大支路22相连，另一端接地，对第二放大支路22的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。例如，在第二放大支路22的输出端与第二绕组12的第二连接端相连时，第二谐振电路24一端与第二放大支路22和第二绕组12的第二连接端之间的连接节点相连，另一端接地，对第二放大支路22的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。

作为一示例，第三谐振电路33的一端与第三放大支路31相连，另一端接地，对第三放大支路31的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。例如，在第三放大支路31的输出端与第三绕组13的第一连接端相连时，第三谐振电路33一端与第三放大支路31和第三绕组13的第一连接端之间的连接节点相连，另一端接地，对第三放大支路31的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。

作为一示例，第四谐振电路34的一端与第四放大支路32相连，另一端接地，对第四放大支路32的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。例如，在第四放大支路32的输出端与第三绕组13的第二连接端相连时，第四谐振电路34一端与第四放大支路32和第三绕组13的第二连接端之间的连接节点相连，另一端接地，对第四放大支路32的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而优化推挽功率放大器在整个工作频带内的整体性能。

在一实施例中，如图10和图11所示，第一谐振电路23一端与第一放大晶体管M21和第一匹配电感L21之间的连接节点相连，另一端接地；或者，第一谐振电路23一端与第一匹配电感L21和第二绕组12的第一连接端相连，另一端接地；第二谐振电路24一端与第二放大晶体管M22和第二匹配电感L22之间的连接节点相连，另一端接地；或者，第二谐振电路24一端与第二匹配电感L22和第二绕组12的第二连接端相连，另一端接地；第三谐振电路33一端与第三放大晶体管M31和第三匹配电感L31之间的连接节点相连，另一端接地；或者，第三谐振电路33一端与第三匹配电感L31和第三绕组13的第一连接端相连，另一端接地；第四谐振电路34一端与第四放大晶体管M32和第四匹配电感L32之间的连接节点相连，另一端接地；或者，第四谐振电路34一端与第四匹配电感L32和第三绕组13的第二连接端相连，另一端接地。

作为一示例，在第一放大晶体管M21和第二绕组12的第一连接端之间设有第一匹配电感L21，第一放大晶体管M21和第二绕组12的第二连接端之间设有第二匹配电感L22，第三放大晶体管M31和第三绕组13的第一连接端之间设有第三匹配电感L31，第四放大晶体管M32和第三绕组13的第二连接端之间设有第四匹配电感L32时，第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34可设置在不同位置，以对推挽功率放大器的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而提高推挽功率放大电路的工作效率和线性度。

第一种电路设计：如图11所示，第一谐振电路23一端与第一放大晶体管M21和第一匹配电感L21之间的连接节点相连，另一端接地；第二谐振电路24一端与第二放大晶体管M22和第二匹配电感L22之间的连接节点相连，另一端接地；第三谐振电路33一端与第三放大晶体管M31和第三匹配电感L31之间的连接节点相连，另一端接地；第四谐振电路34一端与第四放大晶体管M32和第四匹配电感L32之间的连接节点相连，另一端接地。这种电路设计下，通过调整第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34的谐振频率点，使得第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34谐振在二阶谐振点，使得第一放大晶体管M21、第二放大晶体管M22、第三放大晶体管M31和第四放大晶体管M32输出端的二阶谐波阻抗接近于零，以对推挽功率放大器的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而提高推挽功率放大电路的工作效率和线性度。

第二种电路设计：如图10所示，第一谐振电路23一端与第一匹配电感L21和第二绕组12的第一连接端相连，另一端接地；第二谐振电路24一端与第二匹配电感L22和第二绕组12的第二连接端相连，另一端接地；第三谐振电路33一端与第三匹配电感L31和第三绕组13的第一连接端相连，另一端接地；第四谐振电路34一端与第四匹配电感L32和第三绕组13的第二连接端相连，另一端接地。这种电路设计下，通过调整第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34的谐振频率点，使得第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34谐振在二阶谐振点，使得第一放大晶体管M21、第二放大晶体管M22、第三放大晶体管M31和第四放大晶体管M32输出端的二阶谐波阻抗偏感性，再通过第一匹配电感L21、第二匹配电感L22、第三匹配电感L31和第四匹配电感L32进行阻抗匹配，以使第二绕组12的两个连接端和第三绕组13的两个连接端的二阶谐波阻抗接近于零，以对推挽功率放大器的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而提高推挽功率放大电路的工作效率和线性度。

进一步地，在第二种电路设计下，通过调整第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34，例如，在谐振电路为LC谐振电路的情况下，可减小电容值或者减小电感值，使得第一谐振电路23、第二谐振电路24、第三谐振电路33和第四谐振电路34整体呈现偏容性状态，再通过第一匹配电感L21、第二匹配电感L22、第三匹配电感L31和第四匹配电感L32进行阻抗转换，使得第一放大晶体管M21、第二放大晶体管M22、第三放大晶体管M31和第四放大晶体管M32输出端的二阶谐波阻抗接近于零，以对推挽功率放大器的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而提高推挽功率放大电路的工作效率和线性度。

在一实施例中，如图12所示，第一谐振电路23包括第一电容C21和第一电感L23，第一电容C21一端与第一放大支路21相连，另一端通过第一电感L23接地；第二谐振电路24包括第二电容C22和第二电感L24，第二电容C22一端与第二放大支路22相连，另一端通过第二电感L24接地；第三谐振电路33包括第三电容C31和第三电感L33，第三电容C31一端与第三放大支路31相连，另一端通过第三电感L33接地；第四谐振电路34包括第四电容C32和第四电感L34，第四电容C32一端与第四放大支路32相连，另一端通过第四电感L34接地。

作为一示例，第一谐振电路23包括第一电容C21和第一电感L23，第一电容C21一端与第一放大支路21相连，另一端通过第一电感L23接地，通过调整第一电容C21的电容值和第一电感L23的电感值，使第一谐振电路23谐振在二阶谐振点。

作为一示例，第二谐振电路24包括第二电容C22和第二电感L24，第二电容C22一端与第二放大支路22相连，另一端通过第二电感L24接地，通过调整第二电容C22的电容值和第二电感L24的电感值，使第二谐振电路24谐振在二阶谐振点。

作为一示例，第三谐振电路33包括第三电容C31和第三电感L33，第三电容C31一端与第三放大支路31相连，另一端通过第三电感L33接地，通过调整第三电容C31的电容值和第三电感L33的电感值，使第三谐振电路33谐振在二阶谐振点。

作为一示例，第四谐振电路34包括第四电容C32和第四电感L34，第四电容C32一端与第四放大支路32相连，另一端通过第四电感L34接地，通过调整第四电容C32的电容值和第四电感L34的电感值，使第四谐振电路34谐振在二阶谐振点。

在一实施例中，如图5-图12所示，第二绕组12的中点与供电端VCC相连，第三绕组13的中点与供电端VCC相连。

作为一示例，第二绕组12的中点与供电端VCC相连，以通过第二绕组12给第一差分放大电路2供电；第三绕组13的中点与供电端VCC相连，以通过第三绕组13给第二差分放大电路3供电。

本示例中，第一差分放大电路2包括第一放大支路21和第二放大支路22，第一放大支路21的输出端与第二绕组12的第一连接端相连，第二放大支路22的输出端与第二绕组12的第二连接端相连，第二绕组12的中点与供电端VCC相连，可通过第二绕组12给第一放大支路21和第二放大支路22供电；而且，第二绕组12的中点与供电端VCC相连，可保障电路的平衡性。

本示例中，第二差分放大电路3包括第三放大支路31和第四放大支路32，第三放大支路31的输出端与第三绕组13的第一连接端相连，第四放大支路32的输出端与第三绕组13的第二连接端相连，第三绕组13的中点与供电端VCC相连，可通过第三绕组13给第三放大支路31和第四放大支路32供电；而且，第三绕组13的中点与供电端VCC相连，可保障电路的平衡性。

在一实施例中，如图13所示，第一放大支路21还包括第一隔直电容C23和第一馈电电路221；第一隔直电容C23设置在第一放大晶体管M21和第二绕组12的第一连接端之间；第一馈电电路221一端与第一放大晶体管M21和第一隔直电容C23之间的连接节点相连，另一端与供电端VCC相连；第二放大支路22还包括第二隔直电容C24和第二馈电电路221；第二隔直电容C24设置在第二放大晶体管M22和第二绕组12的第二连接端之间；第二馈电电路221一端与第二放大晶体管M22和第二隔直电容C24之间的连接节点相连，另一端与供电端VCC相连；第三放大支路31还包括第三隔直电容C33和第三馈电电路311；第三隔直电容C33设置在第三放大晶体管M31和第三绕组13的第一连接端之间；第三馈电电路311一端与第三放大晶体管M31和第三隔直电容C33之间的连接节点相连，另一端与供电端VCC相连；第四放大支路32还包括第四隔直电容C34和第四馈电电路321；第四隔直电容C34设置在第四放大晶体管M32和第三绕组13的第二连接端之间；第四馈电电路321一端与第四放大晶体管M32和第四隔直电容C34之间的连接节点相连，另一端与供电端VCC相连。

作为一示例，第一放大支路21还包括第一隔直电容C23和第一馈电电路221；第一隔直电容C23设置在第一放大晶体管M21和第二绕组12的第一连接端之间，以达到隔直通交目的。由于第一隔直电容C23的隔直通交的特性，使得电路无法通过第二绕组12给第一放大晶体管M21供电，因此，需额外设置第一馈电电路221，第一馈电电路221一端与第一放大晶体管M21和第一隔直电容C23之间的连接节点相连，另一端与供电端VCC相连，通过第一馈电电路221给第一放大晶体管M21供电，以保证电路正常工作。本示例中，第一馈电电路221可以包括第一馈电电感L25，通过第一馈电电感L25连接供电端VCC和第一放大晶体管M21，以给第一放大晶体管M21供电，且第一馈电电感L25与第一隔直电容C23共同作用，可进一步调整推挽功率放大器的阻抗转换，可实现更灵活的阻抗调整。

作为一示例，第二放大支路22还包括第二隔直电容C24和第二馈电电路221；第二隔直电容C24设置在第二放大晶体管M22和第二绕组12的第二连接端之间，以达到隔直通交目的。由于第二隔直电容C24的隔直通交的特性，使得电路无法通过第二绕组12给第二放大晶体管M22供电，因此，需额外设置第二馈电电路221，第二馈电电路221一端与第二放大晶体管M22和第二隔直电容C24之间的连接节点相连，另一端与供电端VCC相连，通过第二馈电电路221给第二放大晶体管M22供电，以保证电路正常工作。本示例中，第二馈电电路221可以包括第二馈电电感L26，通过第二馈电电感L26连接供电端VCC和第二放大晶体管M22，以给第二放大晶体管M22供电，且第二馈电电感L26与第二隔直电容C24共同作用，可进一步调整推挽功率放大器的阻抗转换，可实现更灵活的阻抗调整。

作为一示例，第三放大支路31还包括第三隔直电容C33和第三馈电电路311；第三隔直电容C33设置在第三放大晶体管M31和第三绕组13的第一连接端之间，以达到隔直通交目的。由于第三隔直电容C33的隔直通交的特性，使得电路无法通过第三绕组13给第三放大晶体管M31供电，因此，需额外设置第三馈电电路311，第三馈电电路311一端与第三放大晶体管M31和第三隔直电容C33之间的连接节点相连，另一端与供电端VCC相连，通过第三馈电电路311给第三放大晶体管M31供电，以保证电路正常工作。本示例中，第三馈电电路311可以包括L35，通过L35连接供电端VCC和第三放大晶体管M31，以给第三放大晶体管M31供电，且L35与第三隔直电容C33共同作用，可进一步调整推挽功率放大器的阻抗转换，可实现更灵活的阻抗调整。

作为一示例，第四放大支路32还包括第四隔直电容C34和第四馈电电路321；第四隔直电容C34设置在第四放大晶体管M32和第三绕组13的第二连接端之间，以达到隔直通交目的。由于第一隔直电容C23的隔直通交的特性，使得电路无法通过第三绕组13给第四放大晶体管M32供电，因此，需额外设置第四馈电电路321，第四馈电电路321一端与第四放大晶体管M32和第四隔直电容C34之间的连接节点相连，另一端与供电端VCC相连，通过第四馈电电路321给第三放大晶体管M31供电，以保证电路正常工作。本示例中，第四馈电电路321可以包括第四馈电电感L36，通过第四馈电电感L36连接供电端VCC和第四放大晶体管M32，以给第四放大晶体管M32供电，且第四馈电电感L36与第四隔直电容C34共同作用，可进一步调整推挽功率放大器的阻抗转换，可实现更灵活的阻抗调整。

本发明实施例提供一种射频前端模组，如图14所示，包括基板，设置在基板上的第一芯片4，以及设置在基板上的上述实施例中的推挽功率放大器，第一芯片4包括第一差分放大电路2和第二差分放大电路3；第一差分放大电路2的第一端与第一芯片4的第一焊盘连接，第一焊盘通过第一键合线S21与第二绕组12的第一连接端连接；第一差分放大电路2的第二端与第一芯片4的第二焊盘连接，第二焊盘通过第二键合线S22与第二绕组12的第二连接端连接；第二差分放大电路3的第一端与第一芯片4的第三焊盘连接，第三焊盘通过第三键合线S31与第三绕组13的第一连接端连接；第二差分放大电路3的第二端与第一芯片4的第四焊盘连接，第四焊盘通过第四键合线S32与第三绕组13的第二连接端连接。

作为一示例，射频前端模组包括基板和设置在第一芯片4和上述实施例的推挽功率放大器，第一芯片4上设有第一差分放大电路2和第二差分放大电路3，第一芯片4上的第一差分放大电路2和第二差分放大电路3，与基板上的推挽功率放大器相连。

作为一示例，设置在第一芯片4上的第一差分放大电路2的第一端与第一芯片4的第一焊盘连接，第一焊盘通过第一键合线S21与第二绕组12的第一连接端连接，实现第一差分放大电路2与第二绕组12的第一连接端电连接。其中，第一焊盘为设置在第一芯片4上的焊盘。第一键合线S21是连接第一焊盘和第一绕组11的第一连接端的键合线，此处的第一键合线S21等效于第一匹配电感L21，可起到阻抗匹配效果。

作为一示例，设置在第一芯片4上的第一差分放大电路2的第二端与第一芯片4的第二焊盘连接，第二焊盘通过第二键合线S22与第二绕组12的第二连接端连接，实现第一差分放大电路2与第二绕组12的第二连接端电连。其中，第二焊盘是设置在第一芯片4上的焊盘，第二键合线S22是连接第二焊盘和第一绕组11的第二连接端的键合线，此处的第二键合线S22等奖于第二匹配电感L22，可起到阻抗匹配效果。

本示例中，在第一差分放大电路2包括第一放大支路21和第二放大支路22时，第一差分放大电路2的第一端为第一放大支路21的一端，第二差分放大电路3的第二端为第二放大支路22的一端。

作为一示例，设置在第一芯片4上的第二差分放大电路3的第一端与第一芯片4的第三焊盘连接，第三焊盘通过第三键合线S31与第三绕组13的第一连接端连接，实现第二差分放大电路3与第三绕组13的第一连接端电连接。其中，第三焊盘是设置在第一芯片4上的焊盘，第三键合线S31是连接第三焊盘和第二绕组12的第一连接端的键合线，此处的第三键合线S31等效于第三匹配电感L31，可起到阻抗匹配效果。

作为一示例，设置在第一芯片4上的第二差分放大电路3的第二端与第一芯片4的第四焊盘连接，第四焊盘通过第四键合线S32与第三绕组13的第二连接端连接，实现第二差分放大电路3与第三绕组13的第二连接端电连接。第四焊盘是设置在第一芯片1上的焊盘。第四键合线S32是连接第四焊盘和第三绕组13的第二连接端的键合线。第四键合线S32等奖于第四匹配电感L32，可起到阻抗匹配效果。

本示例中，在第二差分放大电路3包括第三放大支路31和第四放大支路32时，第二差分放大电路3的第一端为第三放大支路31的一端，第二差分放大电路3的第二端为第四放大支路32的一端。

在一实施例中，如图15所示，第一芯片4还包括第一电容C21、第二电容C22、第三电容C31和第四电容C32；第一差分放大电路2包括第一放大晶体管M21和第二放大晶体管M22，第二差分放大电路3包括第三放大晶体管M31和第四放大晶体管M32；第一电容C21的第一端与第一放大晶体管M21连接，第一电容C21的第二端与第一芯片4的第五焊盘连接，第五焊盘通过第五键合线S23接地；第二电容C22的第一端与第二放大晶体管M22连接，第二电容C22的第二端与第一芯片4的第六焊盘连接，第六焊盘通过第六键合线S24接地；第三电容C31的第一端与第三放大晶体管M31连接，第三电容C31的第二端与第一芯片4的第七焊盘连接，第七焊盘通过第七键合线S33接地；第四电容C32的第一端与第四放大晶体管M32连接，第四电容C32的第二端与第一芯片4的第八焊盘连接，第八焊盘通过第八键合线S34接地。

其中，第一电容C21、第二电容C22、第三电容C31和第四电容C32是设置在第一芯片4上的四个电容。第一放大晶体管M21和第二放大晶体管M22为第一差分放大电路2的两个放大晶体管。第三放大晶体管M31和第四放大晶体管M32为第二差分放大电路3的两个放大晶体管。

作为一示例，第一电容C21的第一端与第一放大晶体管M21连接，第一电容C21的第二端与第一芯片4的第五焊盘连接，第五焊盘通过第五键合线S23接地。第五焊盘是设置在第一芯片4上的焊盘。第五键合线S23是用于连接第五焊盘和地的键合线，其等效于一个电感。本示例中，第一电容C21的第一端与第一放大晶体管M21相连，第一电容C21的第二端通过第五键合线S23接地，而第五键合线S23等效于电感，使得第一电容C21和第五键合线S23配合，相当于形成与第一放大晶体管M21相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

作为一示例，第二电容C22的第一端与第二放大晶体管M22连接，第二电容C22的第二端与第一芯片4的第六焊盘连接，第六焊盘通过第六键合线S24接地。第六焊盘是设置在第一芯片4上的焊盘。第六键合线S24是用于连接第六焊盘和地的键合线，其等效于一个电感。本示例中，第二电容C22的第一端与第一放大晶体管M21相连，第二电容C22的第二端通过第六键合线S24接地，而第六键合线S24等效于电感，使得第二电容C22和第六键合线S24配合，相当于形成与第二放大晶体管M22相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

作为一示例，第三电容C31的第一端与第三放大晶体管M31连接，第三电容C31的第二端与第一芯片4的第七焊盘连接，第七焊盘通过第七键合线S33接地。第七焊盘是设置在第一芯片4上的焊盘。第七键合线S33是用于连接第七焊盘和地的键合线，其等效于一个电感。本示例中，第三电容C31的一端与第三放大晶体管M31相连，第三电容C31的第二端通过第七键合线S33接地，而第七键合线S33等效于电感，使得第三电容C31和第七键合线S33配合，相当于形成与第三放大晶体管M31相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

作为一示例，第四电容C32的第一端与第四放大晶体管M32连接，第四电容C32的第二端与第一芯片4的第八焊盘连接，第八焊盘通过第八键合线S34接地。第八焊盘是设置在第一芯片4上的焊盘。第八键合线S34是用于连接第八焊盘和地的键合线，其等效于一个电感。本示例中，第四电容C32的一端与第四放大晶体管M32相连，第四电容C32的第二端通过第八键合线S34接地，而第八键合线S34等效于电感，使得第四电容C32和第八键合线S34配合，相当于形成与第四放大晶体管M32相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

在第一差分放大电路2的第一端(即第一放大晶体管M21)与第一芯片4的第一焊盘连接，第一焊盘通过第一键合线S21与第二绕组12的第一连接端连接时，第一电容C21的一端与第一放大晶体管M21相连，具体连接在第一放大晶体管M21和第一键合线S21之间，另一端通过第五键合线S23接地，可使第一电容C21和第五键合线S23配合形成的LC谐振电路谐振在二阶谐振点，使得第一放大晶体管M21输出的二阶谐波阻抗接近于零。同理，第一差分放大电路2的第二端(即第二放大晶体管M22)与第一芯片4的第二焊盘连接，第二焊盘通过第二键合线S22与第二绕组12的第二连接端连接，可使第二电容C22和第六键合线S24配合形成的LC谐振电路谐振在二阶谐振点，使得第二放大晶体管M22输出的二阶谐波阻抗接近于零。第二差分放大电路3的第一端(即第三放大晶体管M31)与第一芯片4的第三焊盘连接，第三焊盘通过第三键合线S31与第三绕组13的第一连接端连接，使得第三电容C31和第七键合配合形成的LC谐振电路谐振在二阶谐振点，使得第三放大晶体管M31输出的二阶谐波阻抗接近于零。第二差分放大电路3的第二端与第一芯片4的第四焊盘连接，第四焊盘通过第四键合线S32与第三绕组13的第二连接端连接，可使第四电容C32和第八键合线S34配合形成的LC谐振电路谐振在二阶谐振点，使得第四放大晶体管M32输出的二阶谐波阻抗接近于零。综上，可使第一放大晶体管M21、第二放大晶体管M22、第三放大晶体管M31和第四放大晶体管M32输出端的二阶谐波阻抗均接近于零，以对推挽功率放大器的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而提高推挽功率放大电路的工作效率和线性度。

在一实施例中，如图16所示，第一芯片4还包括第一电容C21、第二电容C22、第三电容C31和第四电容C32；第一差分放大电路2包括第一放大晶体管M21和第二放大晶体管M22，第二差分放大电路3包括第三放大晶体管M31和第四放大晶体管M32；第一电容C21的第一端接地，第一电容C21的第二端与第一芯片4的第五焊盘连接，第五焊盘通过第五键合线S23与第二绕组12的第一连接端连接；第二电容C22的第一端接地，第二电容C22的第二端与第一芯片4的第六焊盘连接，第六焊盘通过第六键合线S24与第二绕组12的第二连接端连接；第三电容C31的第一端接地，第三电容C31的第二端与第一芯片4的第七焊盘连接，第七焊盘通过第七键合线S33与第三绕组13的第一连接端连接；第四电容C32的第一端接地，第四电容C32的第二端与第一芯片4的第八焊盘连接，第八焊盘通过第八键合线S34与第三绕组13的第二连接端连接。

其中，第一电容C21、第二电容C22、第三电容C31和第四电容C32是设置在第一芯片4上的四个电容。第一放大晶体管M21和第二放大晶体管M22为第一差分放大电路2的两个放大晶体管。第三放大晶体管M31和第四放大晶体管M32为第二差分放大电路3的两个放大晶体管。

作为一示例，第一电容C21的第一端接地，第一电容C21的第二端与第一芯片4的第五焊盘连接，第五焊盘通过第五键合线S23与第二绕组12的第一连接端连接。第五焊盘是设置在第一芯片4上的焊盘。第五键合线S23是用于连接第五焊盘和地的键合线，其等效于一个电感。本示例中，第一电容C21的第一端接地，第一电容C21的第二端通过第五键合线S23与第二绕组12的第一连接端相连，而第五键合线S23等效于电感，使得第一电容C21和第五键合线S23配合，相当于形成与第二绕组12的第一连接端相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

作为一示例，第二电容C22的第一端接地，第二电容C22的第二端与第一芯片4的第六焊盘连接，第六焊盘通过第六键合线S24与第二绕组12的第二连接端连接；第六焊盘是设置在第一芯片4上的焊盘。第六键合线S24是用于连接第六焊盘和地的键合线，其等效于一个电感。本示例中，第二电容C22的第一端接地，第二电容C22的第二端通过第六键合线S24与第二绕组12的第二连接端相连，而第六键合线S24等效于电感，使得第二电容C22和第六键合线S24配合，相当于与第二绕组12的第二连接端相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

作为一示例，第三电容C31的第一端接地，第三电容C31的第二端与第一芯片4的第七焊盘连接，第七焊盘通过第七键合线S33与第三绕组13的第一连接端连接；第七焊盘是设置在第一芯片4上的焊盘。第七键合线S33是用于连接第七焊盘和地的键合线，其等效于一个电感。本示例中，第三电容C31的一端接地，第三电容C31的第二端通过第七键合线S33与第三绕组13的第一连接端相连，第七键合线S33等效于电感，使得第三电容C31和第七键合线S33配合，相当于形成与第三绕组13的第一连接端相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

作为一示例，第四电容C32的第一端接地，第四电容C32的第二端与第一芯片4的第八焊盘连接，第八焊盘通过第八键合线S34与第三绕组13的第二连接端连接。第八焊盘是设置在第一芯片4上的焊盘。第八键合线S34是用于连接第八焊盘和地的键合线，其等效于一个电感。本示例中，第四电容C32的一端接地，第四电容C32的第二端通过第八键合线S34与第三绕组13的第二连接端相连，而第八键合线S34等效于电感，使得第四电容C32和第八键合线S34配合，相当于形成与第三绕组13的第二连接端相连的LC谐振电路，可起到谐振效果，且无需额外增加电感，可节省元器件，降低占用面积。

在第一差分放大电路2的第一端(即第一放大晶体管M21)与第一芯片4的第一焊盘连接，第一焊盘通过第一键合线S21与第二绕组12的第一连接端连接时，第一电容C21的一端接地，第一电容C21的第二端连接在第一键合线S21和第二绕组12的第一连接端之间，可使第一电容C21和第五键合线S23配合形成的LC谐振电路谐振在二阶谐振点，使得第二绕组12的第一连接端输入的二阶谐波阻抗接近于零。同理，第一差分放大电路2的第二端(即第二放大晶体管M22)与第一芯片4的第二焊盘连接，第二焊盘通过第二键合线S22与第二绕组12的第二连接端连接，可使第二电容C22和第六键合线S24配合形成的LC谐振电路谐振在二阶谐振点，使得第二绕组12的第二连接端输入的二阶谐波阻抗接近于零。第二差分放大电路3的第一端(即第三放大晶体管M31)与第一芯片4的第三焊盘连接，第三焊盘通过第三键合线S31与第三绕组13的第一连接端连接，使得第三电容C31和第七键合配合形成的LC谐振电路谐振在二阶谐振点，使得第二绕组12的第一连接端输入的二阶谐波阻抗接近于零。第二差分放大电路3的第二端与第一芯片4的第四焊盘连接，第四焊盘通过第四键合线S32与第三绕组13的第二连接端连接，可使第四电容C32和第八键合线S34配合形成的LC谐振电路谐振在二阶谐振点，使得第二绕组12的第一连接端输入的二阶谐波阻抗接近于零。综上，可使第二绕组12的两个连接端和第三绕组13的两个连接端的二阶谐波阻抗接近于零，以对推挽功率放大器的二阶谐波阻抗进行调整，使得推挽功率放大器在整个工作频段范围内的谐波阻抗(尤其是二阶谐波阻抗)更收敛，进而提高推挽功率放大电路的工作效率和线性度。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (28)

1.一种巴伦，其特征在于，包括第一绕组、第二绕组和第三绕组，所述第一绕组和所述第二绕组设置在不同金属层上，所述第二绕组和所述第三绕组设置在同一金属层上；

所述第二绕组和所述第一绕组的部分线圈相互耦合，形成第一耦合区域；

所述第三绕组和所述第一绕组的部分线圈相互耦合，形成第二耦合区域。

2.如权利要求1所述的巴伦，其特征在于，

所述第二绕组和所述第一绕组的部分线圈在纵向方向的投影至少部分重叠，形成第一耦合区域；

所述第三绕组和所述第一绕组的部分线圈在纵向方向的投影至少部分重叠，形成第二耦合区域。

3.如权利要求1所述的巴伦，其特征在于，

所述第一绕组在所述第一耦合区域的缠绕方向与所述第一绕组在所述第二耦合区域的缠绕方向相反；

所述第二绕组在所述第一耦合区域的缠绕方向和所述第三绕组在所述第二耦合区域的缠绕方向相同；

其中，所述第一绕组在所述第一耦合区域的缠绕方向为从所述第一绕组的第一连接端开始缠绕的方向，所述第一绕组在所述第二耦合区域的缠绕方向为从所述第一绕组的第二连接端开始缠绕的方向。

4.如权利要求1所述的巴伦，其特征在于，所述第一绕组设置在第一金属层上；

所述第二绕组和所述第三绕组设置在第二金属层上；

所述第一绕组包括第一绕组缠绕部、从所述第一绕组缠绕部延伸出的绕组连接部和从所述绕组连接部延伸出的第二绕组缠绕部；

所述第二绕组和所述第一绕组缠绕部相互耦合，形成所述第一耦合区域；

所述第三绕组和所述第二绕组缠绕部相互耦合，形成所述第二耦合区域。

5.如权利要求4所述的巴伦，其特征在于，

所述第二绕组和所述第一绕组缠绕部在纵向方向的投影至少部分重叠，形成第一耦合区域；

所述第三绕组和所述第二绕组缠绕部在纵向方向的投影至少部分重叠，形成第二耦合区域。

6.如权利要求1所述的巴伦，其特征在于，所述第一绕组包括第一线圈、与所述第一线圈相连的第二线圈和第三线圈，所述第一线圈设置在第一金属层上，所述第二线圈和所述第三线圈设置在第三金属层上；

所述第二绕组和所述第三绕组设置在第二金属层上，所述第二金属层位于所述第一金属层和所述第三金属层之间；

所述第二绕组、所述第一线圈的部分线圈和所述第二线圈相互耦合，形成所述第一耦合区域；

所述第三绕组、所述第一线圈的部分线圈和所述第三线圈相互耦合，形成所述第二耦合区域。

7.如权利要求6所述的巴伦，其特征在于，所述第一线圈包括第一线圈缠绕部、从所述第一线圈缠绕部延伸出的线圈连接部和从所述线圈连接部延伸出的第二线圈缠绕部；

所述第二绕组、所述第一线圈缠绕部和所述第二线圈相互耦合，形成所述第一耦合区域；

所述第三绕组、所述第二线圈缠绕部和所述第三线圈相互耦合，形成所述第二耦合区域。

8.如权利要求7所述的巴伦，其特征在于，

所述第二绕组、所述第一线圈缠绕部和所述第二线圈在纵向方向的投影至少部分重叠，形成所述第一耦合区域；

所述第三绕组、所述第二线圈缠绕部和所述第三线圈在纵向方向的投影至少部分重叠，形成所述第二耦合区域。

9.如权利要求6所述的巴伦，其特征在于，所述第一线圈的第一端与所述第二线圈的第一端相连，所述第一线圈的第二端与所述第三线圈的第一端相连，所述第二线圈的第二端和所述第三线圈的第二端为所述第一绕组的两个连接端。

10.如权利要求1所述的巴伦，其特征在于，所述第二绕组包括第四线圈和第五线圈，所述第三绕组包括第六线圈和第七线圈；

所述第四线圈和所述第五线圈设置在第一金属层上，所述第一绕组设置在第二金属层上，所述第六线圈和所述第七线圈设置在第三金属层上，所述第二金属层位于所述第一金属层和所述第三金属层之间；

所述第四线圈、所述第一绕组的部分线圈和所述第六线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第一绕组的部分线圈和所述第七线圈相互耦合，形成所述第二耦合区域。

11.如权利要求10所述的巴伦，其特征在于，所述第一绕组包括第一绕组缠绕部、从所述第一绕组缠绕部延伸出的绕组连接部和从所述绕组连接部延伸出的第二绕组缠绕部；

所述第四线圈、所述第一绕组缠绕部和所述第六线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第七线圈相互耦合，形成所述第二耦合区域。

12.如权利要求11所述的巴伦，其特征在于，

所述第四线圈、所述第一绕组缠绕部和所述第六线圈在纵向方向的投影至少部分重叠，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第七线圈在纵向方向的投影至少部分重叠，形成所述第二耦合区域。

13.如权利要求1所述的巴伦，其特征在于，所述第二绕组包括第四线圈和第五线圈，所述第三绕组包括第六线圈和第七线圈；

所述第四线圈和所述第六线圈设置在第一金属层上，所述第一绕组设置在第二金属层上，所述第五线圈和所述第七线圈设置在第三金属层上，所述第二金属层位于所述第一金属层和所述第三金属层之间；

所述第四线圈、所述第一绕组的部分线圈和所述第七线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第一绕组的部分线圈和所述第六线圈相互耦合，形成所述第二耦合区域。

14.如权利要求13所述的巴伦，其特征在于，所述第一绕组包括第一绕组缠绕部、从所述第一绕组缠绕部延伸出的绕组连接部和从所述绕组连接部延伸出的第二绕组缠绕部；

所述第四线圈、所述第一绕组缠绕部和所述第七线圈相互耦合，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第六线圈相互耦合，形成所述第二耦合区域。

15.如权利要求14所述的巴伦，其特征在于，

所述第四线圈、所述第一绕组缠绕部和所述第七线圈在纵向方向的投影至少部分重叠，形成所述第一耦合区域；

所述第五线圈、所述第二绕组缠绕部和所述第六线圈在纵向方向的投影至少部分重叠，形成所述第二耦合区域。

16.如权利要求1所述的巴伦，其特征在于，所述第一绕组的两个连接端分别为所述巴伦的输入端和接地端，所述第二绕组的两个连接端和所述第三绕组的两个连接端为所述巴伦的输出端；

或者，所述第一绕组的两个连接端分别为所述巴伦的输出端和接地端，所述第二绕组的两个连接端和所述第三绕组的两个连接端为所述巴伦的输入端。

17.一种推挽功率放大器，其特征在于，包括权利要求1-16任一项所述巴伦、第一差分放大电路和第二差分放大电路；

所述第一差分放大电路和所述第二绕组相连；

所述第二差分放大电路和所述第三绕组相连。

18.如权利要求17所述的推挽功率放大器，其特征在于，

所述第一差分放大电路包括第一放大支路和第二放大支路；所述第一放大支路和所述第二绕组的第一连接端相连；所述第二放大支路和所述第二绕组的第二连接端相连；

所述第二差分放大电路包括第三放大支路和第四放大支路；所述第三放大支路和所述第三绕组的第一连接端相连；所述第四放大支路和所述第三绕组的第二连接端相连。

19.如权利要求18所述的推挽功率放大器，其特征在于，

所述第一放大支路包括第一放大晶体管，所述第一放大晶体管与所述第二绕组的第一连接端相连；

所述第二放大支路包括第二放大晶体管，所述第二放大晶体管与所述第二绕组的第二连接端相连；

所述第三放大支路包括第三放大晶体管，所述第三放大晶体管与所述第三绕组的第一连接端相连；

所述第四放大支路包括第四放大晶体管，所述第四放大晶体管与所述第三绕组的第二连接端相连。

20.如权利要求19所述的推挽功率放大器，其特征在于，

所述第一放大支路还包括第一匹配电感，所述第一匹配电感一端与所述第一放大晶体管相连，另一端与所述第二绕组的第一连接端相连；

所述第二放大支路还包括第二匹配电感，所述第二匹配电感一端与所述第二放大晶体管相连，另一端与所述第二绕组的第二连接端相连；

所述第三放大支路还包括第三匹配电感，所述第三匹配电感一端与所述第三放大晶体管相连，另一端与所述第三绕组的第一连接端相连；

所述第四放大支路还包括第四匹配电感，所述第四匹配电感一端与所述第四放大晶体管相连，另一端与所述第三绕组的第二连接端相连。

21.如权利要求20所述的推挽功率放大器，其特征在于，所述第一差分放大电路还包括第一谐振电路和第二谐振电路；所述第二差分放大电路包括第三谐振电路和第四谐振电路；

所述第一谐振电路一端与所述第一放大支路相连，另一端接地；

所述第二谐振电路一端与所述第二放大支路相连，另一端接地；

所述第三谐振电路一端与所述第三放大支路相连，另一端接地；

所述第四谐振电路一端与所述第四放大支路相连，另一端接地。

22.如权利要求21所述的推挽功率放大器，其特征在于，

所述第一谐振电路一端与所述第一放大晶体管和所述第一匹配电感之间的连接节点相连，另一端接地；或者，所述第一谐振电路一端与所述第一匹配电感和所述第二绕组的第一连接端相连，另一端接地；

所述第二谐振电路一端与所述第二放大晶体管和所述第二匹配电感之间的连接节点相连，另一端接地；或者，所述第二谐振电路一端与所述第二匹配电感和所述第二绕组的第二连接端相连，另一端接地；

所述第三谐振电路一端与所述第三放大晶体管和所述第三匹配电感之间的连接节点相连，另一端接地；或者，所述第三谐振电路一端与所述第三匹配电感和所述第三绕组的第一连接端相连，另一端接地；

所述第四谐振电路一端与所述第四放大晶体管和所述第四匹配电感之间的连接节点相连，另一端接地；或者，所述第四谐振电路一端与所述第四匹配电感和所述第三绕组的第二连接端相连，另一端接地。

23.如权利要求21所述的推挽功率放大器，其特征在于，

所述第一谐振电路包括第一电容和第一电感，所述第一电容一端与所述第一放大支路相连，另一端通过所述第一电感接地；

所述第二谐振电路包括第二电容和第二电感，所述第二电容一端与所述第二放大支路相连，另一端通过所述第二电感接地；

所述第三谐振电路包括第三电容和第三电感，所述第三电容一端与所述第三放大支路相连，另一端通过所述第三电感接地；

所述第四谐振电路包括第四电容和第四电感，所述第四电容一端与所述第四放大支路相连，另一端通过所述第四电感接地。

24.如权利要求22所述的推挽功率放大器，其特征在于，所述第二绕组的中点与供电端相连，所述第三绕组的中点与供电端相连。

25.如权利要求18所述的推挽功率放大器，其特征在于，

所述第一放大支路还包括第一隔直电容和第一馈电电路；所述第一隔直电容设置在所述第一放大晶体管和所述第二绕组的第一连接端之间；所述第一馈电电路一端与所述第一放大晶体管和所述第一隔直电容之间的连接节点相连，另一端与供电端相连；

所述第二放大支路还包括第二隔直电容和第二馈电电路；所述第二隔直电容设置在所述第二放大晶体管和所述第二绕组的第二连接端之间；所述第二馈电电路一端与所述第二放大晶体管和所述第二隔直电容之间的连接节点相连，另一端与供电端相连；

所述第三放大支路还包括第三隔直电容和第三馈电电路；所述第三隔直电容设置在所述第三放大晶体管和所述第三绕组的第一连接端之间；所述第三馈电电路一端与所述第三放大晶体管和所述第三隔直电容之间的连接节点相连，另一端与供电端相连；

所述第四放大支路还包括第四隔直电容和第四馈电电路；所述第四隔直电容设置在所述第四放大晶体管和所述第三绕组的第二连接端之间；所述第四馈电电路一端与所述第四放大晶体管和所述第四隔直电容之间的连接节点相连，另一端与供电端相连。

26.一种射频前端模组，其特征在于，包括基板，设置在所述基板上的第一芯片，以及设置在所述基板上的如权利要求17-25任一项所述推挽功率放大器，所述第一芯片包括第一差分放大电路和第二差分放大电路；

所述第一差分放大电路的第一端与所述第一芯片的第一焊盘连接，所述第一焊盘通过第一键合线与所述第二绕组的第一连接端连接；

所述第一差分放大电路的第二端与所述第一芯片的第二焊盘连接，所述第二焊盘通过第二键合线与所述第二绕组的第二连接端连接；

所述第二差分放大电路的第一端与所述第一芯片的第三焊盘连接，所述第三焊盘通过第三键合线与所述第三绕组的第一连接端连接；

所述第二差分放大电路的第二端与所述第一芯片的第四焊盘连接，所述第四焊盘通过第四键合线与所述第三绕组的第二连接端连接。

27.如权利要求26所述的射频前端模组，所述第一芯片还包括第一电容、第二电容、第三电容和第四电容；所述第一差分放大电路包括第一放大晶体管和第二放大晶体管，所述第二差分放大电路包括第三放大晶体管和第四放大晶体管；

所述第一电容的第一端与所述第一放大晶体管连接，所述第一电容的第二端与所述第一芯片的第五焊盘连接，所述第五焊盘通过第五键合线接地；

所述第二电容的第一端与所述第二放大晶体管连接，所述第二电容的第二端与所述第一芯片的第六焊盘连接，所述第六焊盘通过第六键合线接地；

所述第三电容的第一端与所述第三放大晶体管连接，所述第三电容的第二端与所述第一芯片的第七焊盘连接，所述第七焊盘通过第七键合线接地；

所述第四电容的第一端与所述第四放大晶体管连接，所述第四电容的第二端与所述第一芯片的第八焊盘连接，所述第八焊盘通过第八键合线接地。

28.如权利要求26所述的射频前端模组，所述第一芯片还包括第一电容、第二电容、第三电容和第四电容；所述第一差分放大电路包括第一放大晶体管和第二放大晶体管，所述第二差分放大电路包括第三放大晶体管和第四放大晶体管；

所述第一电容的第一端接地，所述第一电容的第二端与所述第一芯片的第五焊盘连接，所述第五焊盘通过第五键合线与所述第二绕组的第一连接端连接；

所述第二电容的第一端接地，所述第二电容的第二端与所述第一芯片的第六焊盘连接，所述第六焊盘通过第六键合线与所述第二绕组的第二连接端连接；

所述第三电容的第一端接地，所述第三电容的第二端与所述第一芯片的第七焊盘连接，所述第七焊盘通过第七键合线与所述第三绕组的第一连接端连接；

所述第四电容的第一端接地，所述第四电容的第二端与所述第一芯片的第八焊盘连接，所述第八焊盘通过第八键合线与所述第三绕组的第二连接端连接。