CN118248780A - 半导体装置及其制造方法和清除残留多晶硅的方法 - Google Patents

半导体装置及其制造方法和清除残留多晶硅的方法 Download PDF

Info

Publication number
CN118248780A
CN118248780A CN202410338324.XA CN202410338324A CN118248780A CN 118248780 A CN118248780 A CN 118248780A CN 202410338324 A CN202410338324 A CN 202410338324A CN 118248780 A CN118248780 A CN 118248780A
Authority
CN
China
Prior art keywords
layer
silicon dioxide
groove
dioxide layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410338324.XA
Other languages
English (en)
Inventor
孟怀宇
沈亦晨
朱轩廷
于山山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Guangzhiyuan Technology Co ltd
Original Assignee
Beijing Guangzhiyuan Technology Co ltd
Filing date
Publication date
Application filed by Beijing Guangzhiyuan Technology Co ltd filed Critical Beijing Guangzhiyuan Technology Co ltd
Publication of CN118248780A publication Critical patent/CN118248780A/zh
Pending legal-status Critical Current

Links

Abstract

本发明涉及半导体装置及其制造方法和清除残留多晶硅的方法。在半导体装置的制备工艺中清除残留多晶硅的方法一个示例包括:在一衬底上形成一沟槽,所述沟槽的底部为硅层,侧向具有残留的多晶硅层;循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层,所述氧化步骤包括:在所述沟槽的底部通过热氧化工艺形成二氧化硅层,所述刻蚀步骤包括:刻蚀所述沟槽中的所述残留的多晶硅层和二氧化硅层,其中,对多晶硅层的刻蚀速率大于对第三二氧化硅层的刻蚀速率;去除沟槽底部残留的二氧化硅层。由此能够在保证沟槽底部平整的同时保证沟槽两侧无多晶硅残留。

Description

半导体装置及其制造方法和清除残留多晶硅的方法
技术领域
本发明涉及半导体制造工艺,更为具体而言,涉及半导体装置及其制造方法和清除残留多晶硅的方法。
背景技术
光子集成技术是近年来比较热门的工程技术之一,它是在现代集成光学的基础上发展起来的有关光学元器件制造的应用技术。作为高速光电子的关键器件之一,光电探测器长久以来受到了广泛研究,其中基于异质外延的波导型锗PIN光电探测器因其与CMOS工艺的兼容性得到广泛关注与应用。
为了提高锗PIN光电探测器的光吸收效率,通常会在设计中加入逐渐变窄的多晶硅结构以提高倏逝波耦合的效率。因此,在锗(Ge)外延沟槽形成过程中需要去除相应位置的多晶硅层。然而由于锗沟槽的尺寸通常小于多晶硅的尺寸,所以极易在锗外延沟槽的两侧形成多晶硅残留。多晶硅的残留,会导致Ge生长缺陷密度增加。并且,多晶硅会带来大量的界面态,导致漏电流。通常情况下,可以通过各向同性刻蚀去除沟槽两侧的多晶硅,然而各向同性刻蚀过程中也将对底部硅进行刻蚀,导致底部硅被刻蚀形成“碗状”(如图1所示),该方式形成的沟槽底部不平整且形貌不可控,这将导致最终的锗形貌不符合设计需求。
发明内容
鉴于现有技术的缺陷,本发明提出一种半导体装置的制造方法以及清除残留多晶硅的方法,在保证沟槽底部平整的同时保证了沟槽两侧无多晶硅残留。
一方面,本发明的实施方式提供了一种半导体装置的制造方法,包括:
提供一衬底,所述衬底包括位于其顶层的硅层;
在所述硅层的表面形成第一二氧化硅层;
在所述第一二氧化硅层上沉积并刻蚀形成多晶硅层,
在所述第一二氧化硅层之上使用第二二氧化硅层包覆所述多晶硅层;
去除预定区域的第二二氧化硅层、多晶硅层、第一二氧化硅层、以及一部分顶层硅层以形成一沟槽;
循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层,
所述氧化步骤包括:在所述沟槽的底部通过热氧化工艺形成第三二氧化硅层,
所述刻蚀步骤包括:刻蚀所述沟槽中的所述残留的多晶硅层和第三二氧化硅层,其中,对多晶硅层的刻蚀速率大于对第三二氧化硅层的刻蚀速率;
在清除沟槽侧向残留的多晶硅层之后,去除沟槽底部残留的第三二氧化硅层。
在本发明的一些实施方式中,在所述沟槽的底部通过热氧化工艺形成第三二氧化硅层包括:向所述沟槽照射氧等离子体,所述氧等离子体与沟槽底部的硅层发生氧化反应,生成所述第三二氧化硅层。
在本发明的一些实施方式中,所述氧等离子体与沟槽侧向的残留的多晶硅层发生氧化反应,生成另外的二氧化硅层。通过调节作用于所述氧等离子体的偏置电压,使氧化反应集中在沟槽底部,使得沟槽底部形成的第三二氧化硅层的厚度大于沟槽侧向残留的多晶硅层处的二氧化硅层的厚度。
在本发明的一些实施方式中,对多晶硅层的刻蚀速率与对第三二氧化硅层的刻蚀速率之比大于3:1。
在本发明的一些实施方式中,所述制造方法还包括:在去除沟槽底部残留的第三二氧化硅层之后,进一步去除沟槽底部的硅层的一部分。
在本发明的一些实施方式中,所述制造方法还包括:在形成的所述沟槽中外延生长锗材料以填满该沟槽。
在本发明的一些实施方式中,所述半导体装置包括波导型锗光电探测器,其中所述预定区域是待形成锗选择性外延生长的工艺窗口的区域。在本发明的一些实施方式中,在所述硅层的表面形成第一二氧化硅层之后,在所述第一二氧化硅层上沉积多晶硅层之前,还包括:刻蚀所述硅层以及所述第一二氧化硅层形成硅波导的步骤。
另一方面,本发明的实施方式提供了一种在制造半导体装置的工艺中清除残留多晶硅的方法,包括:
在一衬底上形成一沟槽,所述沟槽的底部为硅层,侧向具有残留的多晶硅层;
循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层,
所述氧化步骤包括:在所述沟槽的底部通过热氧化工艺形成二氧化硅层,
所述刻蚀步骤包括:刻蚀所述沟槽中的所述残留的多晶硅层和二氧化硅层,其中,对多晶硅层的刻蚀速率大于对第三二氧化硅层的刻蚀速率;
去除沟槽底部残留的二氧化硅层。
在本发明的一些实施方式中,在所述沟槽的底部通过热氧化工艺形成二氧化硅层包括:向所述沟槽照射氧等离子体,所述氧等离子体与沟槽底部的硅层发生氧化反应,生成所述二氧化硅层。
在本发明的一些实施方式中,所述氧等离子体与沟槽侧向的残留的多晶硅层发生氧化反应,生成另外的二氧化硅层。通过调节作用于所述氧等离子体的偏置电压,使氧化反应集中在沟槽底部,使得沟槽底部形成的二氧化硅层的厚度大于沟槽侧向残留的多晶硅层处的二氧化硅层的厚度。
在本发明的一些实施方式中,对多晶硅层的刻蚀速率与对二氧化硅层的刻蚀速率之比大于3:1。
此外,本发明的实施方式还提供了一种使用上述方法制得的半导体装置,其预定区域的沟槽底部平整且沟槽两侧无多晶硅残留。
根据本发明的实施方式,在半导体装置的制备工艺中实现了锗外延沟槽两侧无多晶硅残留,同时保证了锗外延沟槽底部的平整及形貌的可控。
以下将结合附图具体阐述本发明实施方式的各个方面、特征、优点。
附图说明
图1是示出现有的具有锗外延沟槽的半导体装置的横截面结构的示意图。
图2至图7是示出根据本发明实施方式的半导体装置在其制造过程中不同阶段的横截面结构的示意图。
图8是示出根据本发明实施方式的半导体装置的一例的横截面结构的示意图。
具体实施方式
在下文中,将参考附图更详细地描述本发明的示例性实施方式。应当理解,本发明可以以各种不同形式体现,并且不应被解释为仅限于本文所示的实施方式。
本文使用的术语是为了描述具体实施方式的目的,而非旨在限制本发明。例如,术语诸如“顶部”、“底部”、“上部”、“下部”、“在…上方”和“在…下方”可用于指代作为参考的附图中的方向。除非上下文明确指出,否则术语“第一”、“第二”以及其他类似的表示指代的数字术语并不意味着次序或顺序。如本文所用,术语“一”旨在亦包括复数形式,除非上下文明确表示该术语仅表示数量。还应当理解,术语“包含”、“包括”和“具有”在本问中使用时指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在,但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或它们的集合的存在或添加。如本文所用,术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。诸如“…中的至少一个”之类的表达在要素列表之前时修饰整个要素列表,而不是修饰该列表的单独要素。
如本文所用,术语“基本上”、“约”和类似术语用作近似术语而不是用作程度术语,并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有变化。
应当理解,当元件或特征被称为“在另一元件或层上”、“连接到”或“联接到”另一元件或层时,其可直接在另一元件或特征上、连接到或联接到另一元件或特征,或可存在一个或多个中间元件或特征。另外,还应当理解,当元件或特征被称为在两个元件或特征“之间”时,其可为这两个元件或特征之间的唯一元件或特征,或也可存在一个或多个中间元件或特征。
除非明确相反指出,否则本文使用的所有术语(包括技术和科学术语)具有本发明所属领域的普通技术人员通常理解的相同含义。还应当理解,所述术语(诸如在常用词典中定义的那些术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义相同或相近似的含义,而不应僵化、呆板地解释其含义。
图2至图7是示出根据本发明实施方式的半导体装置在其制造过程中不同阶段的横截面结构的示意图。
在示例性实施例中,本发明的实施方式提出的一种半导体装置的制造方法包括下述步骤。
步骤一:提供一衬底,所述衬底包括位于其顶层的硅层102。在一些实施方式中,如图2所示,所述衬底包括位于底层的埋氧层101和位于埋氧层101上的硅层102。在一些实施方式中,埋氧层101约2um厚,顶层硅层102约220nm厚。
步骤二:在所述硅层102的表面形成一二氧化硅层200。在一些实施方式中,通过对顶层硅层102进行热氧化处理形成该二氧化硅层200。其中一些实施方式中,形成所述二氧化硅层200后,通过光刻、刻蚀的方法刻蚀二氧化硅层200、顶层硅层102,以形成硅波导结构。
步骤三:在所述二氧化硅层200上沉积并刻蚀形成一多晶硅层300。在一些实施方式中,在该层通过薄膜沉积、光刻、刻蚀等工艺形成特定的多晶硅结构。
步骤四:在所述二氧化硅层200之上使用另一二氧化硅层400包覆所述多晶硅层300。
步骤五:去除预定区域的二氧化硅层400、多晶硅层300、二氧化硅层200、一定厚度的顶层硅层102以形成一沟槽,如图3所示。在一些实施方式中,所述预定区域包括待形成锗选择性外延生长的工艺窗口的区域。具体地,通过薄膜沉积、光刻、刻蚀等一系列工艺,在该窗口区域去除二氧化硅层400、多晶硅层300、二氧化硅层200、一定厚度的顶层硅层102,从而形成可用于锗外延生长的沟槽。如图3所示,在该沟槽的侧向残留有多晶硅层300。
步骤六:执行本发明实施方式提出的在制造半导体装置的工艺中清除残留多晶硅的方法,以去除所述残留的多晶硅层300。所述清除残留多晶硅的方法包括循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层300。
所述氧化步骤包括:在所述沟槽的底部通过热氧化工艺形成作为刻蚀阻挡层的二氧化硅层。在一些实施方式中,如图5所示,向所述沟槽照射氧等离子体(图中圆点表示氧等离子体),所述氧等离子体与沟槽底部的硅层发生氧化反应,生成所述作为刻蚀阻挡层的二氧化硅层。所述氧等离子体与沟槽侧向的残留的多晶硅层发生氧化反应,生成另外的二氧化硅层。通过调节作用于所述氧等离子体的偏置电压(图中箭头表示偏置电压),使氧化反应集中在沟槽底部,使得沟槽底部形成的二氧化硅层的厚度大于沟槽侧向残留的多晶硅层处的二氧化硅层的厚度。在一些实施方式中,前述两者的厚度差与沟槽侧向残留的多晶硅层300的横向宽度大致相等。
所述刻蚀步骤包括:如图5所示,刻蚀所述沟槽中的所述残留的多晶硅层300和沟槽底部的二氧化硅层500,其中,对多晶硅层的刻蚀速率大于对二氧化硅层500的刻蚀速率。在一些实施方式中,对多晶硅层300的刻蚀速率与对二氧化硅层500的刻蚀速率之比(亦称为“高刻蚀选择比”)大于3:1,优选大于5:1。通过控制刻蚀量,在去除一定量侧向多晶硅的同时避免底部氧化硅层500的过度损失。
通过对“氧化步骤”及“刻蚀步骤”的精确调控,利用底部氧化硅层500作为阻挡层同时利用多晶硅/二氧化硅的高刻蚀选择比实现侧向多晶硅的去除,减少底部硅的额外损耗,使损耗量控制在小于10nm,优选地小于5nm。
通过“氧化-刻蚀-氧化-刻蚀”循环处理的方式去除沟槽侧向多晶硅,如图6所示。
步骤七:在清除沟槽侧向残留的多晶硅层之后,去除沟槽底部残留二氧化硅层500,如图6和图7所示,最终形成无多晶硅残留且底部平整的沟槽结构。在一些实施方式中,对二氧化硅层500进行各向异性刻蚀,达到去除底部二氧化硅层的目的。
在另一些实施方式中,所述制造方法还包括:在去除沟槽底部残留的二氧化硅层500之后,进一步去除沟槽底部的硅层102的一部分,以进一步改善底部的形貌。例如,在完成上述步骤后,可以进一步对沟槽底部进行各向异性刻蚀,去除沟槽底部的部分硅层,使得沟槽底部更加平整。
如图8所示,在通过上述步骤获得半导体结构的沟槽中进行锗600的外延生长,得到一种半导体装置。在一些实施方式中,所述制造方法进一步包括:在形成的所述沟槽中外延生长锗材料以填满该沟槽。由此制得的所述半导体装置包括波导型锗光电探测器。在所述半导体装置中,锗600外延沟槽底部平整,两侧无多晶硅残留。
基于以上实施方式的半导体装置的制造方法可知,本发明实施方式提出了一种在半导体装置的制备工艺中清除残留多晶硅的方法。在示例性实施例中,该方法包括:
步骤1:在一衬底上形成一沟槽,所述沟槽的底部为硅层,侧向具有残留的多晶硅层,如图3所示;
步骤2:循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层,其中,所述氧化步骤包括:如图4所示,在所述沟槽的底部通过热氧化工艺形成二氧化硅层;所述刻蚀步骤包括:如图5和图6所示,刻蚀所述沟槽中的所述残留的多晶硅层和二氧化硅层,其中,对多晶硅层的刻蚀速率大于对第三二氧化硅层的刻蚀速率;
步骤3:去除沟槽底部残留的二氧化硅层,如图7所示。
在一些实施方式中,在所述氧化步骤中,在所述沟槽的底部通过热氧化工艺形成二氧化硅层包括:如图4所示,向所述沟槽照射氧等离子体,所述氧等离子体与沟槽底部的硅层发生氧化反应,生成所述二氧化硅层。在一些实施方式中,所述氧等离子体与沟槽侧向的残留的多晶硅层发生氧化反应,生成另外的二氧化硅层。通过调节作用于所述氧等离子体的偏置电压,使氧化反应集中在沟槽底部,使得沟槽底部形成的二氧化硅层的厚度大于沟槽侧向残留的多晶硅层处的二氧化硅层的厚度。
在本发明的一些实施方式中,在所述刻蚀步骤中,在对多晶硅层的刻蚀速率与对二氧化硅层的刻蚀速率之比大于3:1,优选大于5:1。
此外,本发明的实施方式还提供了一种使用上述方法制得的半导体装置,其预定区域的沟槽底部平整且沟槽两侧无多晶硅残留。
根据本发明的实施方式,在半导体装置的制备工艺中实现了锗外延沟槽两侧无多晶硅残留,同时保证了锗外延沟槽底部的平整及形貌的可控。
虽然本文以锗外延沟槽为例对本发明的半导体装置的制造方法和残留多晶硅清除方法进行了说明,但是,应当理解本发明亦适用于其他沟槽的残留的多晶硅的清除。
因此,本领技术人员应当理解,以上所公开的仅为本发明的实施方式而已,当然不能以此来限定本发明请求专利保护的权利范围,依本发明实施方式所作的等同变化,仍属本发明之权利要求所涵盖的范围。

Claims (13)

1.一种半导体装置的制造方法,包括:
提供一衬底,所述衬底包括位于其顶层的硅层;
在所述硅层的表面形成第一二氧化硅层;
在所述第一二氧化硅层上沉积并刻蚀形成多晶硅层,
在所述第一二氧化硅层之上使用第二二氧化硅层包覆所述多晶硅层;
去除预定区域的第二二氧化硅层、多晶硅层、第一二氧化硅层、以及一部分顶层硅层以形成一沟槽;
循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层,
所述氧化步骤包括:在所述沟槽的底部通过热氧化工艺形成第三二氧化硅层,
所述刻蚀步骤包括:刻蚀所述沟槽中的所述残留的多晶硅层和第三二氧化硅层,其中,对多晶硅层的刻蚀速率大于对第三二氧化硅层的刻蚀速率;
在清除沟槽侧向残留的多晶硅层之后,去除沟槽底部残留的第三二氧化硅层。
2.如权利要求1所述的制造方法,其特征在于,在所述沟槽的底部通过热氧化工艺形成第三二氧化硅层包括:
向所述沟槽照射氧等离子体,所述氧等离子体与沟槽底部的硅层发生氧化反应,生成所述第三二氧化硅层。
3.如权利要求2所述的制造方法,其特征在于,所述氧等离子体与沟槽侧向的残留的多晶硅层发生氧化反应,生成另外的二氧化硅层,
通过调节作用于所述氧等离子体的偏置电压,使氧化反应集中在沟槽底部,使得沟槽底部形成的第三二氧化硅层的厚度大于沟槽侧向残留的多晶硅层处的二氧化硅层的厚度。
4.如权利要求1所述的制造方法,其特征在于,对多晶硅层的刻蚀速率与对第三二氧化硅层的刻蚀速率之比大于3:1。
5.如权利要求1所述的制造方法,其特征在于,还包括:
在去除沟槽底部残留的第三二氧化硅层之后,进一步去除沟槽底部的硅层的一部分。
6.如权利要求1至5任意一项所述的制造方法,其特征在于,还包括:在形成的所述沟槽中外延生长锗材料以填满该沟槽。
7.如权利要求1所述的制造方法,其特征在于,所述半导体装置包括波导型锗光电探测器,
所述预定区域是待形成锗选择性外延生长的工艺窗口的区域。
8.如权利要求7所述的制造方法,其特征在于,在所述硅层的表面形成第一二氧化硅层之后,在所述第一二氧化硅层上沉积多晶硅层之前,还包括:刻蚀所述硅层以及所述第一二氧化硅层形成硅波导的步骤。
9.一种在制造半导体装置的工艺中清除残留多晶硅的方法,包括:
在一衬底上形成一沟槽,所述沟槽的底部为硅层,侧向具有残留的多晶硅层;
循环执行下述的氧化步骤和刻蚀步骤直至清除沟槽侧向残留的多晶硅层,
所述氧化步骤包括:在所述沟槽的底部通过热氧化工艺形成二氧化硅层,
所述刻蚀步骤包括:刻蚀所述沟槽中的所述残留的多晶硅层和二氧化硅层,其中,对多晶硅层的刻蚀速率大于对第三二氧化硅层的刻蚀速率;
去除沟槽底部残留的二氧化硅层。
10.如权利要求9所述的方法,其特征在于,在所述沟槽的底部通过热氧化工艺形成二氧化硅层包括:
向所述沟槽照射氧等离子体,所述氧等离子体与沟槽底部的硅层发生氧化反应,生成所述二氧化硅层。
11.如权利要求10所述的方法,其特征在于,所述氧等离子体与沟槽侧向的残留的多晶硅层发生氧化反应,生成另外的二氧化硅层,
通过调节作用于所述氧等离子体的偏置电压,使氧化反应集中在沟槽底部,使得沟槽底部形成的二氧化硅层的厚度大于沟槽侧向残留的多晶硅层处的二氧化硅层的厚度。
12.如权利要求9所述的方法,其特征在于,对多晶硅层的刻蚀速率与对二氧化硅层的刻蚀速率之比大于3:1。
13.一种使用权利要求1至8任意一项所述的制造方法制得的半导体装置。
CN202410338324.XA 2024-03-22 半导体装置及其制造方法和清除残留多晶硅的方法 Pending CN118248780A (zh)

Publications (1)

Publication Number Publication Date
CN118248780A true CN118248780A (zh) 2024-06-25

Family

ID=

Similar Documents

Publication Publication Date Title
EP1704433B1 (en) Silicon optical device
US5476813A (en) Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor
US6509139B1 (en) Method of fabricating an integrated optical component
EP1026728A2 (en) Substrate and method of manufacturing the same
JPH05217827A (ja) 半導体基体及びその作製方法
CN110459464B (zh) 一种厚膜氮化硅的区域挖槽制备方法
JP4274504B2 (ja) 半導体薄膜構造体
JPH0410740B2 (zh)
JP2910001B2 (ja) 半導体基材及びその作製方法
JP3998677B2 (ja) 半導体ウェハの製造方法
US7674573B2 (en) Method for manufacturing layered periodic structures
EP0641022B1 (en) Isolation structure and method for making same
CN111816733B (zh) 波导锗探测器制作工艺中选择性锗外延的前处理方法
KR20000048483A (ko) 마이크로기계에 사용되는 반도체기판 표면을 형성하는 다중 locos 공정방법
JP4415457B2 (ja) 半導体装置の製造方法
CN118248780A (zh) 半导体装置及其制造方法和清除残留多晶硅的方法
JPH02203549A (ja) 半導体装置の製造方法
CN116111456B (zh) 集成ⅲ-ⅴ族激光器的硅光器件及制造方法
JPH06342784A (ja) 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法
US20240170559A1 (en) Method for producing closely spaced gate structures of a quantum dot device
US20230083043A1 (en) Waveguide platform
JPH03110856A (ja) 半導体装置の製造方法
KR930010985B1 (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법
KR100227834B1 (ko) 반도체장치의 제조방법
CN116643353A (zh) 半导体结构及其制造方法、芯片、光子计算系统

Legal Events

Date Code Title Description
PB01 Publication