CN118248722A - 半导体结构及其制备方法和电子设备 - Google Patents
半导体结构及其制备方法和电子设备 Download PDFInfo
- Publication number
- CN118248722A CN118248722A CN202410635943.5A CN202410635943A CN118248722A CN 118248722 A CN118248722 A CN 118248722A CN 202410635943 A CN202410635943 A CN 202410635943A CN 118248722 A CN118248722 A CN 118248722A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- gate conductive
- gate
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 384
- 239000004020 conductor Substances 0.000 claims abstract description 91
- 239000003989 dielectric material Substances 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000002344 surface layer Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体结构及其制备方法和电子设备。该方法包括：提供基底；于基底上形成初始栅介质材料层；于初始栅介质材料层的表面形成栅导电材料层；对栅导电材料层的上表层进行图形化处理，刻蚀形成位于剩余导电材料层表面的预设栅导电层；于预设栅导电层的侧壁形成阻挡层；对剩余栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层；其中，栅介质材料层包括初始栅介质材料层，位于栅导电层和基底的之间的栅介质材料层作为栅介质层，栅介质层包括水平部和凸起部，水平部包括中心区和位于所述中心区外侧的边缘区，凸起部位于边缘区的表面，且向水平部远离所述基底的一侧延伸。可以调控半导体结构的阈值电压。
Description
技术领域
本公开实施例涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法和电子设备。
背景技术
为了满足半导体器件的制程工艺对均匀性的要求，典型的，位于晶体管中栅极与基底之间的栅氧化层的厚度相同，均匀性较好，通常采用离子注入的方式，改变栅氧化层下方作为导电沟道的基底中掺杂离子的掺杂浓度，进而调整晶体管的阈值电压。
发明内容
本公开实施例提供了一种半导体结构及其制备方法和电子设备，可以达到调整半导体结构中晶体管的阈值电压的目的。
本公开一种半导体结构的制备方法，包括：
提供基底；
于所述基底上形成初始栅介质材料层；
于所述初始栅介质材料层的表面形成栅导电材料层；
对所述栅导电材料层的上表层进行图形化处理，刻蚀形成位于剩余所述栅导电材料层表面的预设栅导电层；
于所述预设栅导电层的侧壁形成阻挡层；
对剩余所述栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层；
其中，所述栅介质材料层包括初始栅介质材料层，位于所述栅导电层和所述基底的之间的所述栅介质材料层作为栅介质层，所述栅介质层包括水平部和凸起部，所述水平部包括中心区和位于所述中心区外侧的边缘区，所述凸起部位于所述边缘区的表面，且向所述水平部远离所述基底的一侧延伸。
在其中一个实施例中，所述对所述栅导电材料层的上表层进行图形化处理，刻蚀形成位于剩余所述栅导电材料层表面的预设栅导电层的步骤包括：
于所述栅导电材料层上形成掩膜图形结构，所述掩膜图形结构定义出所述栅导电层的形状和位置；
以所述掩膜图形结构为掩膜，对所述栅导电材料层的上表层进行图形化处理，刻蚀停止在剩余所述栅导电材料层的表面，得到所述预设栅导电层。
在其中一个实施例中，所述于所述栅导电材料层上形成掩膜图形结构，包括：
于所述栅导电材料层上形成第一掩膜图形层和第二掩膜图形层，所述第一掩膜层位于所述栅导电材料层的表面，所述第二掩膜图形层位于所述第一掩膜图形层的表面；
其中，所述第二掩膜图形层和所述阻挡层的构成材料相同。
在其中一个实施例中，半导体结构的制备方法还包括：
去除所述阻挡层和所述第二掩膜图形层的步骤。
在其中一个实施例中，所述于所述预设栅导电层的侧壁形成阻挡层的步骤包括：
于所述预设栅导电层的侧壁形成环绕所述预设栅导电层的所述阻挡层。
在其中一个实施例中，所述于所述预设栅导电层的侧壁形成阻挡层的步骤包括：
于所述预设栅导电层上形成阻挡材料层，所述阻挡材料层沿所述预设栅导电层的侧壁延伸覆盖至剩余所述栅导电材料层的表面；
去除位于剩余所述栅导电材料层和初始栅介质材料层表面上的所述阻挡材料层，以形成所述阻挡层。
在其中一个实施例中，所述初始栅介质材料层的材料包括二氧化硅，所述栅导电材料层的材料包括多晶硅，所述对剩余所述栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层的步骤包括：
采用热氧化工艺，对所述预设栅导电层外侧的剩余所述栅导电材料层和边缘区表面的部分剩余所述栅导电材料层进行氧化处理，形成预设氧化层；
其中，所述预设氧化层包括所述凸起部，所述栅介质材料层包括所述预设氧化层。
在其中一个实施例中，所述阻挡层的材料包括氮化物。
本公开还提供一种半导体结构，采用如上半导体结构的制备方法制成。
本公开还一种电子设备，包括如上半导体结构。
上述半导体结构的制备方法中，栅导电层和基底之间的栅介质层包括水平部和凸起部，凸起部位于水平部中边缘区的表面，使得与凸起部接触的栅导电层与基底之间的栅介质层变厚，栅电容变小，感应形成的导电通道在纵向上变窄，从而改变单位面积的栅电容，调控半导体结构的阈值电压。
附图说明
为了更清楚地说明本公开实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中半导体结构的制备方法的流程示意图；
图2为一实施例中形成掩膜图形结构之后半导体结构的剖面示意图；
图3为一实施例中形成预设栅导电层之后半导体结构的剖面示意图；
图4为一实施例中形成阻挡材料层之后半导体结构的剖面示意图；
图5为一实施例中形成阻挡层之后半导体结构的剖面示意图；
图6为一实施例中形成栅介质材料层之后半导体结构的剖面示意图；
图7为一实施例中去除阻挡层之后半导体结构的剖面示意图。
附图标记说明：
基底102、栅导电层104、栅介质材料层106、源极区108、漏极区110、导电通道112、初始栅介质材料层202、栅导电材料层204、掩膜图形结构206、预设栅导电层208、阻挡层210、预设氧化层212、第一掩膜图形层302、第二掩膜图形层304、阻挡材料层306、凸起部308、渐变区域310。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型称为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
图1为一实施例中半导体结构的制备方法的流程示意图，如图1所示，在本实施例中，提供一种半导体结构的制备方法，包括：
S102，提供基底。
具体的，提供基底，基底的材料包括但不限于未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)或者其任意组合。作为示例，在本实施例中，基底的材料选用单晶硅。
S104，于所述基底上形成初始栅介质材料层。
具体的，采用化学气相沉积工艺或原子层沉积工艺，在基底上形成初始栅介质材料层。示例性的，初始栅介质材料层的材料包括氧化物（例如二氧化硅）、高k介电材料。示例性的，初始栅介质材料层位于基底的表面。
S106，于所述初始栅介质材料层的表面形成栅导电材料层。
具体的，采用化学气相沉积工艺或原子层沉积工艺，在初始栅介质材料层的表面形成栅导电材料层。
S108，对栅导电材料层的上表层进行图形化处理，刻蚀形成位于剩余栅导电材料层表面的预设栅导电层。
具体的，栅导电材料层的上表层为垂直于基底的方向上，远离初始栅介质材料层的预设厚度的栅导电材料层，对栅导电材料层的上表层进行图形化处理，刻蚀去除上表层中多余的栅导电材料层，得到由栅导电材料层的上表层中剩余部分构成的预设栅导电层和剩余未图形化处理的剩余栅导电材料层（上表层以外的栅导电材料层，即靠近初始栅介质材料层的部分栅导电材料层），预设栅导电层位于剩余栅导电材料层的表面。
S110，于所述预设栅导电层的侧壁形成阻挡层。
具体的，在预设栅导电层的侧壁形成和预设栅导电层邻接的阻挡层，通过阻挡层可以避免后续对预设栅导电层以外的栅导电材料层（图形化处理形成预设栅导电层之后的剩余栅导电材料层）进行氧化处理时，预设栅导电层的侧壁被氧化。
S112，对剩余所述栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层。
具体的，对剩余栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层，此时，栅介质材料层包括初始栅介质材料层，位于所述栅导电层和所述基底的之间的所述栅介质材料层作为栅介质层，所述栅介质层包括水平部和凸起部，所述水平部包括中心区和位于所述中心区外侧的边缘区，所述凸起部位于所述边缘区的表面，且自水平部的顶表面向背离远离所述基底的一侧延伸。
可以理解的是，通过凸起部可以增加与凸起部接触的栅导电层与基底之间等效介质层的厚度，对栅导电层施加电压时，该部分对应的电场强度小于栅导电层对应的其他部分的电场强度，该部分对应界面处感应到的导电通道的宽度变窄，增加晶体管的预设电压，从而达到调控阈值电压的目的，这里的宽度方向为垂直于基底的纵向。水平部为栅介质层沿平行于基底的平面延伸的部分，水平部各部分的厚度相同，凸起部的底部与水平部的顶表面接触，这里的顶表面为背离基底的表面，凸起部为栅介质层高出水平部顶表面的部分，在平行于基底的平面内，凸起部位于栅导电层下方后续形成导电通道的部分的相对两端上，多个凸起部在边缘区环绕中心区间隔分布或凸起部作为整体环绕中心区均可。
上述半导体结构的制备方法中，栅导电层和基底之间的栅介质层包括水平部和凸起部，凸起部位于水平部中边缘区的表面，使得与凸起部接触的栅导电层与基底之间的栅介质层变厚，栅电容变小，感应形成的导电通道在纵向上变窄，从而改变单位面积的栅电容，调控半导体结构的阈值电压。
图2为一实施例中形成掩膜图形结构之后半导体结构的剖面示意图，图3为一实施例中形成预设栅导电层之后半导体结构的剖面示意图，示例性地，X方向可以为平行于基底102的平面内的行方向，Z方向可以为平行于基底102的平面内的列方向，Y方向可以为沿基底102的底表面至基底102的顶表面的纵向。提供基底102之后，在基底102上形成初始栅介质材料层202，然后在初始栅介质材料层202远离基底102的表面形成栅导电材料层204。
如图2、图3所示，在其中一个实施例中，所述对所述栅导电材料层的上表层进行图形化处理，形成预设栅导电层208的步骤包括S202-S204。
S202，于所述栅导电材料层204上形成掩膜图形结构206，所述掩膜图形结构206定义出所述栅导电层104的形状和位置。
在其中一个实施例中，所述于所述栅导电材料层204上形成掩膜图形结构206，包括：于所述栅导电材料层204上形成第一掩膜图形层302和第二掩膜图形层304，所述第一掩膜层302位于所述栅导电材料层204的表面，所述第二掩膜图形层304位于所述第一掩膜图形层302的表面；其中，掩膜图形结构206包括第一掩膜图形层302和第二掩膜图形层304。
具体的，在栅导电材料层204上依次形成第一掩膜图形材料层和第二掩膜图形材料层，然后对第一掩膜图形材料层和第二掩膜图形材料层进行图形化处理，得到位于栅导电材料层204上包括第一掩膜图形层302和第二掩膜图形层304的掩膜图形结构206，掩膜图形结构206定义出了栅导电层104在基底102上的形状和位置，即定义出了晶体管源极和漏极之间导电通道的位置，掩膜图形结构206作为掩膜形成预设栅导电层208的同时，也可以用来保护预设栅导电层208远离基底102的顶表面，避免后续形成栅介质材料层的过程中预设栅导电层208的顶部被氧化。示例性的，第一掩膜图形层302的材料包括二氧化硅，第二掩膜图形层304的材料包括氮化硅。
在其中一个实施例中，所述第二掩膜图形层304和所述阻挡层的构成材料相同。
S204，以所述掩膜图形结构206为掩膜，对所述栅导电材料层204的上表层进行图形化处理，刻蚀停止在剩余所述栅导电材料层204的表面，得到所述预设栅导电层208。
具体的，以掩膜图形结构206为掩膜，采用刻蚀工艺例如湿法刻蚀工艺、干法刻蚀工艺，对所述栅导电材料层204的上表层进行图形化处理，刻蚀停止在剩余所述栅导电材料层204的表面，即刻蚀停止在栅导电材料层204的上表层靠近基底102的底表面，去除掩膜图形结构206以外的栅导电材料层204的上表层，保留掩膜图形结构206覆盖的栅导电材料层204的上表层，形成所述预设栅导电层208。
图4为一实施例中形成阻挡材料层之后半导体结构的剖面示意图，图5为一实施例中形成阻挡层之后半导体结构的剖面示意图，如图5、图5所示，在其中一个实施例中，所述于所述预设栅导电层的侧壁形成阻挡层的步骤包括：S302-S304。
S302，于所述预设栅导电层208上形成阻挡材料层，所述阻挡材料层沿所述预设栅导电层的侧壁延伸覆盖至剩余所述栅导电材料层的表面；
S304，去除位于剩余所述栅导电材料层和初始栅介质材料层表面上的所述阻挡材料层，以形成所述阻挡层。
S302-S304具体为，采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，在预设栅导电层208上形成阻挡材料层306，阻挡材料层306沿所述预设栅导电层208的侧壁延伸覆盖至剩余所述栅导电材料层204的表面，刻蚀去除位于剩余栅导电材料层208和初始栅介质材料层202表面上的所述阻挡材料层306，以形成与预设栅导电层208邻接的所述阻挡层210。进一步的，刻蚀去除栅导电材料层208表面上的所述阻挡材料层306的步骤包括去除预设栅导电层208上的阻挡材料层306，制程简单，成本低。
可以理解的是，当预设栅导电层208上具有掩膜图形结构206时，阻挡层210延伸覆盖掩膜图形结构206的侧壁，避免出现工艺误差，导致阻挡层210和掩膜图形结构206交界区域的预设栅导电层208被氧化。
在其中一个实施例中，所述阻挡层306的材料包括氮化物，例如氮化硅。
在其中一个实施例中，阻挡层210延伸覆盖至预设栅导电层208的顶部，避免后续对栅导电材料层204进行氧化处理时，氧化剂进入预设栅导电层208的顶部，影响后续形成的栅导电层的性能，增加栅极引出结构与栅导电层之间的接触电阻。
在其中一个实施例中，所述于所述预设栅导电层208的侧壁形成阻挡层210的步骤包括：于所述预设栅导电层208的侧壁形成环绕所述预设栅导电层208的所述阻挡层210，环绕包括全环绕、部分环绕或间隔环绕，通过调整环绕预设栅导电层208的阻挡层210，可以调整凸起部的位置和数量，进而调控半导体结构的阈值电压。
图6为一实施例中形成栅介质材料层之后半导体结构的剖面示意图，如图6所示，在其中一个实施例中，所述初始栅介质材料层202的材料包括二氧化硅，所述栅导电材料层204的材料包括多晶硅，所述对剩余所述栅导电材料层204进行氧化处理，得到栅导电层104和栅介质材料层106的步骤包括：采用热氧化工艺，对所述预设栅导电层208外侧的剩余所述栅导电材料层204和边缘区表面的部分剩余所述栅导电材料层204进行氧化处理，形成预设氧化层212；其中，所述预设氧化层212包括所述凸起部308，所述栅介质材料层106包括所述预设氧化层212。
具体的，通过高温氧化工艺，对在平行于基底102的平面内（行方向X和列方向Z所在平面），位于预设栅导电层208外侧的剩余所述栅导电材料层204、位于边缘区表面的部分剩余所述栅导电材料层204进行氧化处理，得到具有凸起部308的预设氧化层212，其中，凸起部308是对边缘区表面的部分所述栅导电材料层204氧化后形成，预设氧化层212的底表面与初始栅介质材料层202的顶表面接触，栅介质材料层106包括预设氧化层212和初始栅介质材料层202。可以理解的是，凸起部308是由预设栅导电层208下方靠近预设栅导电层208侧壁的栅导电材料层208氧化形成的，栅导电层104包括预设栅导电层208和预设栅导电层208与初始栅介质材料层202之间剩余的栅导电材料层204。
图7为一实施例中去除阻挡层之后半导体结构的剖面示意图，如图7所示，在其中一个实施例中，半导体结构的制备方法还包括：去除所述阻挡层210和所述第二掩膜图形层304的步骤，避免栅导电层104侧壁的阻挡层210后续对栅介质层外形轮廓的影响。
如图7所示，示例性的，半导体结构的制备方法还包括：在栅导电层104相对两侧的基底中分别形成源极区108和漏极区110的步骤。图7以源极区108和漏极区110沿行方向X排布进行示例性的说明，可以理解的是，根据晶体管导通时的电流方向，源极区108和漏极区110的位置可以互换，此时，导通过程中形成的导电通道112位于源极区108和漏极区110之间。示例性的，凸起部308位于靠近源极区108的边缘区和靠近漏极区110的边缘区，此时，凸起部308下方导电通道112中的渐变区域310在纵向Y上的宽度自中心区向边缘区的方向变窄，从而改变单位面积的栅电容，调控半导体结构的阈值电压。
本公开通过对栅导电材料层204的上表层进行图形化处理，形成位于剩余所述栅导电材料层204表面的预设栅导电层208，之后在预设栅导电层208的侧壁形成阻挡层210，对剩余所述栅导电材料层204进行氧化处理，得到栅导电层104和栅介质材料层106，栅导电层104下方作为栅介质层的栅介质材料层106中心区平整，在纵向Y上的厚度不变，位于边缘区包括凸起部的栅介质层在纵向Y上的厚度自中心区向边缘区逐渐变大；栅导电层104相对两侧后续形成源极区108和漏极区110的基底102表面具有包括初始栅介质材料层202和预设氧化层212的栅介质材料层106，在后续进行侧墙刻蚀工艺时，源极区108和漏极区110的基底102表面的栅介质材料层106可充当刻蚀停止层，并且对低压器件的过刻蚀消耗硅衬底（基底的102）的缺陷有改善作用。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本公开还提供一种半导体结构，采用如上半导体结构的制备方法制成。示例性的，半导体结构包括晶体管、存储器件。
本公开实施例还提供了一种电子设备，包括前面任一的半导体结构。该电子设备可以包括智能电话、计算机、平板电脑、人工智能、可穿戴设备或智能移动终端。本申请实施例对上述电子设备的具体形式不做特殊限制。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开实施例构思的前提下，还可以做出若干变形和改进，这些都属于本公开实施例的保护范围。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
于所述基底上形成初始栅介质材料层；
于所述初始栅介质材料层的表面形成栅导电材料层；
对所述栅导电材料层的上表层进行图形化处理，刻蚀形成位于剩余所述栅导电材料层表面的预设栅导电层；
于所述预设栅导电层的侧壁形成阻挡层；
对剩余所述栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层；
其中，所述栅介质材料层包括初始栅介质材料层，位于所述栅导电层和所述基底的之间的所述栅介质材料层作为栅介质层，所述栅介质层包括水平部和凸起部，所述水平部包括中心区和位于所述中心区外侧的边缘区，所述凸起部位于所述边缘区的表面，且向所述水平部远离所述基底的一侧延伸。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述对所述栅导电材料层的上表层进行图形化处理，刻蚀形成位于剩余所述栅导电材料层表面的预设栅导电层的步骤包括：
于所述栅导电材料层上形成掩膜图形结构，所述掩膜图形结构定义出所述栅导电层的形状和位置；
以所述掩膜图形结构为掩膜，对所述栅导电材料层的上表层进行图形化处理，刻蚀停止在剩余所述栅导电材料层的表面，得到所述预设栅导电层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述于所述栅导电材料层上形成掩膜图形结构，包括：
于所述栅导电材料层上形成第一掩膜图形层和第二掩膜图形层，所述第一掩膜层位于所述栅导电材料层的表面，所述第二掩膜图形层位于所述第一掩膜图形层的表面；
其中，所述第二掩膜图形层和所述阻挡层的构成材料相同。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，还包括：
去除所述阻挡层和所述第二掩膜图形层的步骤。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述预设栅导电层的侧壁形成阻挡层的步骤包括：
于所述预设栅导电层的侧壁形成环绕所述预设栅导电层的所述阻挡层。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述预设栅导电层的侧壁形成阻挡层的步骤包括：
于所述预设栅导电层上形成阻挡材料层，所述阻挡材料层沿所述预设栅导电层的侧壁延伸覆盖至剩余所述栅导电材料层的表面；
去除位于剩余所述栅导电材料层和初始栅介质材料层表面上的所述阻挡材料层，以形成所述阻挡层。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述初始栅介质材料层的材料包括二氧化硅，所述栅导电材料层的材料包括多晶硅，所述对剩余所述栅导电材料层进行氧化处理，得到栅导电层和栅介质材料层的步骤包括：
采用热氧化工艺，对所述预设栅导电层外侧的剩余所述栅导电材料层和边缘区表面的部分剩余所述栅导电材料层进行氧化处理，形成预设氧化层；其中，所述预设氧化层包括所述凸起部，所述栅介质材料层包括所述预设氧化层。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述阻挡层的材料包括氮化物。
9.一种半导体结构，其特征在于，采用如权利要求1-8任一项所述的半导体结构的制备方法制成。
10.一种电子设备，其特征在于，包括如权利要求9所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410635943.5A CN118248722B (zh) | 2024-05-22 | 2024-05-22 | 半导体结构及其制备方法和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410635943.5A CN118248722B (zh) | 2024-05-22 | 2024-05-22 | 半导体结构及其制备方法和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118248722A true CN118248722A (zh) | 2024-06-25 |
| CN118248722B CN118248722B (zh) | 2024-08-09 |
Family
ID=91557522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410635943.5A Active CN118248722B (zh) | 2024-05-22 | 2024-05-22 | 半导体结构及其制备方法和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118248722B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5217913A (en) * | 1988-08-31 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers |
| JPH0878684A (ja) * | 1994-06-27 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6455383B1 (en) * | 2001-10-25 | 2002-09-24 | Silicon-Based Technology Corp. | Methods of fabricating scaled MOSFETs |
| CN1503336A (zh) * | 2002-11-20 | 2004-06-09 | 国际商业机器公司 | 金属氧化物半导体场效应晶体管器件的制作方法 |
| CN105990113A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
-
2024
- 2024-05-22 CN CN202410635943.5A patent/CN118248722B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5217913A (en) * | 1988-08-31 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers |
| JPH0878684A (ja) * | 1994-06-27 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6455383B1 (en) * | 2001-10-25 | 2002-09-24 | Silicon-Based Technology Corp. | Methods of fabricating scaled MOSFETs |
| CN1503336A (zh) * | 2002-11-20 | 2004-06-09 | 国际商业机器公司 | 金属氧化物半导体场效应晶体管器件的制作方法 |
| CN105990113A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118248722B (zh) | 2024-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296805B1 (ko) | 반도체소자제조방법 | |
| KR100375235B1 (ko) | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 | |
| JP3854363B2 (ja) | Ｓｏｉトランジスタの製造方法 | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US20090273032A1 (en) | LDMOS Device and Method for Manufacturing the Same | |
| CN111403487A (zh) | 一种集成mosfet及二极管的半导体装置及其制造方法 | |
| US8129758B2 (en) | Semiconductor element and manufacturing method therefor | |
| US5949103A (en) | MOSFET with tunneling insulation and fabrication method thereof | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| CN111710713B (zh) | 一种鳍式场效应晶体管及其制作方法、电子设备 | |
| CN115332309A (zh) | 双绝缘体上硅器件及其制造方法 | |
| CN112928019A (zh) | 用于半导体器件的漂移区的制造方法 | |
| CN118248722B (zh) | 半导体结构及其制备方法和电子设备 | |
| CN114122133A (zh) | 横向扩散金属氧化物半导体器件及其制备方法、电子装置 | |
| US7033896B2 (en) | Field effect transistor with a high breakdown voltage and method of manufacturing the same | |
| US20020089001A1 (en) | Power lateral diffused mos transistor | |
| CN115376925A (zh) | 一种沟槽栅mosfet器件及其制造方法 | |
| KR100485163B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| US20140077302A1 (en) | Power rectifying devices | |
| CN116613107B (zh) | 改善静电防护结构的制备方法及其结构 | |
| KR100192973B1 (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법 | |
| US20240038874A1 (en) | Manufacturing method of semiconductor device | |
| CN117497415A (zh) | 沟槽栅igbt器件及其制造方法 | |
| CN108010968B (zh) | 鳍式场效应晶体管及其制作方法 | |
| KR19990075634A (ko) | 반도체장치의 트렌지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |