CN118198151A - 变容二极管 - Google Patents

变容二极管 Download PDF

Info

Publication number
CN118198151A
CN118198151A CN202311709574.1A CN202311709574A CN118198151A CN 118198151 A CN118198151 A CN 118198151A CN 202311709574 A CN202311709574 A CN 202311709574A CN 118198151 A CN118198151 A CN 118198151A
Authority
CN
China
Prior art keywords
region
doped region
doped
varactor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311709574.1A
Other languages
English (en)
Inventor
F·蒙塞尤尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/537,135 external-priority patent/US20240204114A1/en
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Publication of CN118198151A publication Critical patent/CN118198151A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种变容二极管，在第一导电类型的掺杂半导体衬底上形成。二极管包括在半导体衬底中的第二导电类型的第一掺杂区域。在第一掺杂区域的部分中的第一导电类型的第二掺杂区域、和在第一掺杂区域的另一部分中的第二导电类型的第三掺杂区域形成二极管的PN结。第一绝缘沟槽横向地界定每个PN结。具有比第一掺杂区域更高的掺杂水平的掺杂区域被在第一掺杂区域内提供，在每个第一绝缘沟槽的底部下并且与每个第一沟槽的底部接触。二极管被比第一绝缘沟槽更深的第二绝缘沟槽围绕。

Description

变容二极管
相关申请交叉引用
本申请要求法国专利申请No.2213344的优先权，该专利申请提交于2022年12月14日，其内容在法律允许的最大范围内全文并入本申请。
技术领域
本公开总体涉及半导体电子元件以及，特别是变容二极管领域。
背景技术
一种变容二极管，在本领域中也被称作可变电抗器或可变电容二极管，具有可根据被施加于其上的电压被调节的电容的特性，与电压根据电容的改变通常最小的传统的二极管相反。变容二极管基于具有不同的导电类型并且具有不同的掺杂浓度的两层的反向偏压结。
在变容二极管中，在二极管的阴极与阳极之间被提供的反向偏置电压越高，在二极管的PN结周围形成的耗尽层的厚度越大，电容越低。因此，二极管的电容与被施加于其上的电压成反比变化。
在本领域中有一个对克服已知可变电容二极管和制造其的方法的全部或部分缺点的需求。
发明内容
实施例提供了一种在第一导电类型的掺杂半导体衬底中的变容二极管，包括：与第一导电类型相反的第二导电类型的第一掺杂区域；在第一掺杂区域的部分中的第一导电类型的第二掺杂区域；位于第二掺杂区域的第一区域前的第三掺杂区域，其中第二掺杂区域在第三掺杂区域中被形成，以及第二导电类型掺杂的第三掺杂区域，在第二掺杂区域和第三掺杂区域之间的界面定义二极管的PN结；第一绝缘沟槽横向地界定所述PN结，第一绝缘沟槽具有比第一掺杂区域更小的深度；在第一掺杂区域的另一部分中、在第一绝缘沟槽的任一侧上、在第一掺杂区域上的接触区，其中与第一绝缘沟槽的下表面接触的第一掺杂区域包括具有比第一掺杂区域的掺杂水平更高的区。
根据实施例，第一掺杂区域具有在从1x1017 atoms/cm3到1x1019atoms/cm3范围中的掺杂。
根据实施例，区具有在从1x1017 atoms/cm3到1x1020 atoms/cm3范围中的掺杂。
根据实施例，第一掺杂区域被第二环形绝缘沟槽界定。
根据实施例，第二绝缘沟槽具有比第一掺杂区域更深的深度。
根据实施例，接触区域的比第一掺杂区域更重地掺杂。
另一个实施例提供了制造变容二极管的方法，包括如下步骤：a)在第一导电类型的掺杂半导体衬底中形成第一掺杂区域，第一掺杂区域被掺杂有与第一导电类型相反的第二导电类型；b)形成第一绝缘沟槽，第一绝缘沟槽具有比第一掺杂区域更小的深度；c)形成具有比第一掺杂区域的掺杂水平更高的掺杂水平的区，该区在第一掺杂区域中并且与第一绝缘沟槽的下表面接触；d)在第一掺杂区域的部分中形成第一导电类型的第二掺杂区域；e)在第二掺杂区域前的第一掺杂区域的部分中形成第二导电类型的第三掺杂区域，在第二掺杂区域与第三掺杂区域之间的界面定义二极管的PN结，在第一掺杂区域与第二掺杂区域中间的每个界面定义二极管的PN结和横向地界定所述PN结的第一绝缘沟槽；以及f)在第一绝缘沟槽的每一侧上、在第一掺杂区域上、在第一掺杂区域的另一部分中形成接触区。
根据实施例，步骤c)被在步骤b)后实施。
根据实施例，第一绝缘沟槽和区通过相同的掩模层被形成。
附图说明
前述特征以及优点，以及其他的特征和优点，将在具体实施例的其余公开中被以参考附图图示的方式详细描述，并且不受附图的限制，其中：
图1A和图1B是包括变容二极管的电子器件的相应的局部和简化截面图和俯视图；
图2是包括变容二极管的电子器件的局部和简化截面图；以及
图3A至图3J图示了制造根据图2所描述的类型的电子器件的方法的连续步骤。
具体实施方式
相似的特征被在各种图像中的相似的参考指定。特别地，在各种实施例之中共有的结构和/功能性的特性可以具有相同的参考，并且可以处理同样的结构、尺寸和材料属性。
为清楚起见，只有有利于被描述的实施例的理解的步骤和元件被图示并且详细地描述。特别地，只有电子器件的变容二极管的形成是详细的。可能的器件的其他元件、以及特别是集成电路和存在于器件中的电子元件的形成不是详细的。
除非另外说明，当提到在两个接触在一起的元件时，这代表没有任何除导线以外的中间元件的直接接触，以及当提到两个被耦合在一起的元件时，这代表两个元件可以被接触或它们可以通过一个或多个其他元件耦合。
在以下描述中，当提到限定绝对位置的术语，例如术语“前”“后”“顶”“底”“左”“右”等，或相对位置，例如术语“之上”“之下”“上”“下”等，或限定方向的术语，例如术语“水平的”“纵向的”等，除非另有说明，这代表图像的取向。
除非另有说明，表达“大致”“大约地”“近似地”以及“相当于”表示加减10％，最好加减5％。
图1A和图1B是局部和简化的包括变容二极管11的电子器件的示例的相应的截面图和俯视图。更特别地，图1A是图1B沿着截面AA的截面图。
在图1A和图1B中所示的结构包括两个变容二极管11。在实践中，相同的结构可以包括单一的变容二极管11。作为变体，相同的结构可以包括两个以上的变容二极管11。
变容二极管11被形成在第一导电类型的掺杂半导体衬底13中，例如，P型，例如使用硼原子掺杂。衬底13被，例如，非常轻微地掺杂，例如以从1x1014 atoms/cm3到2x1015atoms/cm3的范围中的掺杂水平，例如在1x1015 atoms/cm3数量级。例如，半导体衬底13由硅例如单晶硅制成。
掺杂区域15在衬底13中延伸，例如从衬底13的上表面。区域15使用与第一导电类型相反的第二导电类型掺杂，例如，N型，诸如使用磷原子掺杂。例如，区域15具有在从1x1016atoms/cm3到7x1019atoms/cm3范围中的掺杂水平。区域15在半导体衬底13中延伸，例如，下降至从600μm到2μm的范围中的深度，例如1.3μm在数量级。
例如，衬底13和区域15通过外延形成。例如，为了形成半导体衬底13和区域15，第二导电类型的局部注入，例如N型，被在第一导电类型例如P型的初始半导体衬底的上表面的水平处执行。注入位于衬底的区前，在衬底的区的位置处期望生成区域15。外延随后被从衬底的上表面实施。P型衬底13包括在衬底中从它的上表面延伸的局部N型区域15。例如，半导体衬底13的上部分131对应于衬底13的外延生长部分，以及半导体衬底13的下部分133对应于，例如，初始半导体衬底。例如，半导体衬底13的上部分131具有在从250nm到500nm的范围中的厚度，例如，在400nm的量级。
每个变容半导体11包括，在区域15中的第一导电类型(例如P型)的掺杂区域17。在图1A和图1B中，两个区域17被示出。例如，区域17在与图1A平面正交的平面中水平地延伸。在图1A和图1B中，二极管11被认为是对准的，即，它们的区域17与彼此相互对准并且平行。
例如，区域17的比其区域15更重地掺杂。区域17是，例如，非常重的掺杂，例如其掺杂水平大于3x1019 atoms/cm3，例如大于5x1019 atoms/cm3。例如，区域17的上表面与半导体衬底13的上表面齐平。例如，在俯视图中，区域17具有矩形形状，例如具有圆角的矩形形状。然而被描述的实施例并不受该具体情况的限制，例如，区域17纵向地向下延伸至比区域15的深度更小的深度。
例如，区域15还包括在每个区域17下并且与每个区域17相接触的区域27，也被在本文中称作阱，使用第二导电类型例如N型所掺杂。每个区域27例如通过它的上表面与相关联的区域17的下表面接触。
在示例中，每个区域17与对应的区域27之间的界面定义变容二极管11的PN结。PN结，例如，位于衬底13的外延部分中，即在衬底13的上部分131中。区域27，例如，比区域15更重地掺杂。作为一个例子，区域27比区域17的掺杂程度低。区域27，例如，具有从1x1016atoms/cm3到1x1019 atoms/cm3的范围中的掺杂水平，比如1x1018atoms/cm3量级。作为一个例子，区域27延伸得比区域17更深。
每个二极管11的区域17和区域27被绝缘沟槽19横向地界定，例如，绝缘沟槽在本文中代指浅沟隔离区。例如，沟槽19水平地平行于区域17延伸。绝缘沟槽19还在区域17和区域27的每一侧，例如，从区域15的上表面纵向地在区域15中延伸。例如，沟槽19向下延伸至比区域15的深度更小的深度，并且，例如，大于区域17的深度以及区域27的深度。绝缘沟槽19具有，例如，在从0.05μm到1.5μm的范围中的深度，例如0.3μm量级。例如，区域17的宽度在从0.1μm到20μm的范围中，例如在从0.3μm到11μm的范围中。绝缘沟槽19，例如，被填充有电绝缘材料，例如氧化物，比如氧化硅。
每个变容二极管11包括，在区域17的每一侧的电接触区21。更确切地，在这个示例中，针对每个二极管11，两个接触区21延伸接触由区域17和沟槽19形成的组件的每一侧上的沟槽19。例如，接触区21水平地平行于沟槽19和区域17延伸。在图1A和图1B的示例中，结构则包括与沟槽19接触的接触区21，接触区21被称作两个变容二极管11的沟槽19之间的内部，并且两个接触区21称为由两个二极管11形成的组件的每一侧上的外部。
例如，结构在它的上表面的水平处按顺序包括在接触区21和区域17之间的交替，区域17和接触区21被沟槽19分离。接触区21被使用第二导电类型掺杂，例如N型。例如，接触区21比区域15更重地掺杂。例如，区域17和接触区21具有相似的掺杂水平。例如，接触区21被非常重地掺杂，例如具有高于8x1019 atoms/cm3的掺杂水平，例如，高于1x1020 atoms/cm3。
每个二极管的接触区21和区域17，例如，相应地定义变容二极管11的阳极接触区和阴极接触区。
变容二极管11被，例如，被绝缘沟槽23横向地围绕。更具体地，在这个示例中，外部的接触区21被沟槽23界定，并且与沟槽23接触。例如，绝缘沟槽23在衬底15中延伸，例如，从衬底15的上表面延伸，并且横向地界定区域15。绝缘沟槽23是，例如，称为深沟槽隔离区域，例如延伸得比绝缘沟槽19更深。绝缘沟槽23具有，例如，比区域15的深度更大的深度。绝缘沟槽23具有，例如，在从3μm到4.5μm的范围中的深度，例如3.9μm量级。例如，在俯视图中，沟槽23具有环形形状。绝缘沟槽23具有，例如，小于20μm的宽度，例如小于10μm。绝缘沟槽23被例如填充有电绝缘材料，比如氧化物，诸如氧化硅。例如，绝缘沟槽23和绝缘沟槽19被用相同的材料制成。
作为一个示例，区域15包括在每个接触区21下并且与每个接触区21接触的第二导电类型的诸如N型的掺杂区域25。例如，区域25比区域15更重地掺杂。例如，区域25的掺杂程度比接触区域21更低。例如，区域25具有在从1x1017 atoms/cm3到1x1019 atoms/cm3的范围中的掺杂水平。例如，区域25被在两侧上界定，被沟槽19在一侧上界定，并且被沟槽23在另一侧上界定。作为示例，区域25比沟槽19延伸得浅。例如，区域25的深度和掺杂水平与区域27相似。
例如，沟槽23被位于衬底13表面处的区域29围绕。例如，区域29被掺杂有诸如P型的第一导电类型。例如，区域29比衬底13更重地掺杂。例如，区域29具有高于3x1019 atoms/cm3的掺杂程度。例如大于5x1019 atoms/cm3。区域29和区域17具有，例如，相同的掺杂水平。例如，区域29从沟槽23的外壁横向地延伸。
例如，区域29位于衬底13的区域31的顶上，并且与衬底13的区域31相接触，区域3在本文中也被称作阱。例如，区域31从沟槽23的外壁横向地延伸。例如，区域31延伸得比沟槽23浅。例如，区域31向下延伸至与区域25的深度类似的深度。作为示例，区域31的掺杂程度比区域29更低。作为示例，区域31的掺杂程度比衬底13更高。区域31具有，例如，在从1x1017 atoms/cm3到1x1018 atoms/cm3的范围中的掺杂水平。
如上文所述的变容二极管11的操作主要依赖于建立在区域17和区域27之间的PN结，并且更确切的，依赖于结的两个区域之间的掺杂差异。在这样的二极管中，折衷被在区域17、区域27和区域15的掺杂水平中找到，因此在结的N区和P区之间的掺杂差异是显著的，区域27未过重地掺杂以限制漏电流，并且区域27、区域15、区域25和区域21被足够重地掺杂，从而避免增加存在于二极管的阴极和阳极之间的寄生电阻。
图2是包括根据实施例的变容二极管51的电子器件的局部简化截面图。
在图2中图示的包括变容二极管51的结构与在图1A和图1B中所示的包括变容二极管11的结构不同之处在于，在图2中，结构包括在每个绝缘沟槽19下的诸如N型的第二导电类型的区33。区33的掺杂水平比区域25和区域27的掺杂水平更高。例如，区33具有相对高的掺杂水平，例如在从1x1017 atoms/cm3到1x1020 atoms/cm3的范围中，诸如1x1019 atoms/cm3量级。
与在图1A和图1B中所图示的结构相反，在图2中图示的结构不包括区域15。在图2中，例如，区域25更深并且向下延伸至比沟槽19的深度更大的深度。在这个示例中，区域25具有比沟槽23的深度更小的深度。区域25因此重合并且形成单一的区域25。
区33在区域25中被形成，使得每个区33与绝缘沟槽19的下表面接触。作为示例，每个沟槽19通过其下表面进入与它相关的区域33中。作为一个例子，在俯视图中，每个区域33在与其相关联的绝缘沟槽19的整个下表面之下并与之接触地延伸。区33的作用是在不增加二极管的漏电流的情况下降低在沟槽19下形成的寄生电阻。
作为示例，衬底13不通过从初始衬底外延形成。
图3A至3J在局部和简化的截面图中图示了，如在图2中图示的制造包括变容二极管51的结构的方法的示例的连续步骤。
图3A图示了包括衬底13的最初结构。
图3B图示了在开口23’的形成步骤结束时获得的结构，该开口23’旨在在后续的填满步骤之后形成沟槽23。例如，开口23’通过掩模层27被光刻和刻蚀形成。
例如，开口23’由等离子刻蚀形成。例如，掩模层37由材料电阻制成以刻蚀。例如掩模层37由基于氮化物的材料制成。
在形成开口23’的步骤期间或在此步骤结束时，例如，掩模层37被移除。
图3C图示了在形成开口19’的步骤结束时获得的结构，开口19’旨在在随后的填满步骤之后形成绝缘沟槽19。开口19’，例如，通过另一掩模层35被光刻和刻蚀形成。
作为示例，开口19’在衬底13中向下延伸至比开口23’的深度更小的深度。
开口19’被，例如，等离子刻蚀所形成。作为示例，掩模层35由与掩模层37相同的材料制成，例如基于氮化物的材料。
图3D图示了通过在每个开口19’底部处注入掺杂剂来形成区33的步骤结束时获得的结构。
该注入是，例如，通过掩模层35执行的，使得该注入仅位于每个开口19’的底部处。
作为示例，允许形成区33的掺杂剂是砷原子。作为变型，允许形成层33的掺杂剂是磷原子。注入剂量是，例如，在从1x1013atoms/cm3到1x1016 atoms/cm3的范围中，例如在3x1014 atoms/cm3量级。注入剂量，例如，在从1KeV到20KeV的范围中，例如，4KeV量级。
例如，在俯视图中，区33具有与开口19’基本相同的形状。注入例如在相对于衬底的法线为0°的角的情况下执行。
在形成区33的步骤结束时，例如，掩模层35被移除。
图3E图示了在填充开口19’和开口23’的步骤结束时获得的结构。
在这一步骤期间，例如，开口19’和开口23’被填充材料以相应地形成沟槽19和沟槽23。例如，开口19’和开口23’被，例如，完全填充介电材料，例如氧化物，比如二氧化硅。
该填充步骤，例如，随后是平面化或抛光的步骤，使得在该步骤结束时，沟槽19和沟槽23与衬底13的上表面齐平。例如，平面化是化学机械平面化(CMP)。
图3F图示了在由离子注入形成区域25的步骤结束时获得的结构。
在这一步骤期间，区域25在图3E中图示的结构中形成，区域25由掺杂第二导电类型所形成。
例如，区域25在被沟槽23围绕的衬底13的部分中形成。例如，区域25在衬底13中向下延伸至比沟槽19的深度更大的深度。
例如，区域25被通过掩模(没有明确地示出)形成，暴露出区域25的上表面以被注入。
图3G图示了在由离子注入形成区域31的步骤结束时获得的结构。
例如，区域31在衬底13中形成，使得它围绕沟槽23。
例如，区域31是通过暴露待注入的区域31的上表面的掩模(没有明确示出)而形成的。允许区域25的注入的掩模是，比如，不同于那些与图3F所提到的相关的掩模。
在这一步骤结束时，区域31从衬底13的上表面围绕沟槽23延伸。
图3H图示了由通过掩模M1的离子注入形成接触区21的步骤结束时所获得的结构。
在这一步骤期间，接触区21在如图3G中所示的结构中形成，区域21通过第二导电类型的掺杂形成。
图3I图示了由通过掩模M2的离子注入形成区域29的步骤结束时所获得的结构，例如，其中掩模M2不同于相关于图3H所描述的掩模M1。
在这一步骤期间，区域29通过第一导电类型的掺杂形成。
例如，区域29在衬底13中形成，使得区域29位于区域3I前。例如，区域29向下延伸至比区域31的深度更小的深度。
图3J图示了由通过掩模M3的离子注入形成区域17和区域27的步骤结束时所获得的结构，其中掩模M3例如不同于相关于图3H和图3I所描述的相应的掩模M1和M2。
例如，区域17和区域27被在衬底13和区域25中形成，在某些沟槽19之间。
在这一步骤期间，一方面形成区域17，另一方面形成区域27，例如连续地，区域17被通过第一导电类型的掺杂形成，并且区域27被通过第二导电类型的掺杂形成。
例如，区域27在衬底13中向下延伸至比沟槽19的深度更小的深度。例如，区域17向下延伸至比区域27的深度更小的深度。
作为示例，区域17和区域29和接触区21在衬底13中向下延伸至与示例相似的深度。
作为变型，形成二极管的不同的注入区域的步骤排序可以与在上文所描述的不同。
本公开实施例的优点是其能够在不增加二极管的泄漏电流的情况下减小在绝缘沟槽19下形成的寄生电阻。
本公开实施例的另一优点是能够省去衬底13的外延。
各种实施例和变型已经被描述。在本领域中的技术人员将理解这些各种实施例和变型的确定特征可以被组合，以及其他变型将被本领域中的技术人员做出。特别地，这应当注意，图1A和图1B的结构的所有导电类型可以被颠倒。在这种情况下，区域17和区域21相应地定义二极管的阳极接触区域和阴极接触区域。
尽管被描述的结构包括沟槽23，后者可以被省略。
在实施例中，区域17和接触区21在结构中是交替的。然而，包括由沟槽19间隔开的多个相邻区域17的结构可以提供在两侧上被接触区21围绕的组件。
最后，基于上述功能说明，被描述的实施例和变型的实际实现方法在本领域的技术人员的能力内。

Claims (13)

1.一种变容二极管，包括：
第一导电类型的掺杂半导体衬底；
第二导电类型的第一掺杂区域，所述第二导电类型与在所述掺杂半导体衬底中的所述第一导电类型相反；
所述第一导电类型的第二掺杂区域，在所述第一掺杂区域的第一部分中；
所述第二导电类型的第三掺杂区域，位于在所述第二掺杂区域之下并且与所述第二掺杂区域接触的所述第一掺杂区域的第二部分中，其中所述第二掺杂区域与所述第三掺杂区域之间的界面限定所述变容二极管的PN结；
第一绝缘沟槽，横向地界定所述PN结，所述第一绝缘沟槽具有比所述第一掺杂区域的深度小的深度；
所述第一掺杂区域的接触区，位于所述第一掺杂区域的第三部分中，所述第三部分位于所述第一绝缘沟槽与所述PN结相对的一侧处；以及
在所述第一掺杂区域中的掺杂区，所述掺杂区在每个第一绝缘沟槽的下表面下方，并且与每个第一绝缘沟槽的下表面接触，其中每个掺杂区具有高于所述第一掺杂区域的掺杂水平的掺杂水平。
2.根据权利要求1所述的变容二极管，其中所述第一掺杂区域具有在从1x1017 atoms/cm3到1x1019 atoms/cm3的范围中的掺杂。
3.根据权利要求1所述的变容二极管，其中所述掺杂区具有在从1x1017 atoms/cm3到1x1020 atoms/cm3的范围中的掺杂。
4.根据权利要求1所述的变容二极管，其中所述第一掺杂区域由第二绝缘沟槽界定为环形形状。
5.根据权利要求4所述的变容二极管，其中所述第二绝缘沟槽具有比所述第一掺杂区域的深度大的深度。
6.根据权利要求1所述的变容二极管，其中所述接触区比所述第一掺杂区域更重地掺杂。
7.根据权利要求1所述的变容二极管，其中所述接触区为所述变容二极管提供阴极接触。
8.根据权利要求7所述的变容二极管，其中所述第二掺杂区域为所述变容二极管提供阳极接触。
9.根据权利要求8所述的变容二极管，其中所述掺杂区在所述第一绝缘沟槽下方提供减少的寄生电阻。
10.根据权利要求1所述的变容二极管，其中在所述第一掺杂区域中的位于每个第一绝缘沟槽的下表面下方的所述掺杂区与每个第一绝缘沟槽的所述下表面的整体接触。
11.一种制造变容二极管的方法，包括：
a)在第一导电类型的掺杂半导体衬底中形成第一掺杂区域，所述第一掺杂区域被掺杂有第二导电类型，所述第二导电类型与所述第一导电类型相反；
b)形成具有比所述第一掺杂区域的深度小的深度的第一绝缘沟槽；
c)在所述第一掺杂区域中形成掺杂区，所述掺杂区在所述第一绝缘沟槽下方并且与所述第一绝缘沟槽接触，所述掺杂区具有大于所述第一掺杂区域的掺杂水平的掺杂水平；
d)在所述第一区域的第一部分中形成所述第一导电类型的第二掺杂区域；
e)在所述第一区域的第二部分中形成所述第二导电类型的第三掺杂区域，所述第三掺杂区域在所述第二掺杂区域下方并且与所述第二掺杂区域接触，其中在所述第二掺杂区域与所述第三掺杂区域之间的界面限定所述变容二极管的PN结，并且其中每个PN结由所述第一绝缘沟槽横向地界定；以及
f)在所述第一掺杂区域的位于所述第一绝缘沟槽的任一侧的另一部分中形成接触区。
12.根据权利要求11所述的方法，其中步骤c)在步骤b)之后被执行。
13.根据权利要求11所述的方法，其中所述第一绝缘沟槽和所述掺杂区通过相同的掩模层被形成。
CN202311709574.1A 2022-12-14 2023-12-13 变容二极管 Pending CN118198151A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2213344 2022-12-14
US18/537,135 2023-12-12
US18/537,135 US20240204114A1 (en) 2022-12-14 2023-12-12 Variable-capacitance diode

Publications (1)

Publication Number Publication Date
CN118198151A true CN118198151A (zh) 2024-06-14

Family

ID=91393671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311709574.1A Pending CN118198151A (zh) 2022-12-14 2023-12-13 变容二极管

Country Status (1)

Country Link
CN (1) CN118198151A (zh)

Similar Documents

Publication Publication Date Title
US9722070B2 (en) Methods of manufacturing trench semiconductor devices with edge termination structures
US20060261444A1 (en) Semiconductor device having trench structures and method
US7253073B2 (en) Structure and method for hyper-abrupt junction varactors
US20180358433A1 (en) Method of manufacturing lv/mv super junction trench power mosfets
JP2002540603A (ja) トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法
JP2010040975A (ja) 半導体装置およびその製造方法
CN210723039U (zh) 双极晶体管
JP2009200300A (ja) 半導体装置およびその製造方法
WO2006100640A1 (en) Method of manufacturing a semiconductor device having a buried doped region
US11996465B2 (en) Bipolar transistor
US9466665B2 (en) High voltage diode
CN112970111B (zh) 包含在分接头的有源区域下方的阱边界的方法及设备
CN111370305A (zh) 深沟槽型超级结器件及其制作方法
CN116798940A (zh) 一种深沟槽器件及其制作方法
CN110875378A (zh) 具有埋入式掺杂的隔离区域的裸片
JP4559691B2 (ja) 半導体装置の製造方法
CN118198151A (zh) 变容二极管
CN114823532A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
US20240204114A1 (en) Variable-capacitance diode
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
US12125894B2 (en) Bipolar transistor
CN113629152B (zh) Jfet器件及其制作方法
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN113345805B (zh) 半导体器件的制作方法及半导体器件
CN112151373B (zh) 用于产生二极管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination