CN118194813A - 一种芯片设计阶段的仿真验证方法和装置 - Google Patents
一种芯片设计阶段的仿真验证方法和装置 Download PDFInfo
- Publication number
- CN118194813A CN118194813A CN202410215033.1A CN202410215033A CN118194813A CN 118194813 A CN118194813 A CN 118194813A CN 202410215033 A CN202410215033 A CN 202410215033A CN 118194813 A CN118194813 A CN 118194813A
- Authority
- CN
- China
- Prior art keywords
- model
- data
- behavior level
- output
- level model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 122
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000004088 simulation Methods 0.000 title claims abstract description 58
- 238000013461 design Methods 0.000 title claims abstract description 43
- 230000006399 behavior Effects 0.000 claims abstract description 138
- 238000012360 testing method Methods 0.000 claims abstract description 109
- 238000004806 packaging method and process Methods 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 230000003542 behavioural effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 60
- 230000000875 corresponding effect Effects 0.000 description 40
- 230000008569 process Effects 0.000 description 17
- 238000012544 monitoring process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000012827 research and development Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明涉及芯片仿真验证领域，特别是涉及一种芯片设计阶段的仿真验证方法和装置。包括：对参考模型中行为级模型的输入接口和输出接口进行封装，将封装后的参考模型作为测试模型，并定义测试模型的控制接口；验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型，并将行为级模型需使用的数据写入共享内存中，测试模型通过封装后的输入接口从共享内存中获取需使用的数据；测试模型通过封装后的输出接口将行为级模型处理后的数据输出至共享内存中，验证平台从共享内存中获取测试模型输出的数据，通过测试模型的输出数据对相应的待验证模块进行验证结果分析。本发明避免了功能函数的重构，并提高了仿真验证的效率。
Description
技术领域
本发明涉及芯片仿真验证领域，特别是涉及一种芯片设计阶段的仿真验证方法和装置。
背景技术
随着技术的发展，当前芯片验证技术逐渐跟不上芯片设计的发展速度，在完整的芯片研发中，验证环节往往要占据整个研发周期的三分之二以上。由此可见，在保证验证质量的情况下，减少验证时间可以有效地缩短芯片研发周期。
统一验证方法学(University Verification Methodology，简写为：UVM)提供了标准化的验证平台开发框架，是目前主流的芯片验证方法。UVM的架构中包含：待验证模块(design under test，简写为：DUT)、激励模块(sequencer)、驱动模块(driver)、监测模块(monitor)和参考模型(reference model)等组件。其中，DUT是用硬件编程语言设计的寄存器传输级(Register Transformation Level，简写为：RTL)模型，参考模型是由SystemC语言等高级语言设计的行为级模型。由于SystemC语言可以用来搭建事务级、高抽象级的虚拟原型，因此通常使用该语言来构建行为级模型。因此，在对图形处理器(GraphicsProcessing Unit，简写为：GPU)芯片的RTL模型进行验证时，需将SystemC语言搭建的行为级模型转为参考模型。转换方法通常是将的各项功能重构成为相应功能的函数，通过直接编程接口(Direct Programming Interface，简写为：DPI)在system verilog语言构建的UVM平台中调用。
然而，GPU芯片的仿真模型十分复杂，包含众多子模块，通常将子模块单独取出进行验证。每验证一个子模块时，都需要将其行为级模型重构为参考模型，过程繁琐，另外，传统转换方法将子模块各个功能转为一个功能函数，在UVM平台中调用时是同步进行的，仿真效率低。
鉴于此，如何克服现有技术所存在的缺陷，解决现有的仿真验证方法效率较低的现象，是本技术领域待解决的问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明解决了现有的仿真验证方法效率较低的问题。
本发明实施例采用如下技术方案：
第一方面，本发明提供了一种芯片设计阶段的仿真验证方法，具体为：对参考模型中行为级模型的输入接口和输出接口进行封装，将封装后的参考模型作为测试模型，并定义测试模型的控制接口；验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型，并将行为级模型需使用的数据写入共享内存中，测试模型通过封装后的输入接口从共享内存中获取需使用的数据；测试模型通过封装后的输出接口将行为级模型处理后的数据输出至共享内存中，验证平台从共享内存中获取测试模型输出的数据，通过测试模型的输出数据对相应的待验证模块进行验证结果分析。
优选的，所述对参考模型中行为级模型的输入接口和输出接口进行封装，具体包括：获取和待验证模块相应的行为级模型，在参考模型中例化相应的行为级模型；将行为级模型的输入接口与参考模型相应的输入接口绑定，将行为级模型的输出接口与参考模型相应的输出接口绑定。
优选的，所述将行为级模型的输入接口与参考模型相应的输入接口绑定，将行为级模型的输出接口与参考模型相应的输出接口绑定，具体包括：参考模型的输入接口将形参输入的数据存入指定的共享内存地址，并将输入数据由验证平台的数据格式转换为行为级模型的数据格式，行为级模型的输入接口将转换后的输入数据输入行为级模型中；行为级模型的输出接口将输出数据的形参指针指向存放输出数据的共享内存地址，参考模块的输出接口将输出数据由行为级模型的数据格式转换为验证平台的数据格式，并将转换后的输出数据进行输出。
优选的，所述验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型，具体包括：通过控制接口创建独立线程，在线程中例化所有需验证的行为级模型；启动行为级模型的内核，通过行为级模型的内核启动测试模型。
优选的，所述验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型，还包括：将行为级模型的停止命令存入共享内存中，当测试模型轮询到停止命令后，停止行为级模型的内核，并结束线程；等待线程结束后，返回线程的停止信号。
优选的，所述测试模型通过封装后的输入接口从共享内存中获取需使用的数据，具体包括：在测试模型的线程中，创建用于轮询共享内存中输入数据的第一协程，使用第一协程轮询共享内存中用于存放输入数据的每个地址，轮询时间间隔为行为级模型的单位时间粒度；判断地址中是否存在输入数据，当地址中存在输入数据时，通过相应行为级模型的输入接口获取该地址中的输入数据。
优选的，所述验证平台从共享内存中获取测试模型输出的数据，具体包括：在测试模型的线程中，创建用于轮询共享内存中输出数据的第二协程，使用第二协程轮询共享内存中用于存放输出数据的每个地址，轮询时间间隔为行为级模型的单位时间粒度；判断地址中是否存在输出数据，当地址中存在输出数据时，通过测试模型的相应输出接口将输出数据输出至验证平台。
优选的，所述对参考模型中行为级模型的输入接口和输出接口进行封装，还包括：当待验证模块变化时，获取与待验证模块相应的行为级模型，将参考模型的行为级模型更换为获取的行为级模型，并对更换后的行为级模型的输入接口和输出接口进行封装。
优选的，所述通过测试模型的输出数据对相应的待验证模块进行验证结果分析，具体包括：在验证平台中定义待验证模块的数据接口，以建立验证平台和待验证模块之间的同步通信连接；验证平台在独立的线程中启动待验证模块，获取待验证模块的输出数据；将待验证模块的输出数据与相应行为级模型处理后的输出数据进行比对，根据比对结果确定待验证模块的正确性。
另一方面，本发明提供了一种芯片设计阶段的仿真验证装置，具体为：包括至少一个处理器和存储器，至少一个处理器和存储器之间通过数据总线连接，存储器存储能被至少一个处理器执行的指令，指令在被处理器执行后，用于完成第一方面中的芯片设计阶段的仿真验证方法。
与现有技术相比，本发明的有益效果在于：提供了一种芯片设计阶段的仿真验证方法和装置，构建参考模型时，不直接将芯片中的GPU单模块等行为级模型重构为功能函数，而是直接将使用SystemC语言编写的行为级模型进行复用，仅将每个行为级模型的输入接口和输出接口进行封装，将封装后的行为级模型加入参考模型中，将加入了行为级模型并完成输入输出接口封装后的参考模型作为验证时的测试模型(Test Model)使用，使用行为级模型原有的逻辑进行数据处理，避免了功能函数的重构。并且，使用独立的线程执行封装后的测试模型，使参考模型和待验证模块能够并行执行仿真和验证过程，并使用共享内存实现不同线程间数据的并行存取，达到加速验证的效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中仿真验证平台的架构示意图；
图2为传统技术中参考模型的构建过程示意图；
图3为本发明实施例提供的一种芯片设计阶段的仿真验证方法流程图；
图4为本发明实施例提供的方法中测试模型的架构示意图；
图5为本发明实施例提供的另一种芯片设计阶段的仿真验证方法流程图；
图6为本发明实施例提供的另一种芯片设计阶段的仿真验证方法流程图；
图7为本发明实施例提供的另一种芯片设计阶段的仿真验证方法流程图；
图8为本发明实施例提供的方法中仿真验证平台的架构示意图；
图9为本发明实施例提供的一种芯片设计阶段的仿真验证装置结构示意图；
其中，附图标记如下：
11：处理器；12：存储器。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明是一种特定功能系统的体系结构，因此在具体实施例中主要说明各结构模组的功能逻辑关系，并不对具体软件和硬件实施方式做限定。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面就参考附图和实施例结合来详细说明本发明。
在现有技术中，UVM验证平台主要包括待验证模块DUT、激励模块sequencer、驱动模块driver、监测模块monitor和参考模型等组件，各组件之间使用代理(agent)模式进行组织，层次结构如图1所示。
(1)待验证模块(DUT)是使用硬件编程语言构建的硬件设计模型，在芯片设计阶段进行仿真验证的目的是确认DUT的代码设计是否正确，验证工程师知晓DUT应该具备的功能，通过给DUT指定的数据触发相应的功能，然后DUT会得到相应的输出。同样地，给DUT输入的数据同时也会输入给参考模型，也会触发参考模型相应的功能，并得到参考模型相应的输出。在实际的芯片设计过程中，通常先用高级语言设计参考模型，再用RTL设计DUT。
(2)输入代理(monitor)是验证平台的输入监测模块，负责监控采集DUT的输入数据，并将该数据输入给参考模型；输出代理(monitor out)是验证平台的输出监测模块，负责监控采集DUT的输出数据，并将该数据输入给计分板(scoreboard)。
(3)计分板(scoreboard)中的数据来自参考模型和待验证模块的输出，将两者的输出进行对比。
进行验证时，输入代理中的驱动模块，将需要DUT处理的数据通过输入接口(inputinterface，简写为：input if)发送给DUT，同时，输入代理中的监测模块监控输入接口所接收到的数据，并将与DUT处理的数据相同的数据发送给参考模型，以便DUT和参考模型分别对同样的数据进行处理。DUT和参考模型分别完成数据处理后，输出代理中的输出监测组件通过输出接口(output interface，简写为：output if)监控待验证模块的输出数据，并将输出数据转发给计分板组件。
理论上，参考模型的代码设计仅需能够体现设计意图即可，并且会经过软件层面的测试验证，因此可以被视为一定正确。但是，DUT的代码为未验证过的硬件模型，因此不一定正确。在DUT设计正确的情况下，对同样的输入数据进行处理后，DUT和参考模型应该会得到相应的输出。
因此，可以通过计分板组件接收到的参考模型的返回数据和待验证模块的输出数据进行对比，根据对比结果判断待验证模块设计是否正确。如果DUT的输出和参考模型一致，说明DUT的设计是正确的，反之，DUT的设计就不正确。
在上述过程中，输入代理中的监测模块给参考模型传入数据，输出代码中的输出监测组件接收返回数据，原理是调用参考模型不同的功能函数，传入函数参数，再接收返回值。这种方式主要存在两点不足：
(1)参考模型的不同功能函数由GPU单模块的行为级模型转换而来，GPU单模块的行为级模型基于SystemC语言编写，是一种模块化设计，模块输入输出通过SystemC内置的接口实现。所以，要将SystemC模型转换成不同的功能函数(Function)，需要梳理GPU单模块的各项功能，对原有的GPU单模块原理有较为深刻的理解，再重构(Refactor)代码，将这些功能逐个编写成函数形式，过程如图2所示。由SystemC语言的GPU单模块转换为参考模型的工作较为繁琐，尤其是面向GPU这种复杂模型，而且，不同的GPU单模块功能都不一样，每次切换一个GPU单模块进行单模块验证时，都需要在参考模型中重构相应单模块的SystemC模型，人工成本较高。
(2)UVM平台各个组件的运行是同步的，所以，当输入代理中的监测模块通过相应的函数传入参数，各函数串行执行。因此，当调用参考模型的功能函数时，待验证模块的仿真过程和UVM其它组件的任务(Task)处于暂停状态，只有当参考模型的功能函数执行完，UVM获取到返回值后，才会轮到待验证模块的仿真过程继续执行。这时，对于输入代理中的驱动模块下发一笔交易(transaction)数据，到计分板组件获得待验证模块和参考模型的输出数据，总耗时Tt为：
Tt＝TDUT+Tref
由于待验证模块和参考模型在执行过程中需要互相等待，因此这种方式仿真效率较低。
本实施例提供了一种芯片设计阶段的仿真验证方法，旨在简化GPU单模块验证时参考模型搭建过程，加快仿真速度，提升验证环境效率。
如图3所示，本发明实施例提供的芯片设计阶段的仿真验证方法具体步骤如下。
步骤101：对参考模型中行为级模型的输入接口和输出接口进行封装，将封装后的参考模型作为测试模型，并定义测试模型的控制接口。
本实施例提供的方法中，构建参考模型时，不直接将芯片中的GPU单模块等行为级模型重构为功能函数，而是直接将使用SystemC语言编写的行为级模型进行复用，仅将每个行为级模型的输入接口和输出接口进行封装，将封装后的行为级模型加入参考模型中，将加入了行为级模型并完成输入输出接口封装后的参考模型作为验证时的测试模型(TestModel)使用，使用行为级模型原有的逻辑进行数据处理，避免了功能函数的重构。
步骤102：验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型，并将行为级模型需使用的数据写入共享内存中，测试模型通过封装后的输入接口从共享内存中获取需使用的数据。
本实施例通过独立的线程运行测试模型，使得测试模型和待验证模块能够在不同的线程中并行执行，而无需像现有技术中一样互相等待。
为了使独立线程中的测试模型能够获取到所需使用的数据，本实施例中使用共享内存对输入数据和输出数据进行统一管理。进行仿真验证时，验证平台将行为级模型需要使用的数据通过测试模型的输入接口写入共享内存中，行为级模型通过封装后的输入接口从共享内存中获取需输入的数据。
步骤103：测试模型通过封装后的输出接口将行为级模型处理后的数据输出至共享内存中，验证平台从共享内存中获取测试模型输出的数据，通过测试模型的输出数据对相应的待验证模块进行验证结果分析。
输入测试模型中的数据，在复用的行为级模型中进行数据处理，再通过封装后的输出接口将处理后的数据输出至共享内存中，测试模型通过输出接口将共享内存中的数据输出至验证平台。再将测试模型输出的数据与待验证模块的输出数据进行对比，根据对比结果判断待验证模块设计是否正确。
经过本实施例中提供的步骤101至步骤103后，即可实现行为级模型的复用，以及参考模型和待验证模块的并行执行，从而提高仿真验证的效率。
在具体实施中，上述仿真验证可以应用于所有支持多线程并行执行和共享内存的验证平台中，测试模型的具体封装方式和调度方式根据验证平台的要求确定。以下使用异步验证平台testbench框架为例，说明本实施例提供的方法在实际场景中的具体使用过程。可以理解的是，以下具体实施方式仅作为实际场景中的实施过程说明，不作为保护范围的限制。
本实施例异步验证平台testbench框架主要包括：DUT、UVM和参考模型。该验证平台中使用的行为级模型为GPU单模块SystemC模型。
为了便于在验证平台中对测试模型进行调用，还可以在参考模型定义不同接口函数，再在验证平台中对参考模型的接口函数进行声明，使得UVM可以调用参考模型的接口函数。如图4所示，常用的接口函数如下：
(1)启动接口函数(Start command)：对应GPU单模块通用的启动接口函数，函数内部创建测试模型的运行线程，线程中例化需要验证的测试模型，即：在参考模型中引用行为级模型，并对参考模型和行为级模型的接口进行相关连接。完成参考模型的构建(elaboration)阶段后，再启动SystemC内核，从而启动测试模型，进而启动测试模型中的行为级模型。
(2)寄存器接口函数(Reg address&&data和Reg data)：对应GPU单模块通用的寄存器接口函数，函数内部根据函数输入形参数据设置GPU寄存器，首先拿到全局GPU寄存器对象的指针，再将输入形参的指定数据输入给指定的寄存器地址。进行数据输入时，可以调用寄存器接口函数，根据输入地址和数据配置GPU单模块相应的寄存器。
(3)停止接口函数(Stop command)：对应GPU单模块通用的停止接口函数，函数内部将stop命令存入共享内存，测试模型的协程轮询到stop命令就会停止SystemC内核，从而结束测试模型的运行线程，然后停止接口函数等待参考模型线程结束，返回正常停止信号。
(4)输入接口(Input data)：用于将验证平台的提供的数据输入至共享内存中。
(5)输出接口(Output data)：用于将共享内存中的数据输出至验证平台。
如图5所示，可以使用以下方式对每个行为级模型的输入接口和输出接口进行封装，以获得相应的测试模型。
步骤201：获取和待验证模块相应的行为级模型，在参考模型中例化相应的行为级模型。
在验证平台中，搭建如图4所示的参考模型，在参考模型中封装与待验证模型对应行为级模型，将封装后的参考模型定义为测试模型，再在测试模型里面例化行为级模型。具体的，将测试模型中引用行为级模型，再将参考模型的输入输出接口与行为级模型的输入输出接口进行绑定(bind)，以实现行为级模型和参考模型的每个输入输出接口之间的相关连接。
步骤202：将行为级模型的输入接口与参考模型相应的输入接口绑定，将行为级模型的输出接口与参考模型相应的输出接口绑定。
进行封装时，每个测试模型复用的行为级模型需要通过测试模型的输入输出接口进行数据读写，因此需要将行为级模型的每个输入接口或输出接口与测试模型相同功能的接口进行绑定，使用测试模型的接口作为行为级模型相应接口与验证平台之间的数据转换接口，在验证平台中完成行为级模型的数据输入和输出。
经过本实施例中提供的步骤201至步骤202后，即可完成测试模型中输入接口和输出接口的封装，实现行为级模型的复用。
在具体实施中，为了使用共享内存进行不同线程间的数据交互，需要将输入输出的共享内存地址与测试模型的不同接口进行绑定，使得行为级模型能够读取共享内存相应地址中的数据。测试模型的输入接口函数将输入形参的数据放在指定的共享内存空间中，行为级模型由共享内存中获取所需的数据；测试模型的输出接口函数将输出形参的指针指向输出共享内存空间，从而获得行为级模型的输出数据。
另一方面，验证平台和行为级模型的数据格式可能不同，因此还需要通过封装后的输入输出接口进行数据转换，以实现行为级模型和验证平台之间的数据交互。
具体的：参考模型的输入接口将形参输入的数据存入指定的共享内存地址，并将输入数据由验证平台的数据格式转换为行为级模型的数据格式，行为级模型的输入接口将转换后的输入数据输入行为级模型中；行为级模型的输出接口将输出数据的形参指针指向存放输出数据的共享内存地址，参考模块的输出接口将输出数据由行为级模型的数据格式转换为验证平台的数据格式，并将转换后的输出数据进行输出。完成行为级模型的封装后，即可在验证平台的不同线程中并行运行参考模型和待验证模块，以提高仿真验证的效率。
如图6所示，验证平台可以使用以下方式在独立的线程中启动需验证的测试模型。
步骤301：通过控制接口创建独立线程，在线程中例化所有需验证的行为级模型。
UVM调用测试模型的启动接口函数，启动接口函数创建一个用于控制测试模型的线程，并在线程中例化需要验证的行为级模型。
步骤302：启动行为级模型的内核，通过行为级模型的内核启动测试模型。
线程创建后，首先在线程中完成测试模型的构建(elaboration)阶段，再启动SystemC内核，从而启动参考模型中的行为级模型。
经过本实施例中提供的步骤301至步骤302后，即可在独立的线程中启动测试模型。
当仿真过程需要停止或暂停时，还可以通过停止接口函数停止线程的运行，以停止测试模型的运行。具体的：将行为级模型的停止命令存入共享内存中，当测试模型轮询到停止命令后，停止行为级模型的内核，并结束线程；等待线程结束后，返回线程的停止信号。
另一方面，为了实现参考模型和待验证模块的并行执行，也需要在独立的线程中运行待验证模块。如图7所示，可以使用以下方式启动待验证模块的仿真过程。
步骤401：在验证平台中定义待验证模块的数据接口，以建立验证平台和待验证模块之间的同步通信连接。
在UVM中定义接口(interface)，建立testbench和待验证模块的同步通信连接。
步骤402：验证平台在独立的线程中启动待验证模块，获取待验证模块的输出数据。
为了实现参考模型和待验证模块的并行执行，验证平台和待验证模块的同步通信连接建立后，也可以在独立的线程中执行待验证模块，从而进一步提高仿真验证时不同模块间的并行度，并获取到待验证模块的输出数据。
步骤403：将待验证模块的输出数据与相应行为级模型处理后的输出数据进行比对，根据比对结果确定待验证模块的正确性。
由于行为级模型和待验证模块的功能一致，因此理论上的输出结果应一致。因此，可以通过将两者的输出数据进行比对，通过比对结果确定待验证模块的正确性。若输出数据一致，则表明待验证模块的处理结果正确；若不一致，则表明待验证模块的处理结果错误。
经过本实施例中提供的步骤401至步骤403后，即可同步启动待验证模块的仿真过程。
由上述测试模型和待验证模块的启动过程可见，由于测试模型运行在新的独立线程中，UVM将数据输入至共享内存后，即可继续执行后续代码，无需等待返回值，由测试模型内部轮询共享内存，再采用相应逻辑处理，从而实现测试模型与待验证模块并行执行。
为了进一步提高仿真效率，测试模型还可以通过不同的SystemC协程分别进行共享内存中的数据输入和数据输出。协程(Coroutines)是一种比线程更加轻量级的存在，可以理解为一个特殊的函数，这个函数可以在某个地方挂起去执行别的函数，并且可以返回挂起处继续执行。
本实施例中，可以定义两个SystemC协程，一个负责轮询全局共享内存中的输入数据，一个负责轮询全局共享内存中的输出数据，轮询时间间隔为GPU单模块的最小时间粒度1个时钟周期(cycle)，这样可以保证每个时刻的输入输出数据都被监控到。
为了进行测试模型的数据输入，在测试模型的线程中，创建用于轮询共享内存中输入数据的第一协程(Input SC Thread)，使用第一协程轮询共享内存中用于存放输入数据的每个地址，轮询时间间隔为行为级模型的单位时间粒度；判断地址中是否存在输入数据，当地址中存在输入数据时，通过相应行为级模型的输入接口获取该地址中的输入数据。
为了进行测试模型的数据输出，在测试模型的线程中，创建用于轮询共享内存中输出数据的第二协程(Output SC Thread)，使用第二协程轮询共享内存中用于存放输出数据的每个地址，轮询时间间隔为行为级模型的单位时间粒度；判断地址中是否存在输出数据，当地址中存在输出数据时，通过测试模型的相应输出接口将输出数据输出至验证平台。
具体实施中，上述过程可以使用如图8所示的平台具体架构实现，在该架构中进行待验证模块和参考模型并行仿真，通过共享内存进行数据交互，实现异步验证。
进一步的，当待验证模块变化时，获取与待验证模块相应的行为级模型，将参考模型的行为级模型更换为获取的行为级模型，并对更换后的行为级模型的输入接口和输出接口进行封装。具体的：如果更换不同的GPU单模块进行验证，只需将测试模型中例化的行为级模型更换为与变化后的GPU单模块对应的行为级模型，再对更换后的行为级模型输入输出接口进行封装，而无需重构测试模型内部处理逻辑的代码。
本实施例提供的芯片设计阶段的仿真验证方法，相对于现有技术具有以下优势：
(1)本实施例提供的方法直接复用GPU单模块的SystemC模型代码，不需要将模块各项功能重构成函数形式，而是直接将SystemC模型(即，行为级模型)的输入输出接口进行封装，只要UVM输入接口的数据与原有SystemC模型一致，由于中间代码一致，处理逻辑也一致，UVM再通过输出接口获得的数据也和原有SystemC模型输出的数据一致，这样即可快速搭建参考模型。
(2)本实施例提供的方法将待验证模块和参考模型并行执行，当UVM平台给待验证模块和测试模型输入激励数据时，待验证模块和测试模型中间处理过程同步进行，由于待验证模块是RTL语言编写，其执行时间往往大于参考模型，故每当代理中的驱动模块下发一笔交易数据，到计分板组件获得待验证模块和参考模型的输出数据，总耗时Tt ′可仅考虑待验证模块耗时，为：
Tt ′＝TDUT
可见传统技术需要将参考模型重构成不同功能函数，本发实施例提供的方法中，仅需直接例化现有的参考模型，并封装相应的输入输出接口和功能函数接口即可。并且，由于Tt ′<Tt，可知本实施例提供的方式可加快仿真速度，提升验证效率。
在上述实施例提供的芯片设计阶段的仿真验证方法的基础上，本发明还提供了一种可用于实现上述方法的芯片设计阶段的仿真验证装置，如图9所示，是本发明实施例的装置架构示意图。本实施例的芯片设计阶段的仿真验证装置包括一个或多个处理器11以及存储器12。其中，图9中以一个处理器11为例。
处理器11和存储器12可以通过总线或者其他方式连接，图9中以通过总线连接为例。
存储器12作为一种芯片设计阶段的仿真验证方法非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如实施例中的芯片设计阶段的仿真验证方法。处理器11通过运行存储在存储器12中的非易失性软件程序、指令以及模块，从而执行芯片设计阶段的仿真验证装置的各种功能应用以及数据处理，即实现实施例的芯片设计阶段的仿真验证方法。
存储器12可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器12可选包括相对于处理器11远程设置的存储器，这些远程存储器可以通过网络连接至处理器11。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
程序指令/模块存储在存储器12中，当被一个或者多个处理器11执行时，执行上述实施例中的芯片设计阶段的仿真验证方法，例如，执行以上描述的图3、图5、图6和图7所示的各个步骤。
本领域普通技术人员可以理解实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(Read Only Memory，简写为：ROM)、随机存取存储器(Random AccessMemory，简写为：RAM)、磁盘或光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片设计阶段的仿真验证方法，其特征在于，包括：
获取和待验证模块相应的行为级模型，在参考模型中例化相应的行为级模型，参考模型的输入接口将形参输入的数据存入指定的共享内存地址，并将输入数据由验证平台的数据格式转换为行为级模型的数据格式，行为级模型的输入接口将转换后的输入数据输入行为级模型中，行为级模型的输出接口将输出数据的形参指针指向存放输出数据的共享内存地址，参考模块的输出接口将输出数据由行为级模型的数据格式转换为验证平台的数据格式，并将转换后的输出数据进行输出，将封装后的参考模型作为测试模型，并定义测试模型的控制接口；
验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型，并将行为级模型需使用的数据写入共享内存中，测试模型通过封装后的输入接口从共享内存中获取需使用的数据；
测试模型通过封装后的输出接口将行为级模型处理后的数据输出至共享内存中，验证平台从共享内存中获取测试模型输出的数据，通过测试模型的输出数据对相应的待验证模块进行验证结果分析。
2.根据权利要求1所述的芯片设计阶段的仿真验证方法，其特征在于，所述验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型包括：
通过控制接口创建独立线程，在线程中例化所有需验证的行为级模型；
启动行为级模型的内核，通过行为级模型的内核启动测试模型。
3.根据权利要求1所述的芯片设计阶段的仿真验证方法，其特征在于，所述验证平台通过控制接口在独立的线程中启动测试模型中的行为级模型包括：
将行为级模型的停止命令存入共享内存中，当测试模型轮询到停止命令后，停止行为级模型的内核，并结束线程；
等待线程结束后，返回线程的停止信号。
4.根据权利要求1所述的芯片设计阶段的仿真验证方法，其特征在于，所述测试模型通过封装后的输入接口从共享内存中获取需使用的数据包括：
在测试模型的线程中，创建用于轮询共享内存中输入数据的第一协程，使用第一协程轮询共享内存中用于存放输入数据的每个地址，轮询时间间隔为行为级模型的单位时间粒度；
判断地址中是否存在输入数据，当地址中存在输入数据时，通过相应行为级模型的输入接口获取该地址中的输入数据。
5.根据权利要求1至6中任一项所述的芯片设计阶段的仿真验证方法，其特征在于，所述验证平台从共享内存中获取测试模型输出的数据包括：
在测试模型的线程中，创建用于轮询共享内存中输出数据的第二协程，使用第二协程轮询共享内存中用于存放输出数据的每个地址，轮询时间间隔为行为级模型的单位时间粒度；
判断地址中是否存在输出数据，当地址中存在输出数据时，通过测试模型的相应输出接口将输出数据输出至验证平台。
6.根据权利要求1所述的芯片设计阶段的仿真验证方法，其特征在于，所述对参考模型中行为级模型的输入接口和输出接口进行封装包括：
当待验证模块变化时，获取与待验证模块相应的行为级模型，将参考模型的行为级模型更换为获取的行为级模型，并对更换后的行为级模型的输入接口和输出接口进行封装。
7.根据权利要求6所述的芯片设计阶段的仿真验证方法，其特征在于，所述将参考模型的行为级模型更换为获取的行为级模型，并对更换后的行为级模型的输入接口和输出接口进行封装，具体包括：
将测试模型中例化的行为级模型更换为与变化后的GPU单模块对应的行为级模型，再对更换后的行为级模型输入输出接口进行封装。
8.根据权利要求1至6中任一项所述的芯片设计阶段的仿真验证方法，其特征在于，所述通过测试模型的输出数据对相应的待验证模块进行验证结果分析包括：
在验证平台中定义待验证模块的数据接口，以建立验证平台和待验证模块之间的同步通信连接；
验证平台在独立的线程中启动待验证模块，获取待验证模块的输出数据；
将待验证模块的输出数据与相应行为级模型处理后的输出数据进行比对，根据比对结果确定待验证模块的正确性。
9.根据权利要求1所述的芯片设计阶段的仿真验证方法，其特征在于，所述方法还包括：
验证平台将行为级模型需要使用的数据通过测试模型的输入接口写入共享内存中，行为级模型通过封装后的输入接口从共享内存中获取需输入的数据；
输入测试模型中的数据，在复用的行为级模型中进行数据处理，再通过封装后的输出接口将处理后的数据输出至共享内存中，测试模型通过输出接口将共享内存中的数据输出至验证平台。
10.一种芯片设计阶段的仿真验证装置，其特征在于：
包括至少一个处理器和存储器，所述至少一个处理器和存储器之间通过数据总线连接，所述存储器存储能被所述至少一个处理器执行的指令，所述指令在被所述处理器执行后，用于完成权利要求1至9中任一项所述的芯片设计阶段的仿真验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410215033.1A CN118194813A (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410215033.1A CN118194813A (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
| CN202311631884.6A CN117332742B (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311631884.6A Division CN117332742B (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118194813A true CN118194813A (zh) | 2024-06-14 |
Family
ID=89277775
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410215033.1A Pending CN118194813A (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
| CN202311631884.6A Active CN117332742B (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311631884.6A Active CN117332742B (zh) | 2023-12-01 | 2023-12-01 | 一种芯片设计阶段的仿真验证方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN118194813A (zh) |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001354A1 (en) * | 2000-06-26 | 2002-01-03 | Yang Sei Yang | Rapid input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it |
| FR2843214B1 (fr) * | 2002-07-30 | 2008-07-04 | Bull Sa | Procede de verification fonctionnelle d'un modele de circuit integre pour constituer une plate-forme de verification, equipement emulateur et plate-forme de verification. |
| US7269809B2 (en) * | 2004-06-23 | 2007-09-11 | Sioptical, Inc. | Integrated approach for design, simulation and verification of monolithic, silicon-based opto-electronic circuits |
| US8839179B2 (en) * | 2010-02-12 | 2014-09-16 | Synopsys Taiwan Co., LTD. | Prototype and emulation system for multiple custom prototype boards |
| US9015649B2 (en) * | 2010-07-19 | 2015-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for electronic system model generation |
| CN102567122A (zh) * | 2010-12-27 | 2012-07-11 | 北京国睿中数科技股份有限公司 | 多仿真验证平台下的处理器参考模型的通信接口方法 |
| CN102495492A (zh) * | 2011-12-02 | 2012-06-13 | 深圳市华星光电技术有限公司 | Uvm制程中取放片方法及用于实施该方法的取片组合装置 |
| US8972918B2 (en) * | 2012-01-27 | 2015-03-03 | Taiwan Semiconductor Manufacturing Co. Ltd. | System and method for functional verification of multi-die 3D ICs |
| CN103713993B (zh) * | 2013-05-30 | 2015-07-22 | 深圳市汇春科技有限公司 | 芯片验证平台及其实现芯片测试的方法 |
| US9501594B2 (en) * | 2014-04-13 | 2016-11-22 | Vtool Ltd. | Graphical design verification environment generator |
| CN104965750B (zh) * | 2015-06-05 | 2017-11-10 | 浪潮集团有限公司 | 基于Python语言的Rapidio切换器逻辑仿真验证平台及方法 |
| CN106940428B (zh) * | 2016-01-04 | 2020-11-03 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
| CN105740579A (zh) * | 2016-03-09 | 2016-07-06 | 浪潮集团有限公司 | 一种连接uvm验证平台的搭建方法 |
| US10528689B1 (en) * | 2016-11-29 | 2020-01-07 | Cadence Design Systems, Inc. | Verification process for IJTAG based test pattern migration |
| CN107464207B (zh) * | 2017-07-17 | 2020-06-02 | 南京华磊易晶微电子有限公司 | 基于可重构数据流系统芯片阵列的3d图学渲染加速系统 |
| CN108646586A (zh) * | 2018-03-20 | 2018-10-12 | 重庆邮电大学 | 一种智能网联汽车在环仿真、测试验证系统与方法 |
| CN109684681B (zh) * | 2018-12-06 | 2023-05-16 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 应用uvm验证平台的高层次化验证方法 |
| CN109409022B (zh) * | 2018-12-21 | 2023-07-14 | 核动力运行研究所 | 一种用于核电堆芯物理仿真可视化建模调试测试方法 |
| CN110618929B (zh) * | 2019-08-01 | 2023-03-21 | 广东工业大学 | 一种基于uvm的对称加密算法的验证平台和验证方法 |
| CN112069074A (zh) * | 2020-09-10 | 2020-12-11 | 上海明矽微电子有限公司 | 一种基于uvm的rfid标签芯片验证装置 |
| CN115202799A (zh) * | 2021-04-09 | 2022-10-18 | 中国航发商用航空发动机有限责任公司 | 航空发动机控制软件仿真系统及其生成方法 |
| CN115312110A (zh) * | 2021-05-08 | 2022-11-08 | 瑞昱半导体股份有限公司 | 芯片验证系统及其验证方法 |
| US12001771B2 (en) * | 2021-08-26 | 2024-06-04 | Siemens Industry Software Inc. | Variant model-based compilation for analog simulation |
| US20230177243A1 (en) * | 2021-12-03 | 2023-06-08 | International Business Machines Corporation | Processor chip timing adjustment enhancement |
| CN114912358A (zh) * | 2022-05-18 | 2022-08-16 | 安徽大学 | 一种基于uvm的卷积神经网络验证系统 |
| CN115562982A (zh) * | 2022-09-28 | 2023-01-03 | 平头哥(上海)半导体技术有限公司 | 参考模型调试方法、装置、电子设备和存储介质 |
| CN115719047B (zh) * | 2022-11-14 | 2023-06-06 | 沐曦集成电路(上海)有限公司 | 基于波形gpu联合仿真系统 |
| CN115496034B (zh) * | 2022-11-14 | 2023-02-07 | 沐曦集成电路(上海)有限公司 | 多模式gpu联合仿真系统 |
| CN115686655B (zh) * | 2022-11-14 | 2023-06-13 | 沐曦集成电路(上海)有限公司 | 用于gpu ip验证的联合仿真系统 |
| CN115618800B (zh) * | 2022-11-14 | 2023-05-12 | 沐曦集成电路(上海)有限公司 | 基于dpi的gpu联合仿真系统 |
| CN115688676B (zh) * | 2022-11-14 | 2023-06-16 | 沐曦集成电路(上海)有限公司 | 基于tlm的gpu联合仿真系统 |
| CN116011391A (zh) * | 2022-11-29 | 2023-04-25 | 摩尔线程智能科技(北京)有限责任公司 | Uvm平台及基于uvm平台的芯片验证方法 |
| CN116070564A (zh) * | 2022-12-26 | 2023-05-05 | 深圳市德明利技术股份有限公司 | 基于芯片待测设计的仿真通信方法及装置 |
| CN115841089B (zh) * | 2023-02-27 | 2023-05-02 | 合肥六角形半导体有限公司 | 一种基于uvm的系统级芯片验证平台及验证方法 |
| CN116882336B (zh) * | 2023-09-07 | 2023-12-01 | 芯动微电子科技(珠海)有限公司 | 一种基于高级语言模拟rtl的建模方法与装置 |
| CN117132450B (zh) * | 2023-10-24 | 2024-02-20 | 芯动微电子科技(武汉)有限公司 | 一种可实现数据共享的计算装置和图形处理器 |
-
2023
- 2023-12-01 CN CN202410215033.1A patent/CN118194813A/zh active Pending
- 2023-12-01 CN CN202311631884.6A patent/CN117332742B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN117332742B (zh) | 2024-02-23 |
| CN117332742A (zh) | 2024-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102902834B (zh) | 一种soc芯片的验证方法及系统 | |
| CN107463473B (zh) | 基于uvm和fpga的芯片软硬件仿真环境 | |
| CN105205249B (zh) | 一种soc调试验证系统及其软硬件协同方法 | |
| US20220114312A1 (en) | Method, emulator, and storage media for debugging logic system design | |
| CN109684672A (zh) | 一种soc芯片系统级验证系统及方法 | |
| CN109144515B (zh) | Dcs图形化算法组态的离线仿真方法和装置 | |
| US20220292248A1 (en) | Method, system and verifying platform for system on chip verification | |
| US7584456B1 (en) | Method and apparatus for debugging embedded systems having read only memory | |
| JPH04216174A (ja) | ハードウェア・アクセラレータを用いた論理シミユレーション方法および装置 | |
| US9251308B2 (en) | Simulation method, system, and program | |
| CN104965750A (zh) | 基于Python语言的Rapidio切换器逻辑仿真验证平台及方法 | |
| CN112329366A (zh) | 一种提高仿真效率的soc系统验证方法、装置及系统 | |
| US20210406442A1 (en) | Verification platform for system on chip and verification method thereof | |
| CN115688676B (zh) | 基于tlm的gpu联合仿真系统 | |
| CN115686655B (zh) | 用于gpu ip验证的联合仿真系统 | |
| KR19990057840A (ko) | 내부 상태 궤적 비교에 의한 칩 검증 방법 | |
| CN115719047B (zh) | 基于波形gpu联合仿真系统 | |
| CN115496034B (zh) | 多模式gpu联合仿真系统 | |
| CN116049035B (zh) | 一种缓存一致性的验证和调试的实现方法 | |
| US9703905B2 (en) | Method and system for simulating multiple processors in parallel and scheduler | |
| CN115146582A (zh) | 仿真方法及仿真装置、电子设备和计算机可读存储介质 | |
| AU2012227208B2 (en) | Global clock handler object for HDL environment | |
| CN117332742B (zh) | 一种芯片设计阶段的仿真验证方法和装置 | |
| JP2003015906A (ja) | リモートデバッグ方法および装置 | |
| JP2008059192A (ja) | ハード・ソフト協調検証用シミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |