KR19990057840A - 내부 상태 궤적 비교에 의한 칩 검증 방법 - Google Patents

내부 상태 궤적 비교에 의한 칩 검증 방법 Download PDF

Info

Publication number
KR19990057840A
KR19990057840A KR1019970077919A KR19970077919A KR19990057840A KR 19990057840 A KR19990057840 A KR 19990057840A KR 1019970077919 A KR1019970077919 A KR 1019970077919A KR 19970077919 A KR19970077919 A KR 19970077919A KR 19990057840 A KR19990057840 A KR 19990057840A
Authority
KR
South Korea
Prior art keywords
chip
internal state
target
trajectory
verification method
Prior art date
Application number
KR1019970077919A
Other languages
English (en)
Other versions
KR100492007B1 (ko
Inventor
배종홍
진태훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077919A priority Critical patent/KR100492007B1/ko
Priority to US09/221,873 priority patent/US6285914B1/en
Publication of KR19990057840A publication Critical patent/KR19990057840A/ko
Application granted granted Critical
Publication of KR100492007B1 publication Critical patent/KR100492007B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318364—Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 다양한 기능을 갖는 칩의 전체 시간을 줄이고, 또한 보다 정확한 검증을 가능하게 하는 내부 상태 궤적 비교에 의한 칩 검증 방법을 제공하기 위한 것으로, 이를 위하여 본 발명은 칩 설계 단계에서의 기능 검증 방법에 있어서, 타겟 칩을 포함하는 타겟 시스템, 및 기능 검증을 하고자 하는 설계 단계의 칩 모델이 포함된 시스템을 하드웨어 기술 언어로 모델링한 가상 시스템을 이용하여 응용 프로그램을 각각 수행하는 제1 단계; 상기 수행되는 응용 프로그램의 명령어 단위로 상기 타겟 칩의 내부 상태를 저장하여 궤적 파일을 생성하는 제2 단계; 상기 궤적 파일에 저장된 타겟 칩의 내부 상태와 상기 기능 검증을 하고자 하는 칩 모델의 내부 상태를 명령어 단위로 비교하는 제3 단계; 및 상기 비교 결과에 따라 상기 각 내부 상태가 동일한 경우에는 상기 프로그램을 계속 수행하고, 다른 경우에는 상기 내부 상태를 출력하고 곧바로 종료하는 제4 단계를 포함한다.

Description

내부 상태 궤적 비교에 의한 칩 검증 방법
본 발명은 설계 단계에서의 칩 모델(마이크로컨트롤러 또는 마이크로프로세서를 설계한 모델 등과 같은)에 대한 기능 검증, 및 실제 구현된 칩의 실장 테스트에 관련된 기술로서, 특히 내부 상태 궤적 비교에 의한 칩 검증 방법에 관한 것이다.
복잡한 기능을 갖는 마이크로컨트롤러(이하 MCU라 함) 등과 같은 칩의 설계 및 기능 검증을 위해, 종래에는 설계된 MCU 모델(model)에 테스트 벡터(test vector)를 인가하여 시뮬레이션(simulation)하거나, 또는 도 1에 도시된 바와 같이 MCU 모델이 포함된 시스템을 하드웨어 기술 언어(Hardware Description Language, 이하 HDL이라 함)로 모델링한 가상 시스템을 시뮬레이션(simulation) 한 후 예측한 최종 결과와 시뮬레이션의 최종 결과를 비교하는 방식으로 칩의 기능 검증을 실시하였다.
그러나, 이러한 종래의 검증 방법은 모든 시뮬레이션이 완료된 후에야 비로소 비교가 가능하기 때문에 검증을 위해 많은 시간이 소요된다. 이러한 문제점을 극복하기 위해, 시뮬레이션 도중에 비교하는 과정을 추가하는 방법이 제시되고 있으나, 이는 정확한 비교 데이터를 확보하기 어려운 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 다양한 기능을 갖는 칩의 전체 시간을 줄이고, 또한 보다 정확한 검증을 가능하게 하는 내부 상태 궤적 비교에 의한 칩 검증 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 기능 검증 방법을 개념적으로 도시한 블록도.
도 2는 본 발명의 칩 설계 단계에서의 기능 검증 방법을 개념적으로 도시한 블록도.
도 3은 본 발명의 칩의 실장 테스트 단계에서의 기능 검증 방법을 개념적으로 도시한 블록도.
* 도면의 주요 부분에 대한 설명
200 : 타겟 시스템 220 : 가상 시스템
201 : 타겟 MCU 221 : MCU 모델
241 : 호스트 머신 240 : MDS
260 : 상태 비교 프로그램
상기 목적을 달성하기 위한 본 발명은 칩 설계 단계에서의 기능 검증 방법에 있어서, 타겟 칩을 포함하는 타겟 시스템, 및 기능 검증을 하고자 하는 설계 단계의 칩 모델이 포함된 시스템을 하드웨어 기술 언어로 모델링한 가상 시스템을 이용하여 응용 프로그램을 각각 수행하는 제1 단계; 상기 수행되는 응용 프로그램의 명령어 단위로 상기 타겟 칩의 내부 상태를 저장하여 궤적 파일을 생성하는 제2 단계; 상기 궤적 파일에 저장된 타겟 칩의 내부 상태와 상기 기능 검증을 하고자 하는 칩 모델의 내부 상태를 명령어 단위로 비교하는 제3 단계; 및 상기 비교 결과에 따라 상기 각 내부 상태가 동일한 경우에는 상기 프로그램을 계속 수행하고, 다른 경우에는 상기 내부 상태를 출력하고 곧바로 종료하는 제4 단계를 포함하여 이루어지는 내부 상태 궤적 비교에 의한 칩 검증 방법을 포함하여 이루어진다.
또한, 본 발명은 실장 테스트에서의 칩 검증 방법에 있어서, 타겟 칩을 포함하는 제1 타겟 시스템 및 실장 테스트 하고자 하는 칩을 장착한 제2 타겟 시스템을 이용하여 각각 응용 프로그램을 수행하는 제1 단계; 상기 수행되는 응용 프로그램의 명령어 단위로 상기 타겟 칩의 내부 상태를 저장하여 궤적 파일을 생성하는 제2 단계; 상기 궤적 파일에 저장된 타겟 칩의 내부 상태와 상기 실장 테스트 하고자 하는 칩의 내부 상태를 명령어 단위로 비교하는 제3 단계; 및 상기 비교 결과에 따라 상기 각 내부 상태가 동일한 경우에는 상기 프로그램을 계속 수행하고, 다른 경우에는 상기 내부 상태를 출력하고 곧바로 종료하는 제4 단계를 포함하여 이루어지는 내부 상태 궤적 비교에 의한 칩 검증 방법을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도 2는 칩 설계 단계에서의 내부 상태 궤적 비교에 의한 기능 검증 방법을 MCU 설계 단계에 적용하여 이를 개념적으로 도시한 것이다.
목표로 하는 타겟 MCU 칩(201)을 포함하는 타겟 시스템(200)을 이용하여 응용 프로그램을 수행하고, 그 수행 결과를 MDS(Micro-processor Development System, 240) 및 호스트 머신(Host machine, 241)의 상태 궤적 추적 프로그램(state tracer)을 통해 타겟 MCU(201)의 내부 상태를 명령어 단위로 저장하여 궤적 파일(trace file, 261)을 생성한다. 이때, 내부 상태를 저장하는 궤적 파일(261)의 크기를 줄이기 위하여 초기에는 전체 내부 상태(S0)를 저장하고, 그 이후에는 명령어 단위로 이전 명령어(n-1)가 수행되었을 때의 내부 상태와 현재 명령어(n)의 수행 완료 후 상태 차이(ΔSn)만을 저장하도록 한다.
또한, 기능 검증을 하고자 하는 MCU 모델(221)이 포함된 시스템을 HDL로 모델링한 가상 시스템(220)을 동일 응용 프로그램을 사용하여 시뮬레이션한다. 시뮬레이션 수행 시 상태 비교 프로그램(state checker, 260)을 이용하여, HDL로 설계한 MCU 모델(221), 즉 검증하고자 하는 MCU 모델의 내부 상태(ΔDSn)와 타겟 MCU의 궤적 파일(261) 내용을 명령어 단위로 비교하고, 비교 결과 같을 경우에는 시뮬레이션을 계속 진행하고(262), 다를 경우에는 내부 상태를 출력하고 시뮬레이션을 종료하도록 한다(263).
도 3은 칩의 실장 테스트 단계에서의 내부 상태 궤적 비교에 의한 기능 검증 방법을 MCU 칩에 적용하여 이를 개념적으로 도시한 것이다.
도 2에서와 마찬가지로 목표로 하는 MCU를 포함하는 타겟 시스템(200)을 이용하여 응용 프로그램을 수행하고, 그 수행 결과를 MDS(Micro-processor Development System, 240) 및 호스트 머신(Host machine, 241)의 상태 궤적 추적 프로그램(state tracer)을 통해 타겟 MCU(201)의 내부 상태를 명령어 단위로 저장하여 궤적 파일(trace file, 261)을 생성한다.
또한, 실장 테스트 시 실제로 구현된 MCU 칩(281)을 타겟 시스템(280)에 장착한 후 상태 비교 프로그램(state checker, 260)을 이용하여 동일 응용 프로그램의 각 명령어를 수행함과 동시에 명령어 수행에 대응하여, 구현된 MCU 칩(281)의 내부 상태(ΔISn)와 타겟 MCU 칩(201)의 궤적 파일(261) 내용을 비교하고, 같을 경우에는 테스트를 계속 진행하고(262), 다를 경우에는 내부 상태를 출력하고 테스트를 종료한다(263).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 다양한 기능을 갖는 칩 모델의 검증 시뮬레이션 혹은 구현된 칩의 실장 테스트 시 각각의 명령어가 수행된 바로 직후에 실제 타겟 시스템의 수행 결과와 비교할 수 있어 칩의 전체 설계 기간 및 칩의 검증 시간을 단축할 수 있으며, 또한 오류가 발생할 경우 발생된 바로 그 시점에서, 정확한 기준 데이터와의 비교를 가능케하여 보다 정확한 검증이 이루어진다.

Claims (4)

  1. 칩 설계 단계에서의 기능 검증 방법에 있어서,
    타겟 칩을 포함하는 타겟 시스템, 및 기능 검증을 하고자 하는 설계 단계의 칩 모델이 포함된 시스템을 하드웨어 기술 언어로 모델링한 가상 시스템을 이용하여 응용 프로그램을 각각 수행하는 제1 단계;
    상기 수행되는 응용 프로그램의 명령어 단위로 상기 타겟 칩의 내부 상태를 저장하여 궤적 파일을 생성하는 제2 단계;
    상기 궤적 파일에 저장된 타겟 칩의 내부 상태와 상기 기능 검증을 하고자 하는 칩 모델의 내부 상태를 명령어 단위로 비교하는 제3 단계; 및
    상기 비교 결과에 따라 상기 각 내부 상태가 동일한 경우에는 상기 프로그램을 계속 수행하고, 다른 경우에는 상기 내부 상태를 출력하고 곧바로 종료하는 제4 단계
    를 포함하여 이루어지는 내부 상태 궤적 비교에 의한 칩 검증 방법.
  2. 제 1 항에 있어서,
    상기 궤적 파일의 크기를 줄이기 위하여 초기에는 상기 타겟 칩의 내부 상태전체를 저장하고, 그 이후에는 명령어 단위로 이전 명령어가 수행되었을 때의 내부 상태와 현재 명령어의 수행 완료 후의 내부 상태 차이만을 저장하는 내부 상태 궤적 비교에 의한 칩 검증 방법.
  3. 실장 테스트에서의 칩 검증 방법에 있어서,
    타겟 칩을 포함하는 제1 타겟 시스템 및 실장 테스트 하고자 하는 칩을 장착한 제2 타겟 시스템을 이용하여 각각 응용 프로그램을 수행하는 제1 단계;
    상기 수행되는 응용 프로그램의 명령어 단위로 상기 타겟 칩의 내부 상태를 저장하여 궤적 파일을 생성하는 제2 단계;
    상기 궤적 파일에 저장된 타겟 칩의 내부 상태와 상기 실장 테스트 하고자 하는 칩의 내부 상태를 명령어 단위로 비교하는 제3 단계; 및
    상기 비교 결과에 따라 상기 각 내부 상태가 동일한 경우에는 상기 프로그램을 계속 수행하고, 다른 경우에는 상기 내부 상태를 출력하고 곧바로 종료하는 제4 단계
    를 포함하여 이루어지는 내부 상태 궤적 비교에 의한 칩 검증 방법.
  4. 제 3 항에 있어서,
    상기 궤적 파일의 크기를 줄이기 위하여 초기에는 상기 타겟 칩의 내부 상태전체를 저장하고, 그 이후에는 명령어 단위로 이전 명령어가 수행되었을 때의 내부 상태와 현재 명령어의 수행 완료 후의 내부 상태 차이만을 저장하는 내부 상태 궤적 비교에 의한 칩 검증 방법.
KR1019970077919A 1997-12-30 1997-12-30 내부상태궤적비교에의한칩검증방법 KR100492007B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970077919A KR100492007B1 (ko) 1997-12-30 1997-12-30 내부상태궤적비교에의한칩검증방법
US09/221,873 US6285914B1 (en) 1997-12-30 1998-12-29 Verification method by means of comparing internal state traces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077919A KR100492007B1 (ko) 1997-12-30 1997-12-30 내부상태궤적비교에의한칩검증방법

Publications (2)

Publication Number Publication Date
KR19990057840A true KR19990057840A (ko) 1999-07-15
KR100492007B1 KR100492007B1 (ko) 2005-08-29

Family

ID=19529711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077919A KR100492007B1 (ko) 1997-12-30 1997-12-30 내부상태궤적비교에의한칩검증방법

Country Status (2)

Country Link
US (1) US6285914B1 (ko)
KR (1) KR100492007B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751582B1 (en) * 1999-09-09 2004-06-15 International Business Machines Corporation Method and system for enhanced design validation through trace tailoring
US7031900B1 (en) 2000-01-07 2006-04-18 Sun Microsystems, Inc. Static scheduling of test cases
US6625759B1 (en) * 2000-02-18 2003-09-23 Hewlett-Packard Development Company, L.P. Method and apparatus for verifying the fine-grained correctness of a behavioral model of a central processor unit
US6892310B1 (en) * 2000-10-26 2005-05-10 Cypress Semiconductor Corporation Method for efficient supply of power to a microcontroller
US7206732B2 (en) * 2002-04-04 2007-04-17 International Business Machines Corporation C-API instrumentation for HDL models
US7447621B1 (en) * 2003-09-29 2008-11-04 Sun Microsystems, Inc. PLI-less co-simulation of ISS-based verification systems in hardware simulators
US7536288B2 (en) * 2003-12-31 2009-05-19 International Business Machines Corporation Method, system and program product supporting user tracing in a simulator
US7236918B2 (en) * 2003-12-31 2007-06-26 International Business Machines Corporation Method and system for selective compilation of instrumentation entities into a simulation model of a digital design
US20060089826A1 (en) * 2004-10-21 2006-04-27 International Business Machines Corporation Method, system and program product for defining and recording minimum and maximum count events of a simulation
US7392169B2 (en) * 2004-10-21 2008-06-24 International Business Machines Corporation Method, system and program product for defining and recording minimum and maximum event counts of a simulation utilizing a high level language
US7454325B2 (en) * 2004-12-07 2008-11-18 International Business Machines Corporation Method, system and program product for defining and recording threshold-qualified count events of a simulation by testcases
US7552043B2 (en) * 2005-09-15 2009-06-23 International Business Machines Corporation Method, system and program product for selectively removing instrumentation logic from a simulation model
US8983823B1 (en) 2005-12-29 2015-03-17 The Mathworks, Inc. Verification harness for automatically generating a text-based representation of a graphical model
US9317628B1 (en) * 2005-12-29 2016-04-19 The Mathworks, Inc. Automatic comparison and performance analysis between different implementations
US7711537B2 (en) * 2006-05-03 2010-05-04 International Business Machines Corporation Signals for simulation result viewing
US7493248B2 (en) * 2006-05-08 2009-02-17 International Business Machines Corporation Method, system and program product supporting phase events in a simulation model of a digital system
US7912694B2 (en) * 2007-01-30 2011-03-22 International Business Machines Corporation Print events in the simulation of a digital system
US8160857B2 (en) 2008-12-16 2012-04-17 International Business Machines Corporation Selective compilation of a simulation model in view of unavailable higher level signals
US8453080B2 (en) * 2008-12-16 2013-05-28 International Business Machines Corporation Model build in the presence of a non-binding reference
GB2512054A (en) * 2013-03-18 2014-09-24 Ibm Method to verify correctness of computer system software and hardware components and corresponding test environment
US9217774B2 (en) 2013-11-01 2015-12-22 International Business Machines Corporation Cycle-accurate replay and debugging of running FPGA systems
US10635766B2 (en) 2016-12-12 2020-04-28 International Business Machines Corporation Simulation employing level-dependent multitype events

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183459A (en) * 1978-04-24 1980-01-15 Fluke Trendar Corporation Tester for microprocessor-based systems
WO1985002033A1 (en) 1983-11-03 1985-05-09 Prime Computer, Inc. Digital system simulation method and apparatus
US5008810A (en) 1988-09-29 1991-04-16 Process Modeling Investment Corp. System for displaying different subsets of screen views, entering different amount of information, and determining correctness of input dependent upon current user input
EP0582085B1 (en) 1992-07-03 2000-11-15 Honda Giken Kogyo Kabushiki Kaisha Fuel metering control system and cylinder air flow estimation method in internalcombustion engine
US5440724A (en) * 1993-06-17 1995-08-08 Bull Hn Information Systems Inc. Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals
JPH07129426A (ja) * 1993-10-29 1995-05-19 Hitachi Ltd 障害処理方式
US6044211A (en) * 1994-03-14 2000-03-28 C.A.E. Plus, Inc. Method for graphically representing a digital device as a behavioral description with data and control flow elements, and for converting the behavioral description to a structural description
US5539680A (en) 1994-08-03 1996-07-23 Sun Microsystem, Inc. Method and apparatus for analyzing finite state machines
US5845064A (en) * 1995-09-11 1998-12-01 Digital Equipment Corporation Method for testing and verification of a CPU using a reference model
KR0179919B1 (ko) * 1996-05-13 1999-05-15 문정환 내장 테스트 프로그램을 이용한 엠씨유의 테스트 방법
US6141630A (en) * 1997-08-07 2000-10-31 Verisity Design, Inc. System and method for automated design verification

Also Published As

Publication number Publication date
KR100492007B1 (ko) 2005-08-29
US6285914B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
KR100492007B1 (ko) 내부상태궤적비교에의한칩검증방법
CN102902834B (zh) 一种soc芯片的验证方法及系统
US5678028A (en) Hardware-software debugger using simulation speed enhancing techniques including skipping unnecessary bus cycles, avoiding instruction fetch simulation, eliminating the need for explicit clock pulse generation and caching results of instruction decoding
IL139029A (en) System and method for identifying machines for final states and verifying circuit designs
CN111859834A (zh) 一种基于uvm的验证平台开发方法、系统、终端及存储介质
CN116090403B (zh) 支持多仿真器的命令处理系统
JP3018912B2 (ja) 検証支援システム
US7584456B1 (en) Method and apparatus for debugging embedded systems having read only memory
US7370312B1 (en) System and method for controlling simulation of hardware in a hardware development process
US20050076282A1 (en) System and method for testing a circuit design
CN109783837A (zh) 仿真设备、仿真系统、仿真方法和仿真程序
Patel et al. Model-driven validation of SystemC designs
Huggi et al. Design and verification of memory elements using python
KR100321780B1 (ko) 칩의외부신호자동비교에의한칩기능검증방법
US7058557B2 (en) Method for functional verification of hardware design
CN115732025A (zh) Ram访问冲突的验证方法及验证装置
CN111338761A (zh) 一种51单片机虚拟中断控制器及实现方法
JP4631493B2 (ja) シミュレーション装置
US10210294B1 (en) System and methods for simulating a circuit design
KR100427029B1 (ko) 집적회로의 설계 검증 방법
KR100326843B1 (ko) 레지스터 전송 수준의 칩 시뮬레이터 자동 생성방법
WO2024165828A1 (en) Computer-implemented methods of verifying a processor design under test, and related systems
JP3391688B2 (ja) スーパースカラ動作の検証方法
JP2001256079A (ja) ソフトウェアのデバッグ方法および論理回路のデバッグ方法
Arditi et al. A semi-formal methodology for the functional validation of an industrial DSP system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee