CN118192394A - 一种测试系统指令中转定时方法及装置 - Google Patents

Abstract

本说明书公开了一种测试系统指令中转定时方法及装置，涉及中转定时电路设计技术领域，包括中转定时电路；所述中转定时电路包括DSP、FPGA、第一电源芯片、第二电源芯片、第一JTAG仿真器、第二JTAG仿真器以及12V直流电源；DSP与第一JTAG仿真器、第一电源芯片、FPGA连接；FPGA与第二JTAG仿真器、第二电源芯片连接；FPGA包括第一端口和第二端口；第一端口通过RS422通信接口与工控机连接；第二端口通过RS422通信接口与测试产品连接；12V直流电源分别与第一电源芯片和第二电源芯片连接，用于分别对DSP和FPGA供电；DSP通过控制FPGA与工控机和测试产品进行通信交互。以解决目前存在无法对制导控制组合级产品进行集成测试的问题。

Description

一种测试系统指令中转定时方法及装置

技术领域

本发明属于中转定时电路设计技术领域，具体涉及一种测试系统指令中转定时方法及装置。

背景技术

作为控制系统的核心，制导控制组合通常包含弹载计算机、惯组和舵系统。传统的测试系统在进行制导控制组合产品的性能指标测试时，因不具备舵系统指令定时发送功能，对于舵系统指标通常是在分系统级进行考核验证，测试系统也需采用要舵系统专用的测试台（需具备模拟飞控软件向舵系统发送定时工作指令的功能）。随着系统的微型化集成化发展，用户对制导控制组合产品性能指标进行系统级考核验收的要求也在不断发生变化。目前以某Φ40mm项目为代表的系列产品，用户明确需在电子设备组合级对舵系统阶跃响应上升时间、超调量、零位误差及舵面间隙等指标进行测试。传统的分离式测试方案已无法满足产品研制交付需求。亟待对现有一体化测试系统进行改制升级，实现一体化集成测试。

目前，尚无针对制导控制组合级产品的一体化集成通用测试设备，只能通过分离式测试在分系统级对相关指标进行考核，存在系统联调测试效率低、对分系统测试设备及人员保障依赖程度高、试验转场设备搬运不便等问题。

因此，目前存在无法对制导控制组合级产品进行集成测试的问题。

发明内容

本发明的目的是提供一种测试系统指令中转定时方法及装置，以解决目前存在无法对制导控制组合级产品进行集成测试的问题。

为实现上述目的，本发明采用如下技术方案：

一方面，本说明书提供一种测试系统指令中转定时方法，包括：

步骤102，通过FPGA对DSP进行初始化后由DSP配置中断函数以及清空FPGA的第一端口和第二端口的收数地址FIFO；所述第一端口与工控机连接；所述第二端口与测试产品连接；

步骤104，DSP基于工控机与测试产品之间的通信协议，完成工控机与测试产品的握手，获得51字节测试指令；

步骤106，DSP判断51字节测试指令是否正确，若否，则仅通过FPGA的异步串口收发模块进行工控机与测试产品之间的数据中转；若是，则基于51字节测试指令的第23字节对应的指令进行舵系统性能测试需求对应的定时指令生成或通过FPGA的异步串口收发模块进行工控机与测试产品的数据中转。

另一方面，本说明书提供一种测试系统指令中转定时装置，包括：

包括：中转定时电路和供电配置电路；所述中转定时电路包括DSP、FPGA、第一电源芯片、第二电源芯片、第一JTAG仿真器、第二JTAG仿真器以及12V直流电源；DSP与第一JTAG仿真器、第一电源芯片、FPGA连接；FPGA与第二JTAG仿真器、第二电源芯片连接；FPGA包括第一端口和第二端口；第一端口通过RS422通信接口与工控机连接；第二端口通过RS422通信接口与测试产品连接；12V直流电源分别与第一电源芯片和第二电源芯片连接，用于分别对DSP和FPGA供电；DSP通过控制FPGA与工控机和测试产品进行通信交互。

基于上述技术方案，本说明书能够获得如下技术效果：

本方法通过在测试系统内集成一块定时信号电路板，然后通过对DSP及FPGA进行软件设计，完成对原上位机测试软件与产品监控软件测试过程中的握手、指令及产品测试数据的实时中转，根据不同的舵系统性能测试需求生成相应定时指令并发送到产品，满足在系统级产品中对舵系统进行性能指标测试的需要，从而解决目前存在的无法对制导控制组合级产品进行集成测试的问题。

附图说明

图1为本发明一实施例中一种测试系统指令中转定时方法的流程示意图。

图2为本发明一实施例中一种测试系统指令中转定时装置的示意图。

图3为本发明一实施例中中转定时电路的结构示意图。

图4为本发明一实施例中DSP的软件设计原理框图。

图5为本发明一实施例中 FPGA的接口软件的原理框图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明，根据下面说明和权利要求书，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均适用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

需要说明的是，为了清楚地说明本发明的内容，本发明特举多个实施例以进一步阐释本发明的不同实现方式，其中，该多个实施例是列举式而非穷举式。此外，为了说明的简洁，前实施例中已提及的内容往往在后实施例中予以省略，因此，后实施例中未提及的内容可相应参考前实施例。

实施例1

请参照图1，图1所示为本实施例提供的一种测试系统指令中转定时方法的流程示意图。本实施例中，该方法包括：

步骤102，通过FPGA对DSP进行初始化后由DSP配置中断函数以及清空FPGA的第一端口和第二端口的收数地址FIFO；所述第一端口与工控机连接；所述第二端口与测试产品连接；

步骤104，DSP基于工控机与测试产品之间的通信协议，完成工控机与测试产品的握手，获得51字节测试指令；

本实施例中，步骤104的一种实现方式为：

步骤202，根据工控机与测试产品的通信协议，测试产品将4字节问询指令发送至工控机；

步骤204，通过所述第一端口接收51字节的测试指令并判断所述第二端口是否收到问询指令对应的应答指令，若是，则通过DSP控制FPGA将51字节测试指令通过所述第二端口转发至测试产品；

步骤206，通过所述第二端口接收测试产品的工作状态字并转发到地面，完成工控机与测试产品的握手。

步骤106，DSP判断51字节测试指令是否正确，若否，则仅通过FPGA的异步串口收发模块进行工控机与测试产品之间的数据中转；若是，则基于51字节测试指令的第23字节对应的指令进行舵系统性能测试需求对应的定时指令生成或通过FPGA的异步串口收发模块进行工控机与测试产品的数据中转。

本实施例中，步骤106的一种实现方式为：

步骤302，判断51字节测试指令的帧头和校验码是否正确，若否，则通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品并接收测试产品反馈的数据转发至工控机；若是，判断51字节测试指令的第23字节对应的指令是否为测控指令或者软件上传指令或者其他指令；

步骤304，若第23字节对应的指令为测控指令，则DSP接收中断产生模块的中断信号并触发中断函数，生成对应的定时指令然后依次通过FPGA的Xintf接口模块和异步串口收发模块发送至测试产品；

本实施例中，步骤304的一种实现方式为：

步骤402，若第23字节对应的指令为测控指令，则DSP通过所述第一端口接收工控机发送的6字节的第一舵机测试指令；

步骤404，判断6字节的第一舵机测试指令的第3字节对应的指令是否为舵机测试指令，若是，则DSP进入舵机测试，DSP接收中断产生模块的中断信号并触发中断函数，同时将6字节的第一舵机指令转发至测试产品；

步骤406，通过所述第一端口接收6字节的第二舵机测试指令并确定6字节第二舵机测试指令的第3字节对应的指令类型，生成对应的定时指令；

本实施例中，所述指令类型包括方波生成指令和三角波生成指令；所述定时指令包括2.5ms的定时方波测试指令和2.5ms的定时三角波测试指令。

步骤408，将生成的定时指令发送依次通过FPGA的Xintf接口模块和异步串口收发模块至测试产品，并接收测试产品反馈的数据后转发至工控机。

步骤306，若第23字节对应的指令为软件上传指令，则DSP进入维护下载状态并接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机；

步骤308，若第23字节对应的指令为除测控指令和软件上传指令外的其他指令，则接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机。

综上，本方法通过对DSP及FPGA进行软件设计，完成对原上位机测试软件与产品监控软件测试过程中的握手、指令及产品测试数据进行实时中转，根据不同的舵系统性能测试需求生成相应定时指令并发送到产品，满足在系统级产品对舵系统进行性能指标测试的需要，从而解决目前存在的无法对制导控制组合级产品进行集成测试的问题。

实施例2

请参照图2-图3，图2所示为本实施例提供的一种测试系统指令中转定时装置的示意图。本实施例中，该装置包括：中转定时电路和供电配置电路；所述中转定时电路包括DSP、FPGA、第一电源芯片、第二电源芯片、第一JTAG仿真器、第二JTAG仿真器以及12V直流电源；DSP与第一JTAG仿真器、第一电源芯片、FPGA连接；FPGA与第二JTAG仿真器、第二电源芯片连接；FPGA包括第一端口和第二端口；第一端口通过RS422通信接口与工控机连接；第二端口通过RS422通信接口与测试产品连接；12V直流电源分别与第一电源芯片和第二电源芯片连接，用于分别对DSP和FPGA供电；DSP通过控制FPGA与工控机和测试产品进行通信交互；

具体的，参考图3，硬件电路用弹载计算机为DSP+FPGA的主流弹载计算机设计架构，通过FPGA来分担DSP的接口任务，测试系统指令中转定时电路选用1路RS422通信接口和测试系统端（工控机）通讯，1路RS422通信接口和产品端（测试产品）通讯。通过FPGA程序实现通讯波特率配置并产生2.5ms定时中断。

所述DSP包括：

DSP初始化模块，用于对DSP进行初始化、配置中断函数以及清空所述第一端口和所述第二端口的收数地址FIFO；

设备握手模块，用于根据工控机与测试产品之间的通信协议，完成工控机与测试产品的握手；

本实施例中，所述设备握手模块包括：

问询指令发送单元，用于根据工控机与测试产品的通信协议，测试产品将4字节的问询指令通过FPGA的异步串口收发模块发送至工控机；

问询指令转发单元，用于DSP通过所述第一端口接收工控机发送的51字节的测试指令并判断所述第二端口是否收到问询指令对应的应答指令，若是，则DSP控制FPGA的异步串口收发模块将51字节测试指令通过所述第二端口转发至测试产品；

产品工作状态发送单元，用于DSP通过所述第二端口接收测试产品的工作状态字并通过所述第一端口转发到上位机，完成工控机与测试产品的握手。

指令执行模块，用于DSP判断51字节测试指令是否正确，若否，则仅通过FPGA的异步串口收发模块进行工控机与测试产品之间的数据中转；若是，则基于51字节测试指令的第23字节对应的指令进行舵系统性能测试需求对应的定时指令生成或通过FPGA的异步串口收发模块进行工控机与测试产品的数据中转。

本实施例中，所述指令执行模块包括：

指令判断单元，用于DSP判断51字节测试指令的帧头和校验码是否正确，若否，则通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机；若是，判断51字节测试指令的第23字节对应的指令是否为测控指令或者软件上传指令；

测控指令执行单元，用于若第23字节对应的指令为测控指令，则DSP接收中断产生模块的中断信号并触发中断函数，生成对应的定时指令然后依次通过FPGA的Xintf接口模块和异步串口收发模块发送至测试产品；

软件上传指令单元，用于若第23字节对应的指令为软件上传指令，则DSP进入维护下载状态并通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机；

其他指令执行单元，用于若第23字节对应的指令为除测控指令和软件上传指令外的其他指令，则通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机。

本实施例中，所述测控指令执行单元包括：

第一舵机测试指令接收子单元，用于DSP通过所述第一端口接收工控机发送的6字节第一舵机测试指令；

第一舵机测试指令判断子单元，用于判断6字节的第一舵机测试指令的第3字节对应的指令是否为舵机测试指令，若是，则DSP进入舵机测试，DSP接收中断产生模块的中断信号并触发中断函数，同时将6字节的第一舵机指令转发至测试产品；

第二舵机测试指令接收子单元，用于通过所述第一端口节后6字节第二舵机测试指令；

第二舵机测试指令判断子单元，用于判断6字节第二舵机测试指令的第3字节对应的指令类型，生成对应波形的最终测试指令；

最终测试指令发送子单元，用于将生成的最终测试指令发送至测试产品，并接收测试产品反馈的数据后转发至工控机。

本实施例中，所述指令类型包括方波生成指令和三角波生成指令；所述最终测试指令包括2.5ms的定时方波测试指令和2.5ms的定时三角波测试指令。

具体的，参考图4，对DSP的软件设计是通过仿真器烧写到其内部FLASH。

S1、测试系统指令中转定时电路上电后通过FPGA对DSP进行复位，DSP初始化完成后，清空工控机端（1端）收数地址、测试产品端（2端）收数地址FIFO，等待查询测试系统与产品收数地址FIFO深度；

S2、根据工控机与测试产品的通讯协议，测试产品上电1s内会将4字节问询指令（0xaa 0x55 0x01 0xdd）发给工控机;

S3、DSP在30ms内等待接收工控机发回的51字节测试指令；

S4、DSP查询测试产品端口收数地址深度，判断测试产品端是否收到正确的问询指令对应的应答指令，若是，则执行S5；

S5、DSP将51字节测试指令转发到测试产品端，并查询测试产品端收数地址深度，接收测试产品端的工作状态字并转发到工控机；

S6、DSP根据51字节测试指令的第23字节的指令内容进入不同的工作模式；

S61、当第23字节的指令内容为0x03=0x01时，DSP进入测控状态，即进入舵系统测试状态，执行S8；

S62、当第23字节的指令内容为0x03=0x02/0x03时，DSP进入维护、下载状态并且换波特率为921600并执行S7；

S63、当第23字节的指令内容为其他指令时，DSP进入飞控状态，波特率默认为115200并执行S7；

S7、接收工控机端口数据转发到测试产品端并接收测试产品反馈的数据转发到工控机，流程结束；

S8、DSP查询工控机端口收数地址深度，并接收6字节的第一测试指令；

S9、DSP判断第一测试指令的第3字节是否为0x0e，若否，则执行S7；若是，则DSP进入舵机测试流程，触发中断函数并将第一测试指令转发到测试产品；

S10、DSP接收工控机发送的6字节的第二测试指令并判断第3字节的指令内容；若第3字节的指令为0x01，则DSP生成2.5ms定时方波测试指令：0°~10°~0°~-10°~0°（5秒），发送到测试产品后等到测试产品反馈数据并转发到工控机；若第3字节的指令为0x02，则DSP生成2.5ms定时三角波测试指令：0°~10°~-10°~0°（4秒），发送到测试产品后等到测试产品反馈数据并转发到工控机，流程结束。

本实施例中，所述FPGA的接口包括异步串口收发模块、Xintf接口模块以及中断产生模块；异步串口收发模块分别与Xintf接口模块、所述工控机和所述测试产品连接；中断产生模块和Xintf接口模块与DSP连接。

本实施例中，所述异步串口收发模块用于接收外部设备发送的异步数据或向外部设备发送异步数据；所述Xintf接口模块用于与所述DSP进行数据交互；所述中断产生模块用于定时产生2.5ms的中断信号。

本实施例中，所述FPGA通过Verilog HDL语言实现，通过所述第二JTAG仿真器加载到FPGA中。

具体的，参考图5，测试系统指令中转定时电路中FPGA的接口软件主要包括异步串行通讯接口接收模块、异步串行通讯接口发送模块、Xintf接口模块以及中断产生模块；FPGA的软件设计通过Verilog HDL语言实现，通过第二JTAG仿真器加载到中转电路的FPGA中。各个模块的功能如下：异步串行通讯接口接收模块主要功能是接收外部设备发送的异步数据；异步串行通讯接口发送模块主要功能是向外部设备发送异步数据；Xintf接口模块主要功能是与DSP进行数据交互；中断产生模块主要功能是定时产生2.5ms中断信号。

本实施例中，所述供电配置电路采用RS-15系列开关电源，用于将220V交流电转换为12V直流电给所述中转定时电路供电；所述供电配置电路包括电源模块、控制开关、保险装置；所述电源模块通过地线和零线与220V交流电源连接，将220V交流电转换为12V直流电输出至中转定时电路；所述保险装置与220V交流电源和电源模块通过火线连接；控制开关与电源模块和中转定时电路连接。

具体的，针对当前的一体化测试系统内部没有12V直流电压源，采用RS-15系列开关电源设计了供电配置电路，用于将测试台内部220V交流电转换成12V直流为中转定时电路提供电压输入，具备短路保护、过载保护、过压及过温度保护功能。供电配置电路原理图见图2所示。对于内部空间受限的其他测试系统可进行灵活布局布线。

基于此，本电路以DSP+FPGA架构信息处理电路为硬件基础，通过软件设计实现定时测试指令数据生成的同时，不影响原测试系统与产品的数据通讯，满足了电子设备组合产品研制交付测试需求，填补了当前测试系统无法进行制导控制组合产品一体化集成测试的空白。同时该电路对测试系统改制相对容易，成本较低，对于其他需增加定时功能的测试系统进行适应性改进后可移植使用。

综上，本电路通过在测试系统内集成一块定时信号电路板，然后通过对DSP及FPGA进行软件设计，完成对原上位机测试软件与产品监控软件测试过程中的握手、指令及产品测试数据进行实时中转，根据不同的舵系统性能测试需求生成相应定时指令并发送到产品，满足在系统级产品对舵系统进行性能指标测试的需要，从而解决目前存在的无法对制导控制组合级产品进行集成测试的问题。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种测试系统指令中转定时装置，其特征在于，包括：中转定时电路，所述中转定时电路包括DSP、FPGA、第一电源芯片、第二电源芯片、第一JTAG仿真器、第二JTAG仿真器以及12V直流电源；DSP与第一JTAG仿真器、第一电源芯片、FPGA连接；FPGA与第二JTAG仿真器、第二电源芯片连接；FPGA包括第一端口和第二端口；第一端口通过RS422通信接口与工控机连接；第二端口通过RS422通信接口与测试产品连接；12V直流电源分别与第一电源芯片和第二电源芯片连接，用于分别对DSP和FPGA供电；DSP通过控制FPGA完成工控机与测试产品的握手、舵系统性能测试需求对应的定时指令生成以及完成工控机与测试产品之间的数据中转。

2.根据权利要求1所述的装置，其特征在于，所述FPGA的接口包括异步串口收发模块、Xintf接口模块以及中断产生模块；异步串口收发模块分别与Xintf接口模块、所述工控机和所述测试产品连接；中断产生模块和Xintf接口模块与DSP连接。

3.根据权利要求2所述的装置，其特征在于，所述异步串口收发模块用于接收外部设备发送的异步数据或向外部设备发送异步数据；所述Xintf接口模块用于所述FPGA与所述DSP进行数据交互；所述中断产生模块用于定时产生2.5ms的中断信号并输出至DSP。

4.根据权利要求3所述的装置，其特征在于，所述FPGA通过Verilog HDL语言实现，通过所述第二JTAG仿真器加载到FPGA中。

5.根据权利要求4所述的装置，其特征在于，还包括供电配置电路，所述供电配置电路采用RS-15系列开关电源，用于将220V交流电转换为12V直流电给所述中转定时电路供电；所述供电配置电路包括电源模块、控制开关、保险装置；所述电源模块通过地线和零线与220V交流电源连接，将220V交流电转换为12V直流电输出至中转定时电路；所述保险装置与220V交流电源和电源模块通过火线连接；控制开关与电源模块和中转定时电路连接。

6.一种适用于权利要求1-5任一项所述装置的测试系统指令中转定时方法，其特征在于，包括：

通过FPGA对DSP进行初始化后，由DSP配置中断函数以及清空FPGA的第一端口和第二端口的收数地址FIFO；

DSP基于工控机与测试产品之间的通信协议，完成工控机与测试产品的握手，获得51字节测试指令；

DSP判断51字节测试指令是否正确，若否，则仅通过FPGA的异步串口收发模块进行工控机与测试产品之间的数据中转；若是，则基于51字节测试指令的第23字节对应的指令进行舵系统性能测试需求对应的定时指令生成或通过FPGA的异步串口收发模块进行工控机与测试产品的数据中转。

7.根据权利要求6所述的方法，其特征在于，所述DSP基于工控机与测试产品之间的通信协议，完成工控机与测试产品的握手，获得51字节测试指令的步骤包括：

根据工控机与测试产品的通信协议，测试产品将4字节的问询指令通过FPGA的异步串口收发模块发送至工控机；

DSP通过所述第一端口接收工控机发送的51字节的测试指令并判断所述第二端口是否收到问询指令对应的应答指令，若是，则DSP控制FPGA的异步串口收发模块将51字节测试指令通过所述第二端口转发至测试产品；

DSP通过所述第二端口接收测试产品的工作状态字并通过所述第一端口转发到上位机，完成工控机与测试产品的握手。

8.根据权利要求7所述的方法，其特征在于，所述DSP判断51字节测试指令是否正确，若否，则仅通过FPGA的异步串口收发模块进行工控机与测试产品之间的数据中转；若是，则基于51字节测试指令的第23字节对应的指令进行舵系统性能测试需求对应的定时指令生成或通过FPGA的异步串口收发模块进行工控机与测试产品的数据中转的步骤包括：

DSP判断51字节测试指令的帧头和校验码是否正确，若否，则通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机；若是，判断51字节测试指令的第23字节对应的指令是否为测控指令或者软件上传指令；

若第23字节对应的指令为测控指令，则DSP接收中断产生模块的中断信号并触发中断函数，生成对应的定时指令然后依次通过FPGA的Xintf接口模块和异步串口收发模块发送至测试产品；

若第23字节对应的指令为软件上传指令，则DSP进入维护下载状态并通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机；

若第23字节对应的指令为除测控指令和软件上传指令外的其他指令，则通过FPGA的异步串口收发模块接收第一端口的数据转发到测试产品，并接收测试产品反馈的数据转发至工控机。

9.根据权利要求8所述的方法，其特征在于，所述若第23字节对应的指令为测控指令，则DSP接收中断产生模块的中断信号并触发中断函数，生成对应的定时指令然后依次通过FPGA的Xintf接口模块和异步串口收发模块发送至测试产品的步骤包括：

若第23字节对应的指令为测控指令，则DSP通过所述第一端口接收工控机发送的6字节的第一舵机测试指令；

判断6字节的第一舵机测试指令的第3字节对应的指令是否为舵机测试指令，若是，则DSP进入舵机测试，DSP接收中断产生模块的中断信号并触发中断函数，同时将6字节的第一舵机指令转发至测试产品；

通过所述第一端口接收6字节的第二舵机测试指令并确定6字节第二舵机测试指令的第3字节对应的指令类型，生成对应的定时指令；

将生成的定时指令依次通过FPGA的Xintf接口模块和异步串口收发模块发送至测试产品，并接收测试产品反馈的数据后转发至工控机。

10.根据权利要求9所述的方法，其特征在于，所述指令类型包括方波生成指令和三角波生成指令；所述定时指令包括2.5ms的定时方波测试指令和2.5ms的定时三角波测试指令。