CN107102612A - 一种逻辑控制单元 - Google Patents
一种逻辑控制单元 Download PDFInfo
- Publication number
- CN107102612A CN107102612A CN201710368304.7A CN201710368304A CN107102612A CN 107102612 A CN107102612 A CN 107102612A CN 201710368304 A CN201710368304 A CN 201710368304A CN 107102612 A CN107102612 A CN 107102612A
- Authority
- CN
- China
- Prior art keywords
- main control
- connector
- pcb substrate
- control chip
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15057—FPGA field programmable gate array
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种逻辑控制单元,包括:PCB基板,以及设置在所述PCB基板上的主控芯片、晶振和连接器;所述主控芯片通过所述PCB基板分别与所述晶振和所述连接器相连;所述晶振用于产生震荡频率,并将产生的震荡频率通过所述PCB基板提供给所述主控芯片;所述连接器用于连接外部服务器主板;所述主控芯片用于获取至少一个主板类型分别对应的配置信息;检测与所述连接器相连的所述外部服务器主板的当前类型,并确定所述当前类型所对应的当前配置信息,根据所述当前配置信息及所述震荡频率控制所述外部服务器主板。本发明提供的技术方案中,逻辑控制单元不再集成在服务器主板上,当需要修改逻辑控制单元时,无需修改相应的服务器主板。
Description
技术领域
本发明涉及计算机技术领域,特别涉及一种逻辑控制单元。
背景技术
随着电子及计算机技术的不断发展,逻辑控制单元的应用也日趋广泛。通过逻辑控制单元,可实现对服务器的上电时序、功能选择、监控信息处理等多种控制功能。
目前,实现上述各种功能的逻辑控制单元通常集成在服务器的主板上,即构成逻辑控制器的晶振及主控芯片直接集成在服务器的主板上。
由于逻辑控制单元直接集成在主板上,当需要对逻辑控制单元进行修改时,则需要对集成有逻辑控制单元的服务器主板整体进行修改。
发明内容
本发明实施例提供了一种逻辑控制单元,当需要对逻辑控制单元进行修改时,无需修改相应的服务器主板。
本发明提供了一种逻辑控制单元,包括:
PCB(Printed Circuit Board,印制电路板)基板,以及设置在所述PCB基板上的主控芯片、晶振和连接器;其中,
所述主控芯片通过所述PCB基板分别与所述晶振和所述连接器相连;
所述晶振,用于产生震荡频率,并将产生的震荡频率通过所述PCB基板提供给所述主控芯片;
所述连接器,用于连接外部服务器主板;
所述主控芯片,用于获取至少一个主板类型分别对应的配置信息;检测与所述连接器相连的所述外部服务器主板的当前类型,并确定所述当前类型所对应的当前配置信息,根据所述当前配置信息及所述震荡频率控制所述外部服务器主板。
优选地,
所述主控芯片包括:至少一个GPIO(General Purpose Input Output,通用输入输出)接口;其中,
所述至少一个GPIO接口通过所述PCB基板与所述连接器相连。
优选地,
所述主控芯片包括:至少一个I2C(Inter-Integrated Circuit)总线接口;其中,
所述至少一个I2C总线接口通过所述PCB基板与所述连接器相连。
优选地,
所述主控芯片,包括:至少一个UART(Universal Asynchronous Receiver/Transmitter,通用异步收发传输器)接口;其中,
所述至少一个UART接口通过所述PCB基板与所述连接器相连。
优选地,
所述主控芯片,包括:至少一个SGPIO(Serial General Purpose Input Output,串行通用输入输出)接口;其中,
所述SGPIO接口通过所述PCB基板与所述连接器相连;
优选地,
所述主控芯片,包括:电源输入接口;其中,
所述电源输入接口通过所述PCB基板与所述连接器相连。
优选地,
还包括:JTAG(Joint Test Action Group,联合测试工作组)接口;其中,
所述JTAG接口通过所述PCB基板与所述主控芯片相连。
优选地,
所述主控芯片包括:FPGA(Field-Programmable Gate Array,现场可编程门阵列)。
优选地,
还包括:存储芯片;其中,所述存储芯片通过所述PCB基板与所述FPGA相连;
所述存储芯片,用于存储至少一组配置信息。
优选地,
所述主控芯片,包括:CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)。
本发明实施例提供了一种逻辑控制单元,该逻辑控制单元通过将主控芯片、晶振及连接器等设置在一个PCB基板上,使得主控芯片可以通过PCB基板分别与晶振和连接器相连,连接器可与外部服务器主板相连,主控芯片则可获取至少一个主板类型分别对应的配置信息,检测与连接器相连的外部服务器主板的当前类型,并确定当前类型所对应的当前配置信息,然后根据当前配置信息及晶振提供的震荡频率控制外部服务器主板。综上可见,仅需要将该逻辑控制单元的连接件与服务器主板相连则可实现对外部服务器主板进行控制,当需要对逻辑控制单元进行修改时,无需修改相应的服务器主板。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种逻辑控制单元的结构示意图;
图2是本发明另一实施例提供的逻辑控制单元的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供了一种逻辑控制单元,包括:
PCB基板101,以及设置在所述PCB基板101上的主控芯片102、晶振103和连接器104;其中,
所述主控芯片102通过所述PCB基板101分别与所述晶振103和所述连接器104相连;
所述晶振103,用于产生震荡频率,并将产生的震荡频率通过所述PCB基板101提供给所述主控芯片102;
所述连接器104,用于连接外部服务器主板;
所述主控芯片102,用于获取至少一个主板类型分别对应的配置信息;检测与所述连接器104相连的所述外部服务器主板的当前类型,并确定所述当前类型所对应的当前配置信息,根据所述当前配置信息及所述震荡频率控制所述外部服务器主板。
本发明上述实施例中,该逻辑控制单元通过将主控芯片、晶振及连接器等设置在一个PCB基板上,使得主控芯片可以通过PCB基板分别与晶振和连接器相连,连接器可与外部服务器主板相连,主控芯片则可获取至少一个主板类型分别对应的配置信息,检测与连接器相连的外部服务器主板的当前类型,并确定当前类型所对应的当前配置信息,然后根据当前配置信息及晶振提供的震荡频率控制外部服务器主板。综上可见,仅需要将该逻辑控制单元的连接件与服务器主板相连则可实现对外部服务器主板进行控制,当需要对逻辑控制单元进行修改时,无需修改相应的服务器主板。
应当理解的是,PCB基板上可部署相应数量及规格的高速走线,主控芯片可具体通过PCB基板上的这些高速走线实现分别连接晶振、连接器以及其他相应的组件。
本发明一个实施例中,如图2所示,所述主控芯片102包括:至少一个GPIO接口1021;其中,所述至少一个GPIO接口1021通过所述PCB基板101与所述连接器相连104。这里,一个GPIO接口中可以包括三个GPIO管脚,主控芯片工作时,可根据服务器主板通过连接器向三个GPIO管脚分别传输的信号判断出服务器主板的类型,进而确定出于该主板类型相对应的配置信息,主控芯片则可根据配置信息及晶振提供的震荡频率对与连接件相连的服务器主板进行相应的控制;比如,通过GPIO接口及与其相连的连接器向外部服务器主板输出相应的电源使能信号以实现对主板的上电时序进行控制。
本发明一个实施例中,如图2所示,所述主控芯片102包括:至少一个I2C总线接口1022;其中,所述至少一个I2C总线接口1022通过所述PCB基板101与所述连接器104相连。这里,主控芯片可以通过该I2C总线接口和连接器向与连接器相连的主板输出该主控芯片的版本信息。
本发明一个实施例中,如图2所示,所述主控芯片102,包括:至少一个通用异步收发传输器UART接口1023;其中,所述至少一个UART接口1023通过所述PCB基板101与所述连接器104相连。这里,UART接口1023可以用于向服务器主板传输相应的字符串。
本发明一个实施例中,如图2所示,所述主控芯片102,包括:至少一个串行通用输入输出SGPIO接口1024;其中,所述SGPIO接口1024通过所述PCB基板101与所述连接器104相连。这里,SGPIO接口可以用于接收服务器主板通过连接器向主控芯片传递的硬盘状态。
本发明一个实施例中,如图2所示,所述主控芯片102,包括:电源输入接口1025;其中,所述电源输入接口1025通过所述PCB基板101与所述连接器104相连。这里,当连接器与外部服务器主板相连时,电源输入接口则可从与连接器相连的服务器主板上取点,使得主控芯片工作。
本发明一个实施例中,如图2所示,还包括:联合测试工作组JTAG接口201;其中,所述JTAG接口201通过所述PCB基板101与所述主控芯片102相连。这里,JTAG接口可以用于用于向主控芯片各个主板类型所分别对应的配置信息。
本发明一个实施例中,所述主控芯片102包括:现场可编程门阵列FPGA。
相应的,本发明一个实施例中,当所述主控芯片包括FPGA时,所述逻辑控制单元,还包括:存储芯片(附图中未示出);其中,所述存储芯片通过所述PCB基板101与所述FPGA相连;所述存储芯片,用于存储至少一个主板类型所分别对应的配置信息。这里,当主控芯片包括FPGA时,至少一个主板类型所分别对应的配置信息可存储到存储芯片中,当且仅当主控芯片工作时,FPGA从存储芯片中读取相应的配置信息。
本发明一个实施例中,所述主控芯片102,包括:CPLD。这里,当主控芯片包括CPLD时,CPLD可直接存储获取的至少一个主板类型所分别对应的配置信息。
综上所述,本发明各个实施例至少具有如下有益效果:
1、本发明一实施例中,该逻辑控制单元通过将主控芯片、晶振及连接器等设置在一个PCB基板上,使得主控芯片可以通过PCB基板分别与晶振和连接器相连,连接器可与外部服务器主板相连,主控芯片则可获取至少一个主板类型分别对应的配置信息,检测与连接器相连的外部服务器主板的当前类型,并确定当前类型所对应的当前配置信息,然后根据当前配置信息及晶振提供的震荡频率控制外部服务器主板。综上可见,仅需要将该逻辑控制单元的连接件与服务器主板相连则可实现对外部服务器主板进行控制,当需要对逻辑控制单元进行修改时,无需修改相应的服务器主板。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个······”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (10)
1.一种逻辑控制单元,其特征在于,包括:
印制电路板PCB基板,以及设置在所述PCB基板上的主控芯片、晶振和连接器;其中,
所述主控芯片通过所述PCB基板分别与所述晶振和所述连接器相连;
所述晶振,用于产生震荡频率,并将产生的震荡频率通过所述PCB基板提供给所述主控芯片;
所述连接器,用于连接外部服务器主板;
所述主控芯片,用于获取至少一个主板类型分别对应的配置信息;检测与所述连接器相连的所述外部服务器主板的当前类型,并确定所述当前类型所对应的当前配置信息,根据所述当前配置信息及所述震荡频率控制所述外部服务器主板。
2.根据权利要求1所述的逻辑控制单元,其特征在于,
所述主控芯片包括:至少一个通用输入输出GPIO接口;其中,
所述至少一个GPIO接口通过所述PCB基板与所述连接器相连。
3.根据权利要求1所述的逻辑控制单元,其特征在于,
所述主控芯片包括:至少一个I2C总线接口;其中,
所述至少一个I2C总线接口通过所述PCB基板与所述连接器相连。
4.根据权利要求1所述的逻辑控制单元,其特征在于,
所述主控芯片,包括:至少一个通用异步收发传输器UART接口;其中,
所述至少一个UART接口通过所述PCB基板与所述连接器相连。
5.根据权利要求1所述的逻辑控制单元,其特征在于,
所述主控芯片,包括:至少一个串行通用输入输出SGPIO接口;其中,
所述SGPIO接口通过所述PCB基板与所述连接器相连;
6.根据权利要求1所述的逻辑控制单元,其特征在于,
所述主控芯片,包括:电源输入接口;其中,
所述电源输入接口通过所述PCB基板与所述连接器相连。
7.根据权利要求1所述的逻辑控制单元,其特征在于,
还包括:联合测试工作组JTAG接口;其中,
所述JTAG接口通过所述PCB基板与所述主控芯片相连。
8.根据权利要求1至7中任一所述的逻辑控制单元,其特征在于,
所述主控芯片包括:现场可编程门阵列FPGA。
9.根据权利要求8所述的逻辑控制单元,其特征在于,
还包括:存储芯片;其中,所述存储芯片通过所述PCB基板与所述FPGA相连;
所述存储芯片,用于存储至少一组配置信息。
10.根据权利要求1至6中任一所述的逻辑控制单元,其特征在于,
所述主控芯片,包括:复杂可编程逻辑器件CPLD。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710368304.7A CN107102612A (zh) | 2017-05-23 | 2017-05-23 | 一种逻辑控制单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710368304.7A CN107102612A (zh) | 2017-05-23 | 2017-05-23 | 一种逻辑控制单元 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107102612A true CN107102612A (zh) | 2017-08-29 |
Family
ID=59670308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710368304.7A Pending CN107102612A (zh) | 2017-05-23 | 2017-05-23 | 一种逻辑控制单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107102612A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111352493A (zh) * | 2018-12-21 | 2020-06-30 | 纬颖科技服务股份有限公司 | 电源控制方法及其相关计算机系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840260A (zh) * | 2009-03-17 | 2010-09-22 | 英业达股份有限公司 | 电脑系统 |
CN103425554A (zh) * | 2012-05-18 | 2013-12-04 | 鸿富锦精密工业(深圳)有限公司 | 主板侦测装置及方法 |
KR20130137439A (ko) * | 2012-06-07 | 2013-12-17 | 주식회사 비츠로시스 | 오제어 방지 기능을 적용한 rtu do 모듈 장치 |
EP2827205A2 (en) * | 2013-07-18 | 2015-01-21 | LSIS Co., Ltd. | Remote terminal device and method of operating the same |
CN105242939A (zh) * | 2015-09-11 | 2016-01-13 | 三星半导体(中国)研究开发有限公司 | 将固件烧写到主板的连接器和利用连接器烧写固件的方法 |
CN106598895A (zh) * | 2016-11-29 | 2017-04-26 | 广州视源电子科技股份有限公司 | 一种功能小板识别系统和方法 |
-
2017
- 2017-05-23 CN CN201710368304.7A patent/CN107102612A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840260A (zh) * | 2009-03-17 | 2010-09-22 | 英业达股份有限公司 | 电脑系统 |
CN103425554A (zh) * | 2012-05-18 | 2013-12-04 | 鸿富锦精密工业(深圳)有限公司 | 主板侦测装置及方法 |
KR20130137439A (ko) * | 2012-06-07 | 2013-12-17 | 주식회사 비츠로시스 | 오제어 방지 기능을 적용한 rtu do 모듈 장치 |
EP2827205A2 (en) * | 2013-07-18 | 2015-01-21 | LSIS Co., Ltd. | Remote terminal device and method of operating the same |
CN105242939A (zh) * | 2015-09-11 | 2016-01-13 | 三星半导体(中国)研究开发有限公司 | 将固件烧写到主板的连接器和利用连接器烧写固件的方法 |
CN106598895A (zh) * | 2016-11-29 | 2017-04-26 | 广州视源电子科技股份有限公司 | 一种功能小板识别系统和方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111352493A (zh) * | 2018-12-21 | 2020-06-30 | 纬颖科技服务股份有限公司 | 电源控制方法及其相关计算机系统 |
CN111352493B (zh) * | 2018-12-21 | 2022-02-01 | 纬颖科技服务股份有限公司 | 电源控制方法及其相关计算机系统 |
US11327546B2 (en) | 2018-12-21 | 2022-05-10 | Wiwynn Corporation | Power control method and related computer system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109558371A (zh) | 管理控制器与微控制器之间的串行连接 | |
CN108111382A (zh) | 基于i3c总线的通信装置及其通信方法 | |
CN106789496A (zh) | 一种用于运载火箭的光纤惯组1553b通讯接口电路 | |
CN103678211A (zh) | Usb接口的信号传输方法及其装置 | |
CN107038105A (zh) | 硬盘提示灯的处理装置 | |
JP5986026B2 (ja) | ホスト装置、ホスト装置の制御方法及び半導体装置 | |
CN108957164A (zh) | 一种扣板的测试装置及测试方法 | |
US7353138B2 (en) | System state monitoring circuit | |
CN212846570U (zh) | Type-C接口电路及触控一体机 | |
CN107102612A (zh) | 一种逻辑控制单元 | |
EP1970816B1 (en) | A conversion circuit | |
CN115904844A (zh) | 一种用于打印boot信息的uart仿真模型及其工作方法 | |
CN109460378A (zh) | 一种接口电路、信号处理方法、器件及介质 | |
CN109542732A (zh) | 一种集群日志收集方法、装置和计算机可读存储介质 | |
CN101290607B (zh) | 一种芯片调试接口装置 | |
CN108388481B (zh) | Olt设备的智能看门狗电路系统 | |
CN104123257A (zh) | 通用串行总线装置、通信方法及计算机可读存储介质 | |
CN106584862A (zh) | 一种内置Web服务的3D打印WIFI控制系统及其控制方法 | |
CN208905220U (zh) | 一种can通讯声音产品的功能检测装置 | |
CN203338347U (zh) | 一种计算机主板故障检测装置的接口电路 | |
CN108132902B (zh) | 一种可自适应电压的uart转usb系统和方法 | |
CN213211018U (zh) | 信号处理板卡 | |
Yi et al. | Design of USB-UART interface converter and its FPGA implementation | |
CN104753613A (zh) | 一种串口通信测试设备及测试方法 | |
CN202372977U (zh) | 基于fpga实现的usb主设备端接口结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170829 |
|
RJ01 | Rejection of invention patent application after publication |