CN118176592A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN118176592A
CN118176592A CN202280073195.5A CN202280073195A CN118176592A CN 118176592 A CN118176592 A CN 118176592A CN 202280073195 A CN202280073195 A CN 202280073195A CN 118176592 A CN118176592 A CN 118176592A
Authority
CN
China
Prior art keywords
electrode
source
gap
gate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280073195.5A
Other languages
English (en)
Inventor
中野佑纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN118176592A publication Critical patent/CN118176592A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置包括：具有主面的芯片；配置在上述主面之上的主面电极；以及具有包覆上述主面电极的导体层以及在剖视时在厚度方向上贯通上述导体层的间隙部，且固定为与上述主面电极同电位的端子电极。

Description

半导体装置
技术领域
本申请主张基于2021年11月5日向日本国专利局提出的日本特愿2021－181312号的优先权，该申请的全部公开内容在此通过引用而录入。本公开涉及半导体装置。
背景技术
专利文献1公开了包括半导体基板、电极以及保护层的半导体装置。电极配置在半导体基板之上。保护层具有包括无机保护层以及有机保护层的层叠构造，且包覆电极。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2019/0080976号说明书
发明内容
发明所要解决的课题
一个实施方式提供能够提高信赖性的半导体装置。
用于解决课题的方案
一个实施方式提供一种半导体装置，包括：芯片，其具有主面；主面电极，其配置在上述主面之上；以及端子电极，其具有包覆上述主面电极的导体层、以及在剖视时在厚度方向上贯通上述导体层的间隙部，且固定为与上述主面电极同电位。
一个实施方式提供一种半导体装置，包括：芯片，其具有主面；栅极电极，其配置在上述主面之上；源极电极，其从上述栅极电极空出间隔配置在上述主面之上；栅极端子电极，其配置在上述栅极电极之上；以及源极端子电极，其具有包覆上述源极电极的源极导体层、以及在剖视时在厚度方向上贯通上述源极导体层的间隙部。
上述的或者其它目的、特征以及效果通过参照附图来说明的实施方式而变得清楚。
附图说明
图1是表示第一实施方式的半导体装置的俯视图。
图2是沿图1所示的II-II线的剖视图。
图3是沿图1所示的III-III线的剖视图。
图4是表示芯片的内方部的主要部分的放大俯视图。
图5是沿图4所示的V-V线的剖视图。
图6是表示芯片的周缘部的主要部分的放大剖视图。
图7是表示栅极电极以及源极电极的布局例的俯视图。
图8是表示上绝缘膜的布局例的俯视图。
图9是表示制造时所使用的晶片构造的俯视图。
图10是表示图9所示的设备区域的剖视图。
图11A是表示图1所示的半导体装置的制法例的剖视图。
图11B是表示图11A之后的工序的剖视图。
图11C是表示图11B之后的工序的剖视图。
图11D是表示图11C之后的工序的剖视图。
图11E是表示图11D之后的工序的剖视图。
图11F是表示图11E之后的工序的剖视图。
图11G是表示图11F之后的工序的剖视图。
图11H是表示图11G之后的工序的剖视图。
图11I是表示图11H之后的工序的剖视图。
图12是表示第二实施方式的半导体装置的俯视图。
图13是表示第三实施方式的半导体装置的俯视图。
图14是表示沿图13所示的XIV-XIV线的剖视图。
图15是表示图13所示的半导体装置的电的结构的电路图。
图16是表示第四实施方式的半导体装置的俯视图。
图17是表示沿图16所示的XVII-XVII线的剖视图。
图18是表示第五实施方式的半导体装置的俯视图。
图19是表示第六实施方式的半导体装置的俯视图。
图20是表示第七实施方式的半导体装置的俯视图。
图21是表示第八实施方式的半导体装置的俯视图。
图22是表示沿图21所示的XXII-XXII线的剖视图。
图23是表示应用于各实施方式的芯片的变形例的剖视图。
图24是表示应用于各实施方式的间隙部的变形例的俯视图。
图25是表示应用于各实施方式的间隙部的变形例的俯视图。
图26是表示应用于各实施方式的封固绝缘体的变形例的剖视图。
图27是表示应用于各实施方式的栅极端子电极的变形例的俯视图。
图28是表示搭载有第一～第七实施方式的半导体装置的封装件的俯视图。
图29是表示搭载有第八实施方式的半导体装置的封装件的俯视图。
图30是表示搭载有第一～第七实施方式的半导体装置以及第八实施方式的半导体装置的封装件的立体图。
图31是图30所示的封装件的分解立体图。
图32是沿图30所示的XXXII-XXXII线的剖视图。
具体实施方式
以下，参照附图对实施方式进行详细说明。附图是示意图，并非严格地图示，比例尺等未必一致。另外，对于附图之间对应的构造标注同一参照符号，省略或者简化重复的说明。对于省略或者简化了说明的构造，应用在省略或者简化之前进行的说明。
图1是表示第一实施方式的半导体装置1A的俯视图。图2是沿图1所示的II-II线的剖视图。图3是沿图1所示的III-III线的剖视图。图4是表示芯片2的内方部的主要部分的放大俯视图。图5是沿图4所示的V-V线的剖视图。图6是表示芯片2的周缘部的主要部分的放大剖视图。图7是表示栅极电极30以及源极电极32的布局例的俯视图。图8是表示上绝缘膜38的布局例的俯视图。
参照图1～图8，在该方式(this embodiment)中，半导体装置1A包含宽带隙半导体的单晶，且包含形成为六面体形状(具体而言为长方体形状)的芯片2。也就是，半导体装置1A是“宽带隙半导体装置”。芯片2也可以称为“半导体芯片”或者“宽带隙半导体芯片”。宽带隙半导体是具有超过Si(硅)的带隙的带隙的半导体。例示出GaN(氮化镓)、SiC(碳化硅)以及C(金刚石)作为宽带隙半导体。
在该方式中，芯片2作为宽带隙半导体的一例是包含六方晶的SiC单晶的“SiC芯片”。也就是，半导体装置1A是“SiC半导体装置”。六方晶的SiC单晶具有包含2H(Hexagonal)－SiC单晶、4H－SiC单晶、6H－SiC单晶等的多种的多晶类型。在该方式中，示出了芯片2包含4H－SiC单晶的例子，但并不排除其它多晶类型的选择。
芯片2具有一方侧的第一主面3、另一方侧的第二主面4、以及连接第一主面3及第二主面4的第一～第四侧面5A～5D。第一主面3以及第二主面4在从它们的法线方向Z观察的俯视(以下简称为“俯视”。)时形成为四边形状。法线方向Z也是芯片2的厚度方向。第一主面3以及第二主面4优选由SiC单晶的c面形成。
该情况下，优选第一主面3由SiC单晶的硅面形成，第二主面4由SiC单晶的碳面形成。第一主面3以及第二主面4也可以具有在预定的偏离方向上相对于c面以预定的角度倾斜的偏离角。偏离方向优选为SiC单晶的a轴方向([11－20]方向)。偏离角也可以为超过0°且10°以下。偏离角优选为5°以下。第二主面4既可以由具有研磨痕的研磨面构成、也可以由不具有研磨痕的平滑面构成。
第一侧面5A以及第二侧面5B在沿第一主面3的第一方向X上延伸，且在与第一方向X交叉(具体而言为正交)的第二方向Y上对置。第三侧面5C以及第四侧面5D在第二方向Y上延伸，且在第一方向X上对置。也可以是第一方向X是SiC单晶的m轴方向([1－100]方向)，第二方向Y是SiC单晶的a轴方向。当然，也可以是第一方向X是SiC单晶的a轴方向，第二方向Y是SiC单晶的m轴方向。第一～第四侧面5A～5D既可以由具有研磨痕的研磨面构成、也可以由不具有研磨痕的平滑面构成。
芯片2也可以在法线方向Z上具有5μm以上且250μm以下的厚度。芯片2的厚度也可以为100μm以下。芯片2的厚度优选为50μm以下。芯片2的厚度特别优选为40μm以下。第一～第四侧面5A～5D也可以在俯视时具有0.5mm以上且10mm以下的长度。
第一～第四侧面5A～5D的长度优选为1mm以上。第一～第四侧面5A～5D的长度特别优选为2mm以上。也就是，芯片2优选具有1mm见方以上(优选为2mm见方以上)的平面面积，在俯视时具有100μm以下(优选为50μm以下)的厚度。在该方式中，第一～第四侧面5A～5D的长度设定为4mm以上且6mm以下的范围。
半导体装置1A包括在芯片2内形成于第一主面3侧的区域(表层部)的n型(第一导电型)的第一半导体区域6。第一半导体区域6形成为沿第一主面3延伸的层状，且从第一主面3以及第一～第四侧面5A～5D露出。在该方式中，第一半导体区域6由外延层(具体而言为SiC外延层)构成。第一半导体区域6也可以在法线方向Z上具有1μm以上且50μm以下的厚度。第一半导体区域6的厚度优选为3μm以上且30μm以下。第一半导体区域6的厚度特别优选为5μm以上且25μm以下。
半导体装置1A包括在芯片2内形成于第二主面4侧的区域(表层部)的n型的第二半导体区域7。第二半导体区域7形成为沿第二主面4延伸的层状，且从第二主面4以及第一～第四侧面5A～5D露出。第二半导体区域7具有比第一半导体区域6高的n型杂质浓度，且与第一半导体区域6电连接。在该方式中，第二半导体区域7由半导体基板(具体而言为SiC半导体基板)构成。也就是，芯片2具有包括半导体基板以及外延层的层叠构造。
第二半导体区域7也可以在法线方向Z上具有1μm以上且200μm以下的厚度。第二半导体区域7的厚度优选为5μm以上且50μm以下。第二半导体区域7的厚度特别优选为5μm以上且20μm以下。若考虑在第一半导体区域6产生的误差，则第二半导体区域7的厚度优选为10μm以上。第二半导体区域7的厚度最优选为小于第一半导体区域6的厚度。根据具有比较小的厚度的第二半导体区域7，能够削减第二半导体区域7引起的电阻值(例如接通电阻)。当然，第二半导体区域7的厚度也可以超过第一半导体区域6的厚度。
半导体装置1A包括形成于第一主面3的活性面8(active surface)、外侧面9(outer surface)以及第一～第四连接面10A～10D(connecting surface)。活性面8、外侧面9以及第一～第四连接面10A～10D在第一主面3划分台面部11(台地)。活性面8也可以称为“第一面部”、外侧面9也可以称为“第二面部”、第一～第四连接面10A～10D也可以称为“连接面部”。活性面8、外侧面9以及第一～第四连接面10A～10D(也就是台面部11)也可以被视为芯片2(第一主面3)的构成要素。
活性面8从第一主面3的周缘(第一～第四侧面5A～5D)向内方空出间隔地形成。活性面8具有在第一方向X以及第二方向Y上延伸的平坦面。在该方式中，活性面8在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的四边形状。
外侧面9位于活性面8外，从活性面8向芯片2的厚度方向(第二主面4侧)凹陷。具体而言，外侧面9以小于第一半导体区域6的厚度的深度凹陷，以使第一半导体区域6露出。外侧面9在俯视时沿活性面8以带状延伸，形成为包围活性面8的环状(具体而言为四边环状)。外侧面9具有在第一方向X以及第二方向Y上延伸的平坦面，相对于活性面8大致平行地形成。外侧面9与第一～第四侧面5A～5D相连。
第一～第四连接面10A～10D在法线方向Z上延伸，将活性面8以及外侧面9连接。第一连接面10A位于第一侧面5A侧，第二连接面10B位于第二侧面5B侧，第三连接面10C位于第三侧面5C侧，第四连接面10D位于第四侧面5D侧。第一连接面10A以及第二连接面10B在第一方向X上延伸，且在第二方向Y上对置。第三连接面10C以及第四连接面10D在第二方向Y上延伸，且在第一方向X上对置。
第一～第四连接面10A～10D也可以以划分四棱柱状的台面部11的方式在活性面8以及外侧面9之间大致垂直地延伸。第一～第四连接面10A～10D也可以以划分四棱锥台状的台面部11的方式从活性面8朝向外侧面9向斜下倾斜。这样，半导体装置1A包括在第一主面3形成于第一半导体区域6的台面部11。台面部11仅形成于第一半导体区域6，而不形成于第二半导体区域7。
半导体装置1A包括形成于活性面8(第一主面3)的MISFET(Metal InsulatorSemiconductor Field Effect Transistor，金属绝缘体半导体场效应晶体管)构造12。在图2以及图3中，用虚线简化地示出MISFET构造12。以下，参照图4以及图5，对MISFET构造12的具体的构造进行说明。
MISFET构造12包括形成于活性面8的表层部的p型(第二导电型)的主体区域13。主体区域13从第一半导体区域6的底部向活性面8侧空出间隔地形成。主体区域13形成为沿活性面8延伸的层状。主体区域13也可以从第一～第四连接面10A～10D的一部分露出。
MISFET构造12包括形成于主体区域13的表层部的n型的源极区域14。源极区域14具有比第一半导体区域6高的n型杂质浓度。源极区域14从主体区域13的底部向活性面8侧空出间隔地形成。源极区域14形成为沿活性面8延伸的层状。源极区域14也可以从活性面8的全域露出。源极区域14也可以从第一～第四连接面10A～10D的一部分露出。源极区域14在与第一半导体区域6之间且在主体区域13内形成通道。
MISFET构造12包括形成于活性面8的多个栅极构造15。多个栅极构造15在俯视时在第一方向X上空出间隔地排列，且分别形成为在第二方向Y上延伸的带状。多个栅极构造15贯通主体区域13以及源极区域14而到达第一半导体区域6。多个栅极构造15控制主体区域13内的通道的反转以及非反转。
在该方式中，各栅极构造15包括栅极沟槽15a、栅极绝缘膜15b以及栅极埋设电极15c。栅极沟槽15a形成于活性面8，划分栅极构造15的壁面。栅极绝缘膜15b包覆栅极沟槽15a的壁面。栅极埋设电极15c隔着栅极绝缘膜15b埋设于栅极沟槽15a，隔着栅极绝缘膜15b而与通道对置。
MISFET构造12包括形成于活性面8的多个源极构造16。多个源极构造16在活性面8中分别配置于相邻的一对栅极构造15之间的区域。多个源极构造16分别形成为在俯视时在第二方向Y上延伸的带状。多个源极构造16贯通主体区域13以及源极区域14而到达第一半导体区域6。多个源极构造16具有超过栅极构造15的深度的深度。具体而言，多个源极构造16具有与外侧面9的深度大致相等的深度。
各源极构造16包括源极沟槽16a、源极绝缘膜16b以及源极埋设电极16c。源极沟槽16a形成于活性面8，划分源极构造16的壁面。源极绝缘膜16b包覆源极沟槽16a的壁面。源极埋设电极16c隔着源极绝缘膜16b埋设于源极沟槽16a。
MISFET构造12包括多个p型的接触区域17，该多个p型的接触区域17在芯片2内分别形成于沿多个源极构造16的区域。多个接触区域17具有比主体区域13高的p型杂质浓度。各接触区域17包覆各源极构造16的侧壁以及底壁，且与主体区域13电连接。
MISFET构造12包括多个p型的阱区域18，该多个p型的阱区域18在芯片2内分别形成于沿多个源极构造16的区域。各阱区域18也可以具有比主体区域13高、且比接触区域17低的p型杂质浓度。各阱区域18隔着对应的接触区域17包覆对应的源极构造16。各阱区域18包覆对应的源极构造16的侧壁以及底壁，且与主体区域13以及接触区域17电连接。
参照图6，半导体装置1A包括形成于外侧面9的表层部的p型的外部接触区域19。外部接触区域19具有超过主体区域13的p型杂质浓度的p型杂质浓度。外部接触区域19在俯视时从活性面8的周缘以及外侧面9的周缘空出间隔地形成，且形成为沿活性面8延伸的带状。
在该方式中，外部接触区域19在俯视时形成为包围活性面8的环状(具体而言为四边环状)。外部接触区域19从第一半导体区域6的底部向外侧面9空出间隔地形成。外部接触区域19相对于多个栅极构造15(源极构造16)的底壁位于第一半导体区域6的底部侧。
半导体装置1A包括形成于外侧面9的表层部的p型的外部阱区域20。外部阱区域20具有小于外部接触区域19的p型杂质浓度的p型杂质浓度。外部阱区域20的p型杂质浓度优选与阱区域18的p型杂质浓度大致相等。外部阱区域20在俯视时形成于活性面8的周缘以及外部接触区域19之间的区域，且形成为沿活性面8延伸的带状。
在该方式中，外部阱区域20在俯视时形成为包围活性面8的环状(具体而言为四边环状)。外部阱区域20从第一半导体区域6的底部向外侧面9空出间隔地形成。外部阱区域20也可以形成为比外部接触区域19深。外部阱区域20相对于多个栅极构造15(源极构造16)的底壁位于第一半导体区域6的底部侧。
外部阱区域20与外部接触区域19电连接。在该方式中，外部阱区域20从外部接触区域19侧朝向第一～第四连接面10A～10D延伸，且包覆第一～第四连接面10A～10D。外部阱区域20在活性面8的表层部中与主体区域13电连接。
半导体装置1A包括在外侧面9的表层部中形成于外侧面9的周缘以及外部接触区域19之间的区域的至少一个(优选为两个以上且二十个以下)的p型的场区域21。在该方式中，半导体装置1A包括五个场区域21。多个场区域21在外侧面9中缓和芯片2内的电场。场区域21的个数、宽度、深度、p型杂质浓度等是任意的，可根据应缓和的电场来取得各种值。
多个场区域21从外部接触区域19侧向外侧面9的周缘侧空出间隔地排列。多个场区域21在俯视时形成为沿活性面8延伸的带状。在该方式中，多个场区域21在俯视时形成为包围活性面8的环状(具体而言为四边环状)。由此，多个场区域21分别形成为FLR(FieldLimiting Ring)区域。
多个场区域21从第一半导体区域6的底部向外侧面9空出间隔地形成。多个场区域21相对于多个栅极构造15(源极构造16)的底壁位于第一半导体区域6的底部侧。多个场区域21也可以形成为比外部接触区域19深。最内的场区域21也可以与外部接触区域19连接。
半导体装置1A包括包覆第一主面3的主面绝缘膜25。主面绝缘膜25也可以包括氧化硅膜、氮化硅膜以及氮氧化硅膜中的至少一个。在该方式中，主面绝缘膜25具有由氧化硅膜构成的单层构造。主面绝缘膜25特别优选包括由芯片2的氧化物构成的氧化硅膜。
主面绝缘膜25包覆活性面8、外侧面9以及第一～第四连接面10A～10D。主面绝缘膜25与栅极绝缘膜15b以及源极绝缘膜16b相连，以使栅极埋设电极15c以及源极埋设电极16c露出的方式包覆活性面8。主面绝缘膜25以包覆外部接触区域19、外部阱区域20以及多个场区域21的方式，包覆外侧面9以及第一～第四连接面10A～10D。
主面绝缘膜25也可以与第一～第四侧面5A～5D相连。该情况下，主面绝缘膜25的外壁也可以由具有研磨痕的研磨面构成。主面绝缘膜25的外壁也可以形成第一～第四侧面5A～5D和一个研磨面。当然，主面绝缘膜25的外壁也可以从外侧面9的周缘向内方空出间隔地形成，且使第一半导体区域6从外侧面9的周缘部露出。
半导体装置1A包括在外侧面9中以包覆第一～第四连接面10A～10D中的至少一个的方式形成于主面绝缘膜25之上的侧壁构造26。在该方式中，侧壁构造26在俯视时形成为包围活性面8的环状(四边环状)。侧壁构造26也可以具有跃上活性面8之上的部分。侧壁构造26也可以包含无机绝缘体或者多晶硅。侧壁构造26也可以是与源极构造16电连接的侧壁构造配线。
半导体装置1A包括形成于主面绝缘膜25之上的层间绝缘膜27。层间绝缘膜27也可以包括氧化硅膜、氮化硅膜以及氮氧化硅膜中的至少一个。在该方式中，层间绝缘膜27具有由氧化硅膜构成的单层构造。
层间绝缘膜27隔着主面绝缘膜25包覆活性面8、外侧面9以及第一～第四连接面10A～10D。具体而言，层间绝缘膜27经由侧壁构造26包覆活性面8、外侧面9以及第一～第四连接面10A～10D。层间绝缘膜27在活性面8侧包覆MISFET构造12，在外侧面9侧包覆外部接触区域19、外部阱区域20以及多个场区域21。
在该方式中，层间绝缘膜27与第一～第四侧面5A～5D相连。层间绝缘膜27的外壁也可以由具有研磨痕的研磨面构成。层间绝缘膜27的外壁也可以形成第一～第四侧面5A～5D和一个研磨面。当然，层间绝缘膜27的外壁也可以从外侧面9的周缘向内方空出间隔地形成，且使第一半导体区域6从外侧面9的周缘部露出。
半导体装置1A包含配置在第一主面3(层间绝缘膜27)之上的栅极电极30。栅极电极30也可以称为“栅极主面电极”。栅极电极30从第一主面3的周缘空出间隔地配置在第一主面3的内方部。在该方式中，栅极电极30配置在活性面8之上。具体而言，栅极电极30在活性面8的周缘部中配置在接近第三连接面10C(第三侧面5C)的中央部的区域。在该方式中，栅极电极30在俯视时形成为四边形状。当然，栅极电极30也可以在俯视时形成为四边形状以外的多边形状、圆形状或者椭圆形状。
栅极电极30优选具有第一主面3的25％以下的平面面积。栅极电极30的平面面积也可以为第一主面3的10％以下。栅极电极30也可以具有0.5μm以上且15μm以下的厚度。栅极电极30包含栅极下侧导体层31。栅极下侧导体层31也可以包含Ti膜、TiN膜、W膜、Al膜、Cu膜、Al合金膜、Cu合金膜以及导电性多晶硅膜中的至少一种。
栅极下侧导体层31也可以包含纯Cu膜(纯度为99％以上的Cu膜)、纯Al膜(纯度为99％以上的Al膜)、AlCu合金膜、AlSi合金膜、以及AlSiCu合金膜中的至少一个。在该方式中，栅极下侧导体层31具有包含从芯片2侧依次层叠的Ti膜以及Al合金膜(在该方式中为AlSiCu合金膜)的层叠构造。
半导体装置1A包括从栅极电极30空出间隔地配置在第一主面3(层间绝缘膜27)之上的源极电极32。源极电极32也可以称为“源极主面电极”。源极电极32从第一主面3的周缘空出间隔地配置在第一主面3的内方部。在该方式中，源极电极32配置在活性面8之上。在该方式中，源极电极32具有主体电极部33、以及至少一个(在该方式为多个)引出电极部34A、34B。
主体电极部33在俯视时从栅极电极30空出间隔地配置在第四侧面5D(第四连接面10D)侧的区域，且在第一方向X上与栅极电极30对置。在该方式中，主体电极部33在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(具体而言为四边形状)。
多个引出电极部34A、34B包括一方侧(第一侧面5A侧)的第一引出电极部34A、以及另一方侧(第二侧面5B侧)的第二引出电极部34B。第一引出电极部34A在俯视时从主体电极部33相对于栅极电极30向位于第二方向Y的一方侧(第一侧面5A侧)的区域引出，且在第二方向Y上与栅极电极30对置。
第二引出电极部34B在俯视时从主体电极部33相对于栅极电极30向位于第二方向Y的另一方侧(第二侧面5B侧)的区域引出，且在第二方向Y上与栅极电极30对置。也就是，多个引出电极部34A、34B在俯视时从第二方向Y的两侧夹住栅极电极30。
源极电极32(主体电极部33以及引出电极部34A、34B)贯通层间绝缘膜27以及主面绝缘膜25，且与多个源极构造16、源极区域14以及多个阱区域18电连接。当然，源极电极32也可以不具有引出电极部34A、34B，而是仅由主体电极部33构成。源极电极32具有超过栅极电极30的平面面积的平面面积。源极电极32的平面面积优选为第一主面3的50％以上。源极电极32的平面面积特别优选为第一主面3的75％以上。
源极电极32包含源极下侧导体层35。源极下侧导体层35也可以包含Ti膜、TiN膜、W膜、Al膜、Cu膜、Al合金膜、Cu合金膜以及导电性多晶硅膜中的至少一种。源极下侧导体层35优选包含纯Cu膜(纯度为99％以上的Cu膜)、纯Al膜(纯度为99％以上的Al膜)、AlCu合金膜、AlSi合金膜、以及、AlSiCu合金膜中的至少一个。
在该方式中，源极下侧导体层35具有包含从芯片2侧依次层叠的Ti膜以及Al合金膜(在该方式中为AlSiCu合金膜)的层叠构造。源极下侧导体层35优选包含与栅极下侧导体层31相同的导电材料。源极下侧导体层35(源极电极32)也可以具有0.5μm以上且15μm以下的厚度。
半导体装置1A包括从栅极电极30引出到第一主面3(层间绝缘膜27)之上的至少一个(在该方式为多个)的栅极配线36A、36B。与栅极电极30相同，多个栅极配线36A、36B包含栅极下侧导体层31。在该方式中，多个栅极配线36A、36B包覆活性面8，且不包覆外侧面9。多个栅极配线36A、36B在俯视时向活性面8的周缘以及源极电极32之间的区域引出，沿源极电极32以带状延伸。
具体而言，多个栅极配线36A、36B包括第一栅极配线36A以及第二栅极配线36B。第一栅极配线36A在俯视时从栅极电极30向第一侧面5A侧的区域引出。第一栅极配线36A具有在第二方向Y上沿第三侧面5C以带状延伸的部分、以及在第一方向X上沿第一侧面5A以带状延伸的部分。第二栅极配线36B在俯视时从栅极电极30向第二侧面5B侧的区域引出。第二栅极配线36B具有在第二方向Y上沿第三侧面5C以带状延伸的部分、以及在第一方向X上沿第二侧面5B以带状延伸的部分。
多个栅极配线36A、36B在活性面8(第一主面3)的周缘部与多个栅极构造15的两端部交叉(具体而言为正交)。多个栅极配线36A、36B贯通层间绝缘膜27而与多个栅极构造15电连接。多个栅极配线36A、36B既可以与多个栅极构造15直接连接、也可以经由导体膜而与多个栅极构造15电连接。
半导体装置1A包括从源极电极32引出到第一主面3(层间绝缘膜27)之上的源极配线37。与源极电极32相同，源极配线37包含源极下侧导体层35。源极配线37在比多个栅极配线36A、36B靠外侧面9侧的区域中形成为沿活性面8的周缘延伸的带状。在该方式中，源极配线37在俯视时形成为包围栅极电极30、源极电极32以及多个栅极配线36A、36B的环状(具体而言为四边环状)。
源极配线37隔着层间绝缘膜27包覆侧壁构造26，且从活性面8侧向外侧面9侧引出。源极配线37优选遍及整周地包覆侧壁构造26的全域。源极配线37具有在外侧面9侧贯通层间绝缘膜27以及主面绝缘膜25并与外侧面9(具体而言为外部接触区域19)连接的部分。源极配线37贯通层间绝缘膜27并与侧壁构造26电连接。
半导体装置1A包含选择性地包覆栅极电极30、源极电极32、多个栅极配线36A、36B以及源极配线37的上绝缘膜38。上绝缘膜38具有使栅极电极30的内方部露出的栅极开口39，且遍及整周地包覆栅极电极30的周缘部。在该方式中，栅极开口39在俯视时形成为四边形状。
上绝缘膜38具有在俯视时使源极电极32的内方部露出的源极开口40，且遍及整周地包覆源极电极32的周缘部。在该方式中，源极开口40在俯视时形成为沿源极电极32的多边形状。上绝缘膜38包覆多个栅极配线36A、36B的全域以及源极配线37的全域。
上绝缘膜38隔着层间绝缘膜27包覆侧壁构造26，从活性面8侧向外侧面9侧引出。上绝缘膜38从外侧面9的周缘(第一～第四侧面5A～5D)向内方空出间隔地形成，包覆外部接触区域19、外部阱区域20以及多个场区域21。上绝缘膜38在与外侧面9的周缘之间划分出切割道41。
切割道41在俯视时形成为沿外侧面9的周缘(第一～第四侧面5A～5D)延伸的带状。在该方式中，切割道41在俯视时形成为包围第一主面3的内方部(活性面8)的环状(具体而言为四边环状)。在该方式中，切割道41使层间绝缘膜27露出。
当然，在主面绝缘膜25以及层间绝缘膜27使外侧面9露出的情况下，切割道41也可以使外侧面9露出。切割道41也可以具有1μm以上且200μm以下的宽度。切割道41的宽度是与切割道41的延伸方向正交的方向的宽度。切割道41的宽度优选为5μm以上且50μm以下。
上绝缘膜38优选具有超过栅极电极30的厚度以及源极电极32的厚度的厚度。上绝缘膜38的厚度优选超过芯片2的厚度。上绝缘膜38的厚度也可以为3μm以上且35μm以下。上绝缘膜38的厚度优选为25μm以下。
在该方式中，上绝缘膜38具有包含从芯片2侧依次层叠的无机绝缘膜42以及有机绝缘膜43的层叠构造。上绝缘膜38包含无机绝缘膜42以及有机绝缘膜43中的至少一个即可，不一定必须同时包含无机绝缘膜42以及有机绝缘膜43。无机绝缘膜42选择性地包覆栅极电极30、源极电极32、多个栅极配线36A、36B以及源极配线37，划分出栅极开口39的一部分、源极开口40的一部分以及切割道41的一部分。
无机绝缘膜42也可以包含氧化硅膜、氮化硅膜以及氮氧化硅膜中的至少一个。无机绝缘膜42优选包含与层间绝缘膜27不同的绝缘材料。无机绝缘膜42优选包含氮化硅膜。无机绝缘膜42优选具有层间绝缘膜27的厚度的厚度。无机绝缘膜42的厚度也可以为0.1μm以上且5μm以下。
有机绝缘膜43选择性地包覆无机绝缘膜42，且划分出栅极开口39的一部分、源极开口40的一部分以及切割道41的一部分。具体而言，有机绝缘膜43在栅极开口39的壁面中使无机绝缘膜42局部地露出。另外，有机绝缘膜43在源极开口40的壁面中使无机绝缘膜42局部地露出。另外，有机绝缘膜43在切割道41的壁面中使无机绝缘膜42局部地露出。
当然，有机绝缘膜43也可以以无机绝缘膜42不从栅极开口39的壁面露出的方式包覆无机绝缘膜42。有机绝缘膜43也可以以无机绝缘膜42不从源极开口40的壁面露出的方式包覆无机绝缘膜42。有机绝缘膜43也可以以无机绝缘膜42不从切割道41的壁面露出的方式包覆无机绝缘膜42。上述的情况下，有机绝缘膜43也可以包覆无机绝缘膜42的全域。
有机绝缘膜43优选由热固化性树脂以外的树脂膜构成。有机绝缘膜43也可以由透光性树脂或者透明树脂构成。有机绝缘膜43也可以由负型或者正型的感光性树脂膜构成。有机绝缘膜43优选由聚酰亚胺膜、聚酰胺膜或者聚苯并噁唑膜构成。在该方式中，有机绝缘膜43包含聚苯并噁唑膜。
有机绝缘膜43优选具有超过无机绝缘膜42的厚度的厚度。有机绝缘膜43的厚度优选超过层间绝缘膜27的厚度。有机绝缘膜43的厚度特别优选超过栅极电极30的厚度以及源极电极32的厚度。有机绝缘膜43的厚度也可以为3μm以上且30μm以下。有机绝缘膜43的厚度优选为20μm以下。
半导体装置1A包括配置在栅极电极30之上的栅极端子电极50。栅极端子电极50在栅极电极30中以柱状竖立设置在从栅极开口39露出的部分之上。栅极端子电极50在俯视时具有小于栅极电极30的面积的面积，从栅极电极30的周缘空出间隔地配置在栅极电极30的内方部之上。
栅极端子电极50具有栅极端子面51以及栅极端子侧壁52。栅极端子面51沿第一主面3平坦地延伸。栅极端子面51也可以由具有研磨痕的研磨面构成。在该方式中，栅极端子侧壁52位于上绝缘膜38(具体而言为有机绝缘膜43)之上。
也就是，栅极端子电极50包含与无机绝缘膜42以及有机绝缘膜43相接的部分。栅极端子侧壁52沿法线方向Z大致铅垂地延伸。“大致铅垂”也包含一边弯曲(曲折)一边在层叠方向上延伸的形态。栅极端子侧壁52包含隔着上绝缘膜38而与栅极电极30对置的部分。栅极端子侧壁52优选由不具有研磨痕的平滑面构成。
在该方式中，栅极端子电极50在栅极端子侧壁52的下端部具有朝向外方突出的第一突出部53。第一突出部53形成于比栅极端子侧壁52的中间部靠上绝缘膜38(有机绝缘膜43)侧的区域。第一突出部53在剖视时沿上绝缘膜38的外表面延伸，形成为从栅极端子侧壁52朝向前端部而厚度逐渐变小的尖细形状。由此，第一突出部53具有形成锐角的尖锐形状的前端部。当然，也可以形成有不具有第一突出部53的栅极端子电极50。
栅极端子电极50优选具有超过栅极电极30的厚度的厚度。栅极端子电极50的厚度根据栅极电极30以及栅极端子面51之间的距离来定义。栅极端子电极50的厚度特别优选超过上绝缘膜38的厚度。在该方式中，栅极端子电极50的厚度超过芯片2的厚度。当然，栅极端子电极50的厚度也可以小于芯片2的厚度。栅极端子电极50的厚度也可以为10μm以上且300μm以下。栅极端子电极50的厚度优选为30μm以上。栅极端子电极50的厚度特别优选为80μm以上且200μm以下。
栅极端子电极50的平面面积根据第一主面3的平面面积来调整。栅极端子电极50的平面面积根据栅极端子面51的平面面积来定义。栅极端子电极50的平面面积优选为第一主面3的25％以下。栅极端子电极50的平面面积也可以为第一主面3的10％以下。
在第一主面3具有1mm见方以上的平面面积的情况下，栅极端子电极50的平面面积也可以为0.4mm见方以上。栅极端子电极50也可以形成为具有0.4mm×0.7mm以上的平面面积的多边形状(例如长方形状)。在该方式中，栅极端子电极50在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(具有切成矩形状的四角的四边形状)。当然，栅极端子电极50也可以在俯视时形成为四边形状、四边形状以外的多边形状、圆形状或者椭圆形状。
栅极端子电极50包含包覆栅极电极30的栅极导体层54。在该方式中，栅极导体层54在栅极开口39内包覆栅极电极30以及上绝缘膜38。栅极导体层54均匀地包覆栅极电极30以及上绝缘膜38。因此，栅极端子电极50不包括在厚度方向上贯通栅极导体层54的间隙部。
在该方式中，栅极导体层54具有包含从栅极电极30侧依次层叠的第一栅极导体膜55以及第二栅极导体膜56的层叠构造。第一栅极导体膜55也可以包含Ti系金属膜。第一栅极导体膜55也可以具有由Ti膜或者TiN膜构成的单层构造。第一栅极导体膜55也可以具有包含以任意的顺序层叠的Ti膜以及TiN膜的层叠构造。
第一栅极导体膜55具有小于栅极电极30的厚度的厚度。第一栅极导体膜55在栅极开口39内以膜状包覆栅极电极30，且以膜状引出至上绝缘膜38之上。第一栅极导体膜55形成第一突出部53的一部分。第一栅极导体膜55不一定必须形成，也可以去除。
第二栅极导体膜56形成栅极端子电极50的主体。第二栅极导体膜56也可以包含Cu系金属膜。Cu系金属膜也可以是纯Cu膜(纯度为99％以上的Cu膜)或者Cu合金膜。在该方式中，第二栅极导体膜56包含纯Cu镀膜。第二栅极导体膜56优选具有超过栅极电极30的厚度的厚度。第二栅极导体膜56的厚度特别优选超过上绝缘膜38的厚度。在该方式中，第二栅极导体膜56的厚度超过芯片2的厚度。
第二栅极导体膜56在栅极开口39内隔着第一栅极导体膜55包覆栅极电极30，隔着第一栅极导体膜55以膜状引出至上绝缘膜38之上。第二栅极导体膜56形成第一突出部53的一部分。也就是，第一突出部53具有包含第一栅极导体膜55以及第二栅极导体膜56的层叠构造。第二栅极导体膜56优选在第一突出部53内具有超过第一栅极导体膜55的厚度的厚度。
半导体装置1A包括配置在源极电极32之上的源极端子电极60。源极端子电极60在源极电极32以柱状竖立设置在从源极开口40露出的部分之上。源极端子电极60在俯视时具有小于源极电极32的面积的面积，也可以从源极电极32的周缘空出间隔地配置在源极电极32的内方部之上。在该方式中，源极端子电极60在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(在该方式中四边形状)。
源极端子电极60具有源极端子面61以及源极端子侧壁62。源极端子面61沿第一主面3平坦地延伸。源极端子面61也可以由具有研磨痕的研磨面构成。在该方式中，源极端子侧壁62位于上绝缘膜38(具体而言为有机绝缘膜43)之上。
也就是，源极端子电极60包含与无机绝缘膜42以及有机绝缘膜43相接的部分。源极端子侧壁62沿法线方向Z大致铅垂地延伸。“大致铅垂”也包含一边弯曲(曲折)一边在层叠方向上延伸的形态。源极端子侧壁62包含隔着上绝缘膜38而与源极电极32对置的部分。源极端子侧壁62优选由不具有研磨痕的平滑面构成。
在该方式中，源极端子电极60在源极端子侧壁62的下端部具有朝向外方突出的第二突出部63。第二突出部63形成于比源极端子侧壁62的中间部靠上绝缘膜38(有机绝缘膜43)侧的区域。第二突出部63在剖视时沿上绝缘膜38的外表面延伸，形成为从源极端子侧壁62朝向前端部而厚度逐渐变小的尖细形状。由此，第二突出部63具有形成锐角的尖锐形状的前端部。当然，也可以形成有不具有第二突出部63的源极端子电极60。
源极端子电极60优选具有超过源极电极32的厚度的厚度。源极端子电极60的厚度根据源极电极32以及源极端子面61之间的距离来定义。源极端子电极60的厚度特别优选超过上绝缘膜38的厚度。在该方式中，源极端子电极60的厚度超过芯片2的厚度。
当然，源极端子电极60的厚度也可以小于芯片2的厚度。源极端子电极60的厚度也可以为10μm以上且300μm以下。源极端子电极60的厚度优选为30μm以上。源极端子电极60的厚度特别优选为80μm以上且200μm以下。源极端子电极60的厚度与栅极端子电极50的厚度大致相等。
源极端子电极60包括源极导体层64、至少一个(在该方式为多个)的源极间隙部65以及至少一个(在该方式为多个)的源极端子部66。在该方式中，源极导体层64在源极开口40内包覆源极电极32以及上绝缘膜38。在该方式中，源极导体层64具有包含从源极电极32侧依次层叠的第一源极导体膜67以及第二源极导体膜68的层叠构造。
第一源极导体膜67也可以包含Ti系金属膜。第一源极导体膜67也可以具有由Ti膜或者TiN膜构成的单层构造。第一源极导体膜67也可以具有包含以任意的顺序层叠的Ti膜以及TiN膜的层叠构造。第一源极导体膜67优选由与第一栅极导体膜55相同的导电材料构成。
第一源极导体膜67具有小于源极电极32的厚度的厚度。第一源极导体膜67在源极开口40内以膜状包覆源极电极32，且以膜状引出至上绝缘膜38之上。第一源极导体膜67形成第二突出部63的一部分。第一源极导体膜67的厚度与第一栅极导体膜55的厚度大致相等。第一源极导体膜67不一定必须形成，也可以去除。
第二源极导体膜68形成源极端子电极60的主体。第二源极导体膜68也可以包含Cu系金属膜。Cu系金属膜也可以为纯Cu膜(纯度为99％以上的Cu膜)或者Cu合金膜。在该方式中，第二源极导体膜68包含纯Cu镀膜。第二源极导体膜68优选由与第二栅极导体膜56相同的导电材料构成。
第二源极导体膜68优选具有超过源极电极32的厚度的厚度。第二源极导体膜68的厚度特别优选超过上绝缘膜38的厚度。在该方式中，第二源极导体膜68的厚度超过芯片2的厚度。第二源极导体膜68的厚度与第二栅极导体膜56的厚度大致相等。
第二源极导体膜68在源极开口40内隔着第一源极导体膜67包覆源极电极32，隔着第一源极导体膜67以膜状引出至上绝缘膜38之上。第二源极导体膜68形成第二突出部63的一部分。也就是，第二突出部63具有包含第一源极导体膜67以及第二源极导体膜68的层叠构造。第二源极导体膜68优选在第二突出部63内具有超过第一源极导体膜67的厚度的厚度。
源极间隙部65在剖视时贯通源极导体层64，将源极导体层64划分为多个部分(区域)。源极间隙部65形成于与源极电极32重叠的位置，且使源极电极32的一部分露出。在该方式中，源极间隙部65也使上绝缘膜38的一部分露出。在该方式中，源极间隙部65包括在不同的方向上延伸的第一源极间隙部65A以及第二源极间隙部65B。
第一源极间隙部65A在俯视时形成为在第一方向X上延伸的带状，在第二方向Y上分断源极导体层64。在该方式中，第一源极间隙部65A在俯视时在第一方向X上横穿源极导体层64的中央部。第二源极间隙部65B在俯视时以与第一源极间隙部65A交叉的方式形成为在第二方向Y上延伸的带状，在第一方向X上分断源极导体层64。
在该方式中，第二源极间隙部65B在俯视时在第二方向Y上横穿源极导体层64的中央部。也就是，第二源极间隙部65B在源极导体层64的中央部与第一源极间隙部65A交叉。第一源极间隙部65A以及第二源极间隙部65B的交叉部在俯视时在第一方向X上与栅极端子电极50对置。
当然，第一源极间隙部65A也可以在俯视时在第一方向X上横穿第一主面3(芯片2)的中央部。另外，第二源极间隙部65B也可以在俯视时在第二方向Y上横穿第一主面3(芯片2)的中央部。另外，第一源极间隙部65A也可以从源极导体层64的中央部向第二方向Y偏移地形成。另外，第二源极间隙部65B也可以从源极导体层64的中央部向第一方向X偏移地形成。源极间隙部65不一定必须同时包括第一源极间隙部65A以及第二源极间隙部65B双方，也可以仅包括第一源极间隙部65A以及第二源极间隙部65B的任一方。
多个源极端子部66由在源极导体层64中由源极间隙部65划分出的多个部分构成。也就是，在该方式中，由第一源极间隙部65A以及第二源极间隙部65B划分出四个源极端子部66。多个源极端子部66分别固定为与源极电极32同电位。也就是，源极端子电极60构成为经由多个源极端子部66对一个源极电极32赋予源极电位(单一电位)。
在该方式中，多个源极端子部66配置在源极电极32的主体电极部33之上，未配置在源极电极32的引出电极部34A、34B之上。由此，削减栅极端子电极50以及源极端子部66之间的对置面积。
在焊锡、金属糊料等导电粘接剂附着在栅极端子电极50以及源极端子部66上的情况下，这样的构造在降低栅极端子电极50以及源极端子部66之间的短路风险方面是有效的。当然，导体板、导线(例如接合引线)等导电接合部件也可以与栅极端子电极50以及源极端子部66连接。该情况下，能够降低栅极端子电极50侧的导电接合部件以及源极端子部66侧的导电接合部件之间的短路风险。
多个源极端子部66分别具有由源极间隙部65划分出的源极间隙侧壁69。源极间隙侧壁69优选由不具有研磨痕的平滑面构成。在该方式中，多个源极端子部66在源极间隙侧壁69的下端部分别具有第二突出部63。源极间隙侧壁69侧的第二突出部63位于源极电极32之上。
各源极端子部66的平面面积根据第一主面3的平面面积来调整。各源极端子部66的平面面积根据源极端子面61中由源极端子侧壁62以及源极间隙侧壁69划分出的部分的平面面积来定义。多个源极端子部66的总平面面积优选为超过栅极端子电极50的平面面积。各源极端子部66的平面面积优选为栅极端子电极50的平面面积以上。各源极端子部66的平面面积特别优选为超过栅极端子电极50的平面面积。多个源极端子部66的总平面面积优选为第一主面3的50％以上。多个源极端子部66的总平面面积特别优选为第一主面3的75％以上。
在第一主面3具有1mm见方以上的平面面积的情况下，各源极端子部66的平面面积优选为0.8mm见方以上。该情况下，各源极端子部66的平面面积特别优选为1mm见方以上。各源极端子部66也可以形成为具有1mm×1.4mm以上的平面面积的多边形状。在该方式中，各源极端子部66在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的四边形状。当然，各源极端子部66也可以在俯视时形成为四边形状以外的多边形状、圆形状或者椭圆形状。
半导体装置1A包括包覆第一主面3的封固绝缘体71(a sealing insulator)。封固绝缘体71以在第一主面3之上使栅极端子电极50的一部分以及源极端子电极60的一部分露出的方式，包覆栅极端子电极50的周围以及源极端子电极60的周围。具体而言，封固绝缘体71以使栅极端子电极50以及源极端子电极60露出的方式，包覆活性面8、外侧面9以及第一～第四连接面10A～10D。
封固绝缘体71使栅极端子面51以及源极端子面61露出，且包覆栅极端子侧壁52以及源极端子侧壁62。在该方式中，封固绝缘体71包覆栅极端子电极50的第一突出部53，且隔着第一突出部53而与上绝缘膜38对置。封固绝缘体71抑制栅极端子电极50的脱落。另外，封固绝缘体71包覆源极端子电极60的第二突出部63，且隔着第二突出部63而与上绝缘膜38对置。封固绝缘体71抑制源极端子电极60的脱落。
封固绝缘体71在外侧面9的周缘部包覆切割道41。在该方式中，封固绝缘体71在切割道41中直接包覆层间绝缘膜27。当然，在芯片2(外侧面9)、主面绝缘膜25从切割道41露出的情况下，封固绝缘体71也可以在切割道41中直接包覆芯片2、主面绝缘膜25。
封固绝缘体71具有绝缘主面72以及绝缘侧壁73。绝缘主面72沿第一主面3平坦地延伸。绝缘主面72与栅极端子面51以及多个源极端子面61形成一个平坦面。绝缘主面72也可以由具有研磨痕的研磨面构成。该情况下，绝缘主面72优选与栅极端子面51以及多个源极端子面61形成一个研磨面。
绝缘侧壁73从绝缘主面72的周缘朝向芯片2延伸，与第一～第四侧面5A～5D形成一个平坦面。绝缘侧壁73相对于绝缘主面72形成为大致直角。绝缘侧壁73在与绝缘主面72之间所成的角度也可以为88°以上且92°以下。绝缘侧壁73也可以由具有研磨痕的研磨面构成。绝缘侧壁73也可以与第一～第四侧面5A～5D形成一个研磨面。
封固绝缘体71优选具有超过栅极电极30的厚度以及源极电极32的厚度的厚度。封固绝缘体71的厚度特别优选超过上绝缘膜38的厚度。在该方式中，封固绝缘体71的厚度超过芯片2的厚度。当然，封固绝缘体71的厚度也可以小于芯片2的厚度。封固绝缘体71的厚度也可以为10μm以上且300μm以下。封固绝缘体71的厚度优选为30μm以上。封固绝缘体71的厚度特别优选为80μm以上且200μm以下。封固绝缘体71的厚度与栅极端子电极50的厚度以及源极端子电极60的厚度大致相等。
封固绝缘体71包含基质树脂、多个填充物以及多个可挠化颗粒(可挠化剂)。封固绝缘体71构成为通过基质树脂、多个填充物以及多个可挠化颗粒来调节机械性强度。封固绝缘体71包含基质树脂即可，填充物以及可挠化颗粒的有无是任意的。
封固绝缘体71也可以包含使炭黑等基质树脂着色的色料。基质树脂优选由热固化性树脂构成。基质树脂也可以包含作为热固化性树脂的一例的环氧树脂、酚醛树脂以及聚酰亚胺树脂中的至少一个。在该方式中，基质树脂包含环氧树脂。
多个填充物包括由绝缘体构成的球体物以及由绝缘体构成的不定形物中的任一方或者双方，添加到基质树脂中。不定形物具有粒状、碎片状、破碎片状等球体以外的随机形状。不定形物也可以具有棱角。在该方式中，从抑制填充物侵蚀引起的损伤的观点出发，多个填充物由球体物分别构成。
多个填充物也可以包含陶瓷、氧化物以及氮化物中的至少一个。在该方式中，多个填充物分别由氧化硅颗粒(二氧化硅颗粒)构成。多个填充物也可以分别具有1nm以上且100μm以下的粒径。多个填充物的粒径优选为50μm以下。
封固绝缘体71优选包含粒径(particle sizes)不同的多个填充物。多个填充物也可以包含多个小径填充物、多个中径填充物、以及多个大径填充物。多个填充物优选以小径填充物、中径填充物以及大径填充物的顺序的含有率(密度)添加到基质树脂中。
小径填充物也可以具有小于源极电极32的厚度(栅极电极30的厚度)的厚度。小径填充物的粒径也可以为1nm以上且1μm以下。中径填充物也可以具有超过源极电极32的厚度且上绝缘膜38的厚度以下的厚度。中径填充物的粒径也可以为1μm以上且20μm以下。
大径填充物也可以具有超过上绝缘膜38的厚度的厚度。多个填充物也可以包含超过第一半导体区域6(外延层)的厚度、第二半导体区域7(基板)的厚度以及芯片2的厚度的任一个的至少一个大径填充物。大径填充物的粒径也可以为20μm以上且100μm以下。大径填充物的粒径优选为50μm以下。
多个填充物的平均粒径也可以为1μm以上且10μm以下。多个填充物的平均粒径优选为4μm以上且8μm以下。当然，多个填充物不需要同时包含小径填充物、中径填充物以及大径填充物的全部，也可以由小径填充物以及中径填充物的任一方或者双方构成。例如，该情况下，多个填充物(中径填充物)的最大粒径也可以为10μm以下。
封固绝缘体71也可以包含在绝缘主面72的表层部以及绝缘侧壁73的表层部具有断裂的粒形(particle shapes)的多个填充物碎片(a plurality of filler fragments)。多个填充物碎片也可以由小径填充物的一部分、中径填充物的一部分以及大径填充物的一部分中的任一个分别形成。
位于绝缘主面72侧的多个填充物碎片具有以面向绝缘主面72的方式沿绝缘主面72形成的断裂部。位于绝缘侧壁73侧的多个填充物碎片具有以面向绝缘侧壁73的方式沿绝缘侧壁73形成的断裂部。多个填充物碎片的断裂部既可以从绝缘主面72以及绝缘侧壁73露出、也可以由基质树脂局部地或者整体地包覆。多个填充物碎片位于绝缘主面72以及绝缘侧壁73的表层部，因此不影响芯片2侧的构造物。
多个可挠化颗粒添加到基质树脂。多个可挠化颗粒也可以包含硅系可挠化颗粒、丙烯系可挠化颗粒以及丁二烯系可挠化颗粒中的至少一种。封固绝缘体71优选包含硅系可挠化颗粒。多个可挠化颗粒优选具有小于多个填充物的平均粒径的平均粒径。多个可挠化颗粒的平均粒径优选为1nm以上且1μm以下。多个可挠化颗粒的最大粒径优选为1μm以下。
在该方式中，多个可挠化颗粒以每单位剖面面积所占的总剖面面积的比率为0.1％以上且10％以下的方式添加到基质树脂中。换言之，多个可挠化颗粒以0.1重量％以上且10重量％以下的范围的含有率添加到基质树脂中。多个可挠化颗粒的平均粒径、含有率根据制造时以及/或者制造后应赋予封固绝缘体71的弹性模量来适当调节。例如，根据具有亚微米级(＝1μm以下)的平均粒径的多个可挠化颗粒，能够有助于封固绝缘体71的低弹性模量、低固化收缩率。
半导体装置1A包括以使源极端子电极60的一部分(多个源极端子部66的一部分)露出的方式埋设在源极间隙部65的间隙绝缘体74。在该方式中，间隙绝缘体74埋设在第一源极间隙部65A以及第二源极间隙部65B。也就是，在该方式中，间隙绝缘体74包括第一间隙绝缘体74A以及第二间隙绝缘体74B。
第一间隙绝缘体74A埋设在第一源极间隙部65A，沿第一源极间隙部65A在第一方向X上延伸。第二间隙绝缘体74B埋设在第二源极间隙部65B，沿第二源极间隙部65B在第二方向Y上延伸。由此，间隙绝缘体74在俯视时以格子状(十字状)包覆源极电极32。
间隙绝缘体74在第一源极间隙部65A以及第二源极间隙部65B中包覆多个源极端子部66的源极间隙侧壁69。也就是，间隙绝缘体74在源极间隙部65内划分出多个源极端子部66。在该方式中，间隙绝缘体74在维持多个源极端子部66固定为与源极电极32同电位的状态的同时，在源极电极32之上物理地分离多个源极端子部66。换言之，间隙绝缘体74构成为允许多个源极端子部66以及源极电极32之间的纵向的电流移动，限制多个源极端子部66之间的横向的电流移动。
在该方式中，间隙绝缘体74具有在源极间隙部65内直接包覆源极电极32的部分。另外，间隙绝缘体74在源极间隙部65内包覆第二突出部63，隔着第二突出部63包覆源极电极32。间隙绝缘体74抑制源极端子部66的脱落。另外，在该方式中，间隙绝缘体74具有在源极间隙部65内直接包覆上绝缘膜38的部分。间隙绝缘体74在源极间隙部65外与封固绝缘体71连接。
在该方式中，间隙绝缘体74由封固绝缘体71的一部分构成。也就是，间隙绝缘体74具有与栅极端子面51以及源极端子面61相连的绝缘主面72。另外，间隙绝缘体74包含热固化性树脂、多个填充物以及多个可挠化颗粒。当然，间隙绝缘体74也可以由与封固绝缘体71不同的绝缘材料构成。
半导体装置1A包括包覆第二主面4的漏极电极77(第二主面电极)。漏极电极77与第二主面4电连接。漏极电极77与从第二主面4露出的第二半导体区域7形成欧姆接触。漏极电极77也可以以与芯片2的周缘(第一～第四侧面5A～5D)相连的方式包覆第二主面4的全域。
漏极电极77也可以从芯片2的周缘向内方空出间隔地包覆第二主面4。漏极电极77构成为在与源极端子电极60(多个源极端子部66)之间施加有500V以上且3000V以下的漏极源极电压。也就是，芯片2形成为在第一主面3以及第二主面4之间施加有500V以上且3000V以下的电压。
以上，半导体装置1A包括芯片2、源极电极32(主面电极)以及源极端子电极60。芯片2具有第一主面3。源极电极32配置在第一主面3之上。源极端子电极60配置在源极电极32之上，固定为与源极电极32同电位。源极端子电极60包括源极导体层64以及源极间隙部65。源极导体层64包覆源极电极32。源极间隙部65在剖视时在厚度方向上贯通源极导体层64。
根据该构造，源极端子电极60的体积被源极间隙部65削减，源极端子电极60引起的应力降低。源极间隙部65在遮断源极端子电极60的在宽度方向上连续地产生的应力的方面也有效。由此，能够抑制源极端子电极60的应力引起的电的特性的变动、形状不良。因而，能够提供能够提高信赖性的半导体装置1A。
半导体装置1A优选包括埋设在源极间隙部65的间隙绝缘体74。根据该构造，能够利用间隙绝缘体74保护源极电极32、源极端子电极60免受外力、湿气(水分)的影响。因而，能够提高信赖性。半导体装置1A优选包括封固绝缘体71，该封固绝缘体71以使源极端子电极60的一部分露出的方式，在第一主面3之上包覆源极端子电极60的周围。
根据该构造，能够利用封固绝缘体71保护封固对象物免受外力、湿气的影响。也就是，能够保护封固对象物免受外力引起的损伤(包含剥离)、湿气引起的劣化(包含腐蚀)的影响。由此，能够抑制形状不良、电的特性的变动。因而，能够提高信赖性。在这样的构造中，间隙绝缘体74优选由封固绝缘体71的一部分构成。
半导体装置1A优选包括局部地包覆源极电极32的上绝缘膜38。根据该构造，能够利用上绝缘膜38保护源极电极32免受外力、湿气的影响。也就是，根据该构造，能够利用上绝缘膜38以及封固绝缘体71双方保护源极电极32。源极端子电极60也可以具有直接包覆源极电极32的部分以及直接包覆上绝缘膜38的部分。另外，间隙绝缘体74也可以具有直接包覆源极电极32的部分以及直接包覆上绝缘膜38的部分。
另外，封固绝缘体71优选具有直接包覆上绝缘膜38的部分。封固绝缘体71优选具有隔着上绝缘膜38包覆源极电极32的部分。上绝缘膜38优选包含无机绝缘膜42以及有机绝缘膜43的任一方或者双方。有机绝缘膜43优选由感光性树脂膜构成。
上绝缘膜38优选比源极电极32厚。上绝缘膜38优选比芯片2薄。封固绝缘体71优选比源极电极32厚。封固绝缘体71优选比上绝缘膜38厚。封固绝缘体71特别优选比芯片2厚。
在对具有比较大的平面面积以及/或者比较小的厚度的芯片2应用具有比较大的平面面积以及/或者比较大的厚度的源极端子电极60的情况下，上述结构是有效的。对于具有比较大的平面面积以及/或者比较大的厚度的源极端子电极60，在吸收在芯片2侧产生的热且向外部释放的方面也有效。
另外，根据源极间隙部65，能够适当地缓和在具有比较大的平面面积以及/或者比较大的厚度的源极端子电极60产生的应力。例如，源极端子电极60优选比源极电极32厚。源极端子电极60优选比上绝缘膜38厚。源极端子电极60特别优选比芯片2厚。例如，源极端子电极60也可以在俯视时包覆第一主面3的50％以上的区域。
例如，芯片2也可以具有在俯视时具有1mm见方以上的面积的第一主面3。芯片2也可以在剖视时具有100μm以下的厚度。芯片2优选在剖视时具有50μm以下的厚度。芯片2也可以具有包括半导体基板以及外延层的层叠构造。该情况下，外延层优选比半导体基板厚。
在上述结构中，芯片2优选包含宽带隙半导体的单晶。宽带隙半导体的单晶在提高电的特性的方面是有效的。另外，根据宽带隙半导体的单晶，能够通过比较高的硬度抑制芯片2的变形，并且实现芯片2的薄化以及芯片2的平面面积的增加。芯片2的薄化以及芯片2的平面面积的扩张在提高电的特性的方面也是有效的。
具有封固绝缘体71的结构在包括包覆芯片2的第二主面4的漏极电极77的构造中也是有效的。漏极电极77在与源极电极32之间形成经由芯片2的电位差(例如500V以上且3000V以下)。尤其是，在比较薄的芯片2的情况下，源极电极32以及漏极电极77之间的距离缩短，因此第一主面3的周缘以及源极电极32之间的放电现象的风险变高。这一点在具有封固绝缘体71的构造中，能够提高第一主面3的周缘以及源极电极32之间的绝缘性，且能够抑制放电现象。
图9是表示图1所示的半导体装置1A的制造时所使用的晶片构造80的俯视图。图10是表示图9所示的设备区域86的剖视图。参照图9以及图10，晶片构造80包含形成为圆盘状的晶片81。晶片81成为芯片2的基体。晶片81具有一方侧的第一晶片主面82、另一方侧的第二晶片主面83、以及将第一晶片主面82以及第二晶片主面83连接的晶片侧面84。
晶片81在晶片侧面84具有表示SiC单晶的晶体方位的标记85。在该方式中，标记85包括在俯视时切成直线状的定向平面。在该方式中，定向平面在第二方向Y上延伸。定向平面不一定必须在第二方向Y上延伸，也可以在第一方向X上延伸。
当然，标记85也可以包含在第一方向X上延伸的第一定向平面、以及在第二方向Y上延伸的第一定向平面。另外，标记85也可以具有朝向晶片81的中央部切成的定向凹口，来代替定向平面。定向凹口也可以是在俯视时切成三角形状、四边形状等多边形状的切口部。
晶片81也可以在俯视时具有50mm以上且300mm以下(也就是2英寸以上且12英寸以下)的直径。晶片构造80的直径根据在标记85外通过晶片构造80的中心的弦的长度来定义。晶片构造80也可以具有100μm以上且1100μm以下的厚度。
晶片构造80包括在晶片81的内部形成于第一晶片主面82侧的区域的第一半导体区域6、以及形成于第二晶片主面83侧的区域的第二半导体区域7。第一半导体区域6由外延层形成，第二半导体区域7由半导体基板形成。也就是，第一半导体区域6通过外延成长法使半导体单晶从第二半导体区域7外延成长而形成。第二半导体区域7优选具有超过第一半导体区域6的厚度的厚度。
晶片构造80包括设于第一晶片主面82的多个设备区域86以及多个切断预定线87。多个设备区域86是分别与半导体装置1A对应的区域。多个设备区域86在俯视时分别设定为四边形状。在该方式中，多个设备区域86在俯视时沿第一方向X以及第二方向Y排列成行列状。
多个切断预定线87是确定成为芯片2的第一～第四侧面5A～5D的部位的线(以带状延伸的区域)。多个切断预定线87以划分多个设备区域86的方式形成为沿第一方向X以及第二方向Y延伸的格子状。多个切断预定线87例如也可以通过设于晶片81的内部以及/或者外部的对准标记等来确定。
在该方式中，晶片构造80包括分别形成于多个设备区域86的台面部11、MISFET构造12、外部接触区域19、外部阱区域20、场区域21、主面绝缘膜25、侧壁构造26、层间绝缘膜27、栅极电极30、源极电极32、多个栅极配线36A、36B、源极配线37以及上绝缘膜38。
晶片构造80包括在多个上绝缘膜38之间的区域划分出的切割道41。切割道41以使切断预定线87露出的方式，横穿切断预定线87并跨越多个设备区域86。切割道41形成为沿多个切断预定线87延伸的格子状。在该方式中，切割道41使层间绝缘膜27露出。当然，在形成有使第一晶片主面82露出的层间绝缘膜27的情况下，切割道41也可以使第一晶片主面82露出。
图11A～图11I是表示图1所示的半导体装置1A的制造方法例的剖视图。在图11A～图11I所示的各工序中形成的各构造的具体的特征的说明如上所述，因此省略或者简化。
参照图11A，准备晶片构造80(参照图9以及图10)。接着，在晶片构造80之上形成成为第一栅极导体膜55以及第一源极导体膜67的基体的第一基体导体膜88。第一基体导体膜88沿层间绝缘膜27、栅极电极30、源极电极32、多个栅极配线36A、36B、源极配线37以及上绝缘膜38形成为膜状。第一基体导体膜88包含Ti系金属膜。第一基体导体膜88也可以通过溅射法以及/或者蒸镀法而形成。
接着，在第一基体导体膜88之上形成成为第二栅极导体膜56以及第二源极导体膜68的基体的第二基体导体膜89。第二基体导体膜89隔着第一基体导体膜88以膜状包覆层间绝缘膜27、栅极电极30、源极电极32、多个栅极配线36A、36B、源极配线37以及上绝缘膜38。第二基体导体膜89包含Cu系金属膜。第二基体导体膜89也可以通过溅射法以及/或者蒸镀法而形成。
接着，参照图11B，在第二基体导体膜89之上形成具有预定图案的抗蚀剂掩模90。抗蚀剂掩模90包括使栅极电极30露出的第一开口91、以及使源极电极32露出的第二开口92。第一开口91使在栅极电极30上的区域中应形成栅极端子电极50的区域露出。第二开口92使在源极电极32上的区域中应形成源极端子电极60的区域露出。
抗蚀剂掩模90具有在第二开口92内选择性地包覆源极电极32的壁部93。壁部93包覆应形成源极间隙部65(在该方式中为第一～第二源极间隙部65A～65B)的区域，使应形成多个源极端子部66的区域露出。在该方式中，壁部93从第二开口92的壁面被引出至源极电极32之上。
具体而言，壁部93具有在俯视时在第一方向X上以带状延伸的部分以及在第二方向Y上以带状延伸的部分。在第二方向Y上延伸的部分与在第一方向X上延伸的部分交叉。也就是，在该方式中，壁部93在第二开口92内形成为格子状(十字状)，在第二开口92内划分出多个开口部94。也就是，在该方式中，壁部93作为隔壁部而形成。
该工序包括使抗蚀剂掩模90相对于第二基体导体膜89的贴紧性下降的工序。抗蚀剂掩模90的贴紧性通过调节对抗蚀剂掩模90的曝光条件、曝光后的烘烤条件(热压配合温度、时间等)来调整。由此，在第一开口91的下端部形成第一突出部53的成长起点，在第二开口92的下端部形成第二突出部63的成长起点，在壁部93的下端部形成第二突出部63的成长起点。
接着，参照图11C，在第二基体导体膜89之上形成成为第二栅极导体膜56以及第二源极导体膜68的基体的第三基体导体膜95。在该方式中，第三基体导体膜95通过镀敷法(例如电解镀敷法)使导电体(在该方式中为Cu系金属)堆积在第一开口91以及第二开口92内而形成。第三基体导体膜95在第一开口91以及第二开口92内与第二基体导体膜89一体化。
由此，形成包括包覆栅极电极30的栅极导体层54的栅极端子电极50。另外，形成有源极端子电极60，该源极端子电极60包括包覆源极电极32的源极导体层64、以及由壁部93划分出的源极间隙部65。源极端子电极60的体积削减相当于壁部93的量。
该工序包括使镀敷液进入第一开口91的下端部的第二基体导体膜89以及抗蚀剂掩模90之间的工序。另外，该工序包括使镀敷液进入第二开口92的下端部的第二基体导体膜89以及抗蚀剂掩模90之间的工序。另外，该工序包括在壁部93的下端部使镀敷液进入第二基体导体膜89以及抗蚀剂掩模90之间的工序。
由此，在第一开口91的下端部，第三基体导体膜95的一部分(栅极端子电极50)以突起状成长，形成第一突出部53。另外，在第二开口92的下端部，第三基体导体膜95的一部分(源极端子电极60)以突起状成长，形成第二突出部63。另外，在壁部93的下端部，第三基体导体膜95的一部分(多个源极端子部66)以突起状成长，形成第二突出部63。
接着，参照图11D，除去抗蚀剂掩模90。由此，栅极端子电极50向外部露出。另外，包括源极间隙部65以及源极端子部66的源极端子电极60向外部露出。
接着，参照图11E，除去第二基体导体膜89中从栅极端子电极50以及源极端子电极60露出的部分。第二基体导体膜89的不需要的部分也可以通过蚀刻法除去。蚀刻法也可以是湿式蚀刻法以及/或者干式蚀刻法。接着，除去第一基体导体膜88中从栅极端子电极50以及源极端子电极60露出的部分。第一基体导体膜88的不需要的部分也可以通过蚀刻法除去。蚀刻法也可以是湿式蚀刻法以及/或者干式蚀刻法。
接着，参照图11F，以包覆栅极端子电极50以及源极端子电极60的方式向第一晶片主面82之上供给封固剂96。封固剂96成为封固绝缘体71的基体。封固剂96进入源极间隙部65内，包覆上绝缘膜38的全域、栅极端子电极50的全域以及源极端子电极60的全域。
在该方式中，封固剂96包括热固化性树脂、多个填充物以及多个可挠化颗粒(可挠化剂)，通过加热而固化。由此，形成封固绝缘体71。封固绝缘体71具有包覆栅极端子电极50的全域以及源极端子电极60的全域的绝缘主面72。
接着，参照图11G，局部地除去封固绝缘体71。在该方式中，封固绝缘体71通过研磨法而从绝缘主面72侧研磨。研磨法既可以是机械研磨法、也可以是化学机械研磨法。对绝缘主面72研磨直至栅极端子电极50以及源极端子电极60露出。该工序包括栅极端子电极50以及源极端子电极60的研磨工序。由此，形成有在与栅极端子电极50(栅极端子面51)以及源极端子电极60(源极端子面61)之间形成一个研磨面的绝缘主面72。
封固绝缘体71也可以通过在上述的图11F的工序中调整加热条件而形成为半固化状态(未完全固化的状态)。该情况下，封固绝缘体71在图11G的工序中被研磨之后，再次被加热，形成为全固化状态(完全固化的状态)。该情况下，能够容易地除去封固绝缘体71。
接着，参照图11H，从第二晶片主面83侧局部地除去晶片81，将晶片81薄化直至成为所希望的厚度。晶片81的薄化工序也可以通过蚀刻法、研磨法来实施。蚀刻法既可以是湿式蚀刻法、也可以是干式蚀刻法。研磨法既可以是机械研磨法、也可以是化学机械研磨法。
该工序包括利用封固绝缘体71作为支撑晶片81的支撑部件，使晶片81薄化的工序。由此，能够适当地搬运晶片81。另外，由于能够通过封固绝缘体71来抑制晶片81的变形(伴随薄化的翘曲)，因此能够将晶片81适当地薄化。
作为一例，在晶片81的厚度小于封固绝缘体71的厚度的情况下，晶片81进一步被薄化。作为其它例，在晶片81的厚度为封固绝缘体71的厚度以上的情况下，晶片81薄化直至成为小于封固绝缘体71的厚度的厚度。这些情况下，优选晶片81薄化直至第二半导体区域7(半导体基板)的厚度小于第一半导体区域6(外延层)的厚度。
当然，第二半导体区域7(半导体基板)的厚度也可以为第一半导体区域6(外延层)的厚度以上。另外，晶片81也可以薄化直至第一半导体区域6从第二晶片主面83露出。也就是，也可以除去第二半导体区域7的全部。
接着，参照图11I，形成包覆第二晶片主面83的漏极电极77。漏极电极77也可以通过溅射法以及/或者蒸镀法来形成。之后，沿切断预定线87切断晶片构造80以及封固绝缘体71。晶片构造80以及封固绝缘体71也可以由切割刀片(未图示)切断。经过包括以上的工序，从一张晶片构造80制造多个半导体装置1A。
以上，半导体装置1A的制造方法包括晶片构造80的准备工序、抗蚀剂掩模90(掩模)的形成工序以及源极端子电极60的形成工序。在晶片构造80的准备工序中，准备晶片构造80，该晶片构造80包括具有第一晶片主面82(主面)的晶片81、以及形成于第一晶片主面82之上的源极电极32(主面电极)。在抗蚀剂掩模90的形成工序中，形成抗蚀剂掩模90，该抗蚀剂掩模90具有使源极电极32露出的第二开口92(开口)，且具有在该第二开口92内局部地包覆源极电极32的壁部93。
在源极端子电极60的形成工序中，导电体在源极电极32中堆积在从抗蚀剂掩模90露出的部分之上，形成固定为与源极电极32同电位的源极端子电极60。源极端子电极60具有包覆源极电极32的源极导体层64、以及由壁部93划分出的源极间隙部65。
根据该制造方法，源极端子电极60的体积削减相当于壁部93的部分，源极端子电极60引起的应力降低。抗蚀剂掩模90的壁部93对于遮断在源极端子电极60的宽度方向上连续地产生的应力的方面也有效。由此，能够抑制源极端子电极60的应力引起的晶片81的电的特性的变动、形状不良。其结果，能够制造抑制了电的特性的变动、形状不良的半导体装置1A。因而，能够提供能够提高信赖性的半导体装置1A。
上述制造方法在对具有比较大的平面面积以及/或者比较小的厚度的晶片81应用了具有比较大的平面面积以及/或者比较大的厚度的源极端子电极60的情况下是有效的。例如，源极电极32也可以在俯视时包覆设备区域86的50％以上的区域。另外，源极端子电极60也可以在俯视时包覆设备区域86的50％以上的区域。另外，在源极端子电极60的形成工序中，也可以形成比源极电极32厚的源极端子电极60。另外，在晶片81的薄化工序中，也可以将晶片81薄化直至比源极端子电极60薄。
图12是表示第二实施方式的半导体装置1B的俯视图。参照图12，半导体装置1B具有使半导体装置1A变形后的形态。具体而言，半导体装置1B具有源极端子电极60，该源极端子电极60包括具有相互不同的平面形状的多个源极端子部66。在该方式中，源极端子电极60具有至少一个(在该方式中为两个)第一源极端子部66A以及具有与第一源极端子部66A不同的平面形状的至少一个(在该方式中为两个)第二源极端子部66B。
多个第一源极端子部66A在俯视时分别配置在第四侧面5D侧的区域。在该方式中，多个第一源极端子部66A在俯视时分别形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(在该方式中为四边形状)。多个第一源极端子部66A的平面形状是任意的，也可以形成为四边形状以外的多边形状、圆形状或者椭圆形状。
多个第二源极端子部66B在俯视时相对于多个第一源极端子部66A分别配置在栅极端子电极50侧(第三侧面5C侧)的区域。多个第二源极端子部66B分别形成为具有与第一～第四侧面5A～5D平行的四边的多边形状。在该方式中，多个第二源极端子部66B分别具有引出端子部100。
一方的引出端子部100在俯视时被引出至第一引出电极部34A之上，且在第二方向Y上与栅极端子电极50对置。另一方的引出端子部100在俯视时被引出至第二引出电极部34B之上，在第二方向Y上与栅极端子电极50对置。也就是，多个引出端子部100在俯视时从第二方向Y的两侧夹住栅极端子电极50。
多个第二源极端子部66B具有与多个第一源极端子部66A不同的平面面积。各第二源极端子部66B的平面面积也可以超过各第一源极端子部66A的平面面积。也就是，多个源极端子部66也可以以随着接近栅极端子电极50而平面面积变大的顺序排列。当然，各第二源极端子部66B的平面面积也可以小于各第一源极端子部66A的平面面积。也就是，多个源极端子部66也可以以随着接近栅极端子电极50而平面面积变小的顺序排列。
以上，根据半导体装置1B也起到与半导体装置1A的效果相同的效果。半导体装置1B通过在半导体装置1A中变更抗蚀剂掩模90的布局来制造。因此，根据半导体装置1B的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。
图13是表示第三实施方式的半导体装置1C的俯视图。图14是沿图13所示的XIV-XIV线的剖视图。图15是表示图13所示的半导体装置1C的电的结构的电路图。在图15中，还示出了相对于半导体装置1C的外部的连接形态例。参照图13～图15，半导体装置1C具有使半导体装置1A变形的形态。
具体而言，半导体装置1C具有源极端子电极60，该源极端子电极60包括源极导体层64、至少一个(在该方式为多个)的源极间隙部65、至少一个(在该方式为多个)的源极端子部66、至少一个(在该方式为多个)感测间隙部101、以及至少一个(在该方式为多个)感测端子部102。
与第一实施方式的情况相同，源极间隙部65包括第一源极间隙部65A以及第二源极间隙部65B。与第一实施方式的情况相同，多个源极端子部66分别由源极间隙部65划分。在该方式中，多个源极端子部66分别作为使漏极源极电流IDS导通的源极主端子而形成。
在该方式中，多个源极端子部66在俯视时分别配置在第四侧面5D侧的区域。在该方式中，多个源极端子部66在俯视时分别形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(在该方式中为四边形状)。多个源极端子部66的平面形状是任意的，也可以形成为四边形状以外的多边形状、圆形状或者椭圆形状。
多个感测间隙部101在剖视时在多个源极端子部66外的区域贯通源极导体层64，将源极导体层64划分为源极端子部66外的部分(区域)。多个感测间隙部101在俯视时形成在与源极电极32重叠的位置，使源极电极32的一部分露出。在该方式中，多个感测间隙部101以从主体电极部33划分引出电极部34A、34B的方式分别形成于源极电极32之上。多个感测间隙部101在俯视时分别形成为在第二方向Y上延伸的带状，在第一方向X上分断源极导体层64。
多个感测端子部102通过对应的感测间隙部101分别划分在对应的引出电极部34A、34B之上。在该方式中，多个感测端子部102分别形成为在俯视时具有与第一～第四侧面5A～5D平行的四边的多边形状(在该方式中为四边形状)。多个感测端子部102的平面形状是任意的，也可以形成为四边形状以外的多边形状、圆形状或者椭圆形状。多个感测端子部102分别作为使监视漏极源极电流IDS的监视器电流IM导通的感测端子而形成。
一方的感测端子部102在俯视时在第二方向Y上与栅极端子电极50对置。另一方的引出端子部100在俯视时在第二方向Y上与栅极端子电极50对置。也就是，多个感测端子部102在俯视时从第二方向Y的两侧夹住栅极端子电极50。
多个感测端子部102分别具有由感测间隙部101划分出的感测间隙侧壁103。感测间隙侧壁103优选由不具有研磨痕的平滑面构成。在该方式中，多个感测端子部102在感测间隙侧壁103的下端部分别具有朝向外方突出的第三突出部104。第三突出部104以与第二突出部63相同的形态形成于源极电极32之上。当然，也可以形成不具有第三突出部104的感测端子部102。
在该方式中，各感测端子部102在俯视时分别具有小于各源极端子部66的面积的面积。多个感测端子部102也可以具有超过栅极端子电极50的面积的总面积。各感测端子部102也可以分别具有超过栅极端子电极50的面积的面积。当然，各感测端子部102也可以分别具有小于栅极端子电极50的面积的面积。多个源极端子部66以及多个感测端子部102也可以在俯视时包覆第一主面3的50％以上的区域。多个源极端子部66以及多个感测端子部102优选包覆第一主面3的75％以上的区域。
半导体装置1C包括分别埋设在多个感测间隙部101的感测间隙绝缘体105。感测间隙绝缘体105在各感测间隙部101中包覆源极端子部66的源极间隙侧壁69以及感测端子部102的感测间隙侧壁103。也就是，感测间隙绝缘体105在感测间隙部101内划分出源极端子部66以及感测端子部102。
在该方式中，感测间隙绝缘体105在源极端子部66以及感测端子部102维持固定为同电位的状态的同时，在源极电极32之上物理地分离源极端子部66以及感测端子部102。换言之，感测间隙绝缘体105构成为允许源极端子部66、感测端子部102以及源极电极32之间的纵向的电流移动，限制源极端子部66以及感测端子部102之间横向的电流移动。
在该方式中，感测间隙绝缘体105在感测间隙部101内直接包覆源极电极32。另外，感测间隙绝缘体105在感测间隙部101内包覆第三突出部104，隔着第三突出部104包覆源极电极32。感测间隙绝缘体105抑制感测端子部102的脱落。
感测间隙绝缘体105在感测间隙部101外与封固绝缘体71连接。在该方式中，感测间隙绝缘体105由封固绝缘体71的一部分构成。也就是，感测间隙绝缘体105具有与栅极端子面51以及源极端子面61相连的绝缘主面72(感测绝缘主面)。另外，感测间隙绝缘体105包含热固化性树脂、多个填充物以及多个可挠化颗粒。当然，感测间隙绝缘体105也可以由与封固绝缘体71不同的绝缘材料构成。
参照图15，在半导体装置1C中，在栅极端子电极50电连接有栅极驱动电路106，在多个源极端子部66电连接有至少一个第一电阻R1，在多个感测端子部102连接有至少一个第二电阻R2。第一电阻R1构成为使在半导体装置1C生成的漏极源极电流IDS导通。第二电阻R2构成为使具有小于漏极源极电流IDS的值的监视器电流IM导通。
第一电阻R1也可以是具有第一电阻值的电阻器或者导电接合部件。第二电阻R2也可以是具有比第一电阻值大的第二电阻值的电阻器或者导电接合部件。导电接合部件也可以是导体板或者导线(例如接合引线)。也就是，具有第一电阻值的至少一个第一接合引线也可以与至少一个源极端子部66连接。
另外，具有超过第一电阻值的第二电阻值的至少一个第二接合引线也可以与至少一个感测端子部102连接。第二接合引线也可以具有小于第一接合引线的线粗细的线粗细。该情况下，第二接合引线相对于感测端子部102的接合面积也可以小于第一接合引线相对于源极端子部66的接合面积。
以上，根据半导体装置1C也起到与半导体装置1A的效果相同的效果。在半导体装置1C的制造方法中，在半导体装置1A的制造方法中，形成有抗蚀剂掩模90，该抗蚀剂掩模90具有也包覆应形成感测间隙部101的区域的壁部93，实施与半导体装置1A的制造方法相同的工序。因此，根据半导体装置1C的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。
半导体装置1C的感测端子部102的配置部位是一例，感测端子部102的配置部位是任意的。例如，也可以是感测端子部102的至少一个作为源极端子部66来利用，多个源极端子部66的至少一个作为感测端子部102来利用。
图16是表示第四实施方式的半导体装置1D的俯视图。图17是沿图16所示的XVII-XVII线的剖视图。参照图16以及图17，半导体装置1D具有使半导体装置1A变形后的形态。具体而言，半导体装置1D具有包括源极下侧导体层35、至少一个(在该方式中为一个)下侧间隙部107、以及至少一个(在该方式为多个)下侧电极部108的源极电极32。
下侧间隙部107形成于源极电极32的主体电极部33。下侧间隙部107在剖视时贯通源极下侧导体层35，将源极下侧导体层35划分为多个部分(区域)。下侧间隙部107使层间绝缘膜27的一部分露出。在该方式中，下侧间隙部107在源极下侧导体层35的壁部中从在第一方向X上与栅极电极30对置的部分朝向源极下侧导体层35的内方部以带状延伸。
在该方式中，下侧间隙部107形成为在第一方向X上延伸的带状。在该方式中，下侧间隙部107在俯视时在第一方向X上横穿源极下侧导体层35的中央部。下侧间隙部107在俯视时在源极下侧导体层35的从第四侧面5D侧的壁部向内方(栅极电极30侧)空出间隔的位置具有端部，不会在第二方向Y上分断源极下侧导体层35。当然，下侧间隙部107也可以在第二方向Y上分断源极下侧导体层35。下侧间隙部107在俯视时将源极下侧导体层35划分为第二方向Y的一方侧的部分(区域)以及另一方侧的部分(区域)。
多个下侧电极部108由在源极下侧导体层35中由下侧间隙部107划分出的多个部分(区域)构成。也就是，在该方式中，两个下侧电极部108由下侧间隙部107划分。多个下侧电极部108贯通层间绝缘膜27以及主面绝缘膜25，与多个源极构造16、源极区域14以及多个阱区域18电连接。在该方式中，多个下侧电极部108在俯视时分别划分为具有与第一～第四侧面5A～5D平行的四边的多边形状。多个下侧电极部108的平面形状是任意的，也可以形成为四边形状、圆形状或者椭圆形状。
半导体装置1D包括从栅极电极30引出到下侧间隙部107内的栅极中间配线109。与栅极电极30(多个栅极配线36A、36B)相同，栅极中间配线109包括栅极下侧导体层31。栅极中间配线109在俯视时沿下侧间隙部107以带状延伸。
栅极中间配线109在俯视时从多个下侧电极部108空出间隔地形成，在第二方向Y上与多个下侧电极部108对置。栅极中间配线109在活性面8(第一主面3)的内方部贯通层间绝缘膜27并与多个栅极构造15电连接。栅极中间配线109既可以与多个栅极构造15直接连接、也可以经由导体膜与多个栅极构造15电连接。
在该方式中，上述的上绝缘膜38包括包覆源极电极32的下侧间隙部107的间隙包覆部110。间隙包覆部110在下侧间隙部107内包覆栅极中间配线109的全域。间隙包覆部110以包覆多个下侧电极部108的周缘部的方式从下侧间隙部107内引出至多个下侧电极部108之上。
在该方式中，上述的源极端子电极60的源极间隙部65包括在俯视时形成于与下侧间隙部107重叠的位置的部分。具体而言，源极间隙部65包括在俯视时形成于与下侧间隙部107重叠的位置的第一源极间隙部65A。在该方式中，第一源极间隙部65A沿下侧间隙部107在第一方向X上延伸，且使上绝缘膜38的间隙包覆部110露出。另一方面，第二源极间隙部65B在与第一源极间隙部65A的交叉部中使上绝缘膜38的间隙包覆部110露出。
在该方式中，源极端子电极60的多个源极端子部66通过源极间隙部65分别划分在多个下侧电极部108之上。多个源极端子部66固定为与多个下侧电极部108同电位。也就是，在该方式中，源极端子电极60构成为经由多个源极端子部66对多个下侧电极部108赋予源极电位(单一电位)。
与第一实施方式的情况相同，多个源极端子部66在源极间隙侧壁69具有第二突出部63。在该方式中，第一源极间隙部65A侧的第二突出部63形成于上绝缘膜38的间隙包覆部110之上。与第一实施方式的情况相同，第二源极间隙部65B侧的第二突出部63形成于源极电极32(下侧电极部108)之上。
在该方式中，上述的间隙绝缘体74包括在源极间隙部65内包覆源极电极32的部分、以及包覆上绝缘膜38的部分。具体而言，间隙绝缘体74在第一源极间隙部65A内包覆上绝缘膜38的间隙包覆部110，在第二源极间隙部65B内包覆源极电极32(多个下侧电极部108)。间隙绝缘体74在第一源极间隙部65A内隔着上绝缘膜38包覆栅极中间配线109。间隙绝缘体74也可以在第一源极间隙部65A内隔着上绝缘膜38包覆多个下侧电极部108的周缘部。
在该方式中，示出了上绝缘膜38具有包覆下侧间隙部107的间隙包覆部110的例子。但是，间隙包覆部110的有无是任意的，也可以形成不具有间隙包覆部110的上绝缘膜38。该情况下，第一源极间隙部65A以使栅极中间配线109露出的方式形成于源极导体层64。
该情况下，间隙绝缘体74在第一源极间隙部65A内直接包覆栅极中间配线109，使栅极中间配线109与源极电极32电绝缘。另外，间隙绝缘体74在第一源极间隙部65A内直接包覆从源极电极32以及栅极中间配线109之间的区域露出的层间绝缘膜27的一部分。
在该方式中，示出了形成有具有第一～第二源极间隙部65A～65B的源极间隙部65的例子。但是，也可以形成仅具有第一源极间隙部65A而不具有第二源极间隙部65B的源极间隙部65。也就是，源极端子电极60也可以具有由一个源极间隙部65(第一源极间隙部65A)划分出的两个源极端子部66。当然，也可以形成仅具有第二源极间隙部65B而不具有第一源极间隙部65A的源极间隙部65。
以上，根据半导体装置1D也起到与半导体装置1A的效果相同的效果。在半导体装置1D的制造方法中，准备在设备区域86中分别制作有与半导体装置1D对应的构造的晶片构造80，实施与半导体装置1A的制造方法相同的工序。因此，根据半导体装置1D的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。
图18是表示第五实施方式的半导体装置1E的俯视图。半导体装置1E具有将第四实施方式的半导体装置1D的特征(具有栅极中间配线109的构造)与第三实施方式的半导体装置1C的特征(具有感测端子部102的构造)组合而成的形态。根据具有这样的形态的半导体装置1E也起到与半导体装置1A的效果相同的效果。
图19是表示第六实施方式的半导体装置1F的俯视图。参照图19，半导体装置1F具有使半导体装置1A变形后的形态。具体而言，半导体装置1F具有配置在沿芯片2的任意的角部的区域的栅极电极30。
也就是，当设定了在第一方向X上横穿第一主面3的中央部的第一直线L1(参照双点划线部)、以及在第二方向Y上横穿第一主面3的中央部的第二直线L2(参照双点划线部)时，栅极电极30配置在从第一直线L1以及第二直线L2双方偏移的位置。在该方式中，栅极电极30在俯视时配置在沿连接第二侧面5B以及第三侧面5C的角部的区域。
与第一实施方式的情况相同，上述的源极电极32的多个引出电极部34A、34B在俯视时从第二方向Y的两侧夹住栅极电极30。第一引出电极部34A以第一平面面积从主体电极部33引出。第二引出电极部34B以小于第一平面面积的第二平面面积从主体电极部33引出。当然，源极电极32也可以不具有第二引出电极部34B，而仅包括主体电极部33以及第一引出电极部34A。
与第一实施方式的情况相同，上述的栅极端子电极50配置在栅极电极30之上。在该方式中，栅极端子电极50配置在沿芯片2的任意的角部的区域。也就是，栅极端子电极50在俯视时配置在从第一直线L1以及第二直线L2双方偏移的位置。在该方式中，栅极端子电极50在俯视时配置在沿连接第二侧面5B以及第三侧面5C的角部的区域。
与第一实施方式的情况相同，上述的源极端子电极60包括由源极间隙部65(第一～第二源极间隙部65A～65B)划分出的多个源极端子部66。多个源极端子部66分别配置在主体电极部33之上。多个源极端子部66中配置在第三侧面5C侧的区域的至少一个(在该方式中为两个)源极端子部66分别具有引出到第一引出电极部34A之上的引出端子部100。
在该方式中，多个源极端子部66不具有引出到第二引出电极部34B之上的引出端子部100。因此，多个引出端子部100从第二方向Y的一方侧与栅极端子电极50对置。多个源极端子部66中与栅极端子电极50相邻的源极端子部66具有引出端子部100，由此具有从第一方向X以及第二方向Y这两方向与栅极端子电极50对置的部分。
以上，根据半导体装置1F也起到与半导体装置1A的效果相同的效果。在半导体装置1F的制造方法中，在准备在设备区域86中分别制作有与半导体装置1F对应的构造的晶片构造80，实施与半导体装置1A的制造方法相同的工序。因此，根据半导体装置1F的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。栅极电极30以及栅极端子电极50配置在沿芯片2的角部的区域的构造也可以应用于第二～第五实施方式。
图20是表示第七实施方式的半导体装置1G的俯视图。参照图20，半导体装置1G具有使半导体装置1A变形后的形态。具体而言，半导体装置1G具有在俯视时配置在第一主面3(活性面8)的中央部的栅极电极30。也就是，当设定了在第一方向X上横穿第一主面3的中央部的第一直线L1(参照双点划线部)、以及在第二方向Y上横穿第一主面3的中央部的第二直线L2(参照双点划线部)时，栅极电极30配置为包覆第一直线L1以及第二直线L2的交叉部Cr。
在该方式中，上述的源极电极32包括源极下侧导体层35、至少一个(在该方式为多个)下侧间隙部107A、107B、以及至少一个(在该方式为多个)下侧电极部108A、108B。在该方式中，源极下侧导体层35在俯视时形成为包围栅极电极30的环状(具体而言为四边环状)。
多个下侧间隙部107A、107B包括第一下侧间隙部107A以及第二下侧间隙部107B。第一下侧间隙部107A在源极下侧导体层35的一方侧(第一侧面5A侧)的区域中在第二方向Y上横穿沿第一方向X延伸的部分。第一下侧间隙部107A在俯视时在第二方向Y上与栅极电极30对置。
第二下侧间隙部107B在源极下侧导体层35的另一方侧(第二侧面5B侧)的区域中在第二方向Y上横穿沿第一方向X延伸的部分。第二下侧间隙部107B在俯视时在第二方向Y上与栅极电极30对置。在该方式中，第二下侧间隙部107B在俯视时隔着栅极电极30而与第一下侧间隙部107A对置。
多个下侧电极部108A、108B由在源极下侧导体层35中由多个下侧间隙部107A、107B划分出的多个部分构成。多个下侧电极部108A、108B贯通层间绝缘膜27以及主面绝缘膜25，且与多个源极构造16、源极区域14以及多个阱区域18电连接。在该方式中，多个下侧电极部108A、108B以在俯视时从三个方向与栅极电极30对置的方式分别划分为沿该栅极电极30弯曲的C字形状。
上述的第一栅极配线36A从栅极电极30向第一下侧间隙部107A内引出。具体而言，第一栅极配线36A具有在第一下侧间隙部107A内在第二方向Y上以带状延伸的部分、以及沿第一侧面5A(第一连接面10A)在第一方向X上以带状延伸的部分。上述的第二栅极配线36B从栅极电极30向第二下侧间隙部107B内引出。具体而言，第二栅极配线36B具有在第二下侧间隙部107B内在第二方向Y上以带状延伸的部分、以及沿第二侧面5B(第二连接面10B)在第一方向X上以带状延伸的部分。
与第一实施方式的情况相同，多个栅极配线36A、36B与多个栅极构造15的两端部交叉(具体而言为正交)。多个栅极配线36A、36B贯通层间绝缘膜27而与多个栅极构造15电连接。多个栅极配线36A、36B既可以与多个栅极构造15直接连接、也可以经由导体膜而与多个栅极构造15电连接。
在该方式中，上述的源极配线37从源极电极32的多个部位引出，包围栅极电极30、源极电极32以及栅极配线36A、36B。当然，源极配线37也可以如第一实施方式那样从源极电极32的单一部位引出。
在该方式中，上述的上绝缘膜38包括分别包覆多个下侧间隙部107A、107B的多个间隙包覆部110A、110B。多个间隙包覆部110A、110B包括第一间隙包覆部110A以及第二间隙包覆部110B。第一间隙包覆部110A在第一下侧间隙部107A内包覆第一栅极配线36A的全域。第二间隙包覆部110B在第二下侧间隙部107B内包覆第二栅极配线36B的全域。多个间隙包覆部110A、110B以包覆多个下侧电极部108A、108B的周缘部的方式，从多个下侧间隙部107A、107B内分别引出至多个下侧电极部108A、108B之上。
与第一实施方式的情况相同，上述的栅极端子电极50配置在栅极电极30之上。在该方式中，栅极端子电极50配置在第一主面3(活性面8)的中央部。也就是，当设定了在第一方向X上横穿第一主面3的中央部的第一直线L1(参照双点划线部)、以及在第二方向Y上横穿第一主面3的中央部的第二直线L2(参照双点划线部)时，栅极端子电极50配置为包覆第一直线L1以及第二直线L2的交叉部Cr。
在该方式中，上述的源极端子电极60在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的多边环状(在该方式中为四边环状)。在该方式中，源极端子电极60包括源极导体层64、至少一个(在该方式为多个)源极间隙部65A～65D、以及至少一个(在该方式为多个)源极端子部66A～66D。
在该方式中，多个源极间隙部65包括与多个下侧间隙部107A、107B的至少一个重叠的部分、以及与多个下侧间隙部107A、107B的任一个都不重叠的部分。具体而言，多个源极间隙部65A～65D包括第一源极间隙部65A、第二源极间隙部65B、第三源极间隙部65C以及第四源极间隙部65D。
第一源极间隙部65A在俯视时形成于与第一下侧间隙部107A重叠的位置，在栅极端子电极50以及第一侧面5A之间的区域沿第一下侧间隙部107A在第二方向Y上以带状延伸。在该方式中，第一源极间隙部65A使上绝缘膜38的间隙包覆部110露出。在该方式中，第一源极间隙部65A在第一方向X上分断源极导体层64。
第二源极间隙部65B在俯视时形成于与第二下侧间隙部107B重叠的位置，在栅极端子电极50以及第二侧面5B之间的区域沿第二下侧间隙部107B在第二方向Y上以带状延伸。在该方式中，第二源极间隙部65B使上绝缘膜38的间隙包覆部110露出。在该方式中，第二源极间隙部65B在第一方向X上分断源极导体层64。
第三源极间隙部65C在俯视时形成于与源极下侧导体层35(第一下侧电极部108A)重叠的位置，在栅极端子电极50以及第三侧面5C之间的区域在第一方向X上以带状延伸。在该方式中，第三源极间隙部65C使源极下侧导体层35露出。在该方式中，第三源极间隙部65C在第二方向Y上分断源极导体层64。
第四源极间隙部65D在俯视时形成于与源极下侧导体层35(第二下侧电极部108B)重叠的位置，在栅极端子电极50以及第四侧面5D之间的区域在第一方向X上以带状延伸。在该方式中，第四源极间隙部65D使源极下侧导体层35露出。在该方式中，第四源极间隙部65D在第二方向Y上分断源极导体层64。
在该方式中，多个源极端子部66A～66D通过多个源极间隙部65A～65D分别划分在多个下侧电极部108A、108B之上。多个源极端子部66包括第一源极端子部66A、第二源极端子部66B、第三源极端子部66C以及第四源极端子部66B。第一源极端子部66A在第一侧面5A侧的区域中划分在第一下侧电极部108A之上。第二源极端子部66B从第一源极端子部66A向第二侧面5B侧的区域空出间隔地划分在第一下侧电极部108A之上。
第三源极端子部66C在第一侧面5A侧的区域中划分在第二下侧电极部108B之上。第四源极端子部66D从第三源极端子部66C向第二侧面5B侧的区域空出间隔地划分在第二下侧电极部108B之上。也就是，在该方式中，多个源极端子部66划分在第一下侧电极部108A之上，多个源极端子部66划分在第二下侧电极部108B之上。
在该方式中，多个源极端子部66在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的多边形状。具体而言，多个源极端子部66在接近栅极端子电极50的角部，分别具有沿栅极端子电极50延伸的切口部111。在该方式中，切口部111被切成在俯视时具有与栅极端子电极50的两边平行的两边的四边形状。由此，多个源极端子部66在俯视时从多个方向(在该方式中为第一方向X以及第二方向Y)与栅极端子电极50对置。
与第一实施方式的情况相同，多个源极端子部66A～66D在源极间隙侧壁69分别具有第二突出部63。第一源极间隙部65A侧的第二突出部63以及第二源极间隙部65B侧的第二突出部63分别形成于上绝缘膜38(间隙包覆部110)之上。第三源极间隙部65C侧的第二突出部63以及第四源极间隙部65D侧的第二突出部63形成于源极电极32(下侧电极部108A、108B)之上。
在该方式中，上述的间隙绝缘体74(第一～第二间隙绝缘体74A～74B)埋设在第一～第四源极间隙部65A～65D。间隙绝缘体74包括包覆源极电极32的部分、以及包覆上绝缘膜38的部分。具体而言，间隙绝缘体74在第一～第二源极间隙部65A～65B内包覆上绝缘膜38的间隙包覆部110A、110B。
间隙绝缘体74在第一～第二源极间隙部65A～65B内隔着上绝缘膜38(间隙包覆部110A、110B)包覆栅极配线36A、36B。间隙绝缘体74也可以在第一～第二源极间隙部65A～65B内隔着上绝缘膜38包覆多个下侧电极部108A、108B的周缘部。间隙绝缘体74在第三～第四源极间隙部65C～65D内包覆源极电极32(多个下侧电极部108A、108B)。
在该方式中，示出了上绝缘膜38具有间隙包覆部110的例子。但是，间隙包覆部110的有无是任意的，也可以形成不具有间隙包覆部110的上绝缘膜38。该情况下，第一～第二源极间隙部65A～65B以使栅极配线36A、36B露出的方式形成于源极导体层64。
该情况下，间隙绝缘体74在第一～第二源极间隙部65A～65B内直接包覆栅极配线36A、36B，使栅极配线36A、36B与源极电极32电绝缘。另外，间隙绝缘体74在第一～第二源极间隙部65A～65B内直接包覆从源极电极32以及栅极配线36A、36B之间的区域露出的层间绝缘膜27的一部分。
另外，在该方式中，示出了形成具有第一～第四源极间隙部65A～65D的源极间隙部65的例子。但是，也可以形成有包括第一～第四源极间隙部65A～65D中的至少一个、两个或者三个的源极间隙部65。也就是，源极端子电极60也可以具有由至少一个源极间隙部65划分出的至少两个源极端子部66。
以上，根据半导体装置1G也起到与半导体装置1A的效果相同的效果。在半导体装置1G的制造方法中，准备在设备区域86中分别制作有与半导体装置1G对应的构造的晶片构造80，实施与半导体装置1A的制造方法相同的工序。因此，根据半导体装置1G的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。栅极电极30以及栅极端子电极50配置于芯片2的中央部的构造也可以应用于第二～第六实施方式。
图21是表示第八实施方式的半导体装置1H的俯视图。图22是沿图21所示的XXII-XXII线的剖视图。半导体装置1H包含上述的芯片2。在该方式中，芯片2不具有台面部11，而是包含平坦的第一主面3。半导体装置1H包括形成于芯片2的作为二极管的一例的SBD(Schottky Barrier Diode，肖特基势垒二极管)构造120。
半导体装置1H包括形成于第一主面3的内方部的n型的二极管区域121。在该方式中，二极管区域121利用第一半导体区域6的一部分来形成。
半导体装置1H包括在第一主面3中从其它区域划分二极管区域121的p型的保护区域122。保护区域122从第一主面3的周缘向内方空出间隔地形成于第一半导体区域6的表层部。在该方式中，保护区域122在俯视时形成为包围二极管区域121的环状(在该方式中为四边环状)。保护区域122具有二极管区域121侧的内缘部、以及第一主面3的周缘侧的外缘部。
半导体装置1H包括选择性地包覆第一主面3的上述的主面绝缘膜25。主面绝缘膜25具有使二极管区域121以及保护区域122的内缘部露出的二极管开口123。主面绝缘膜25从第一主面3的周缘向内方空出间隔地形成，使第一主面3(第一半导体区域6)从第一主面3的周缘部露出。当然，主面绝缘膜25也可以包覆第一主面3的周缘部。该情况下，主面绝缘膜25的周缘部也可以与第一～第四侧面5A～5D相连。
半导体装置1H包括配置在第一主面3之上的第一极性电极124(主面电极)。在该方式中，第一极性电极124是“阳极电极”。第一极性电极124从第一主面3的周缘向内方空出间隔地配置。在该方式中，第一极性电极124在俯视时形成为沿第一主面3的周缘的四边形状。第一极性电极124从主面绝缘膜25之上进入二极管开口123，且与第一主面3以及保护区域122的内缘部电连接。
第一极性电极124与二极管区域121(第一半导体区域6)形成肖特基接合。由此，形成有SBD构造120。第一极性电极124的平面面积优选为第一主面3的50％以上。第一极性电极124的平面面积特别优选为第一主面3的75％以上。第一极性电极124也可以具有0.5μm以上且15μm以下的厚度。
第一极性电极124具有包含Ti系金属膜以及Al系金属膜的层叠构造。Ti系金属膜也可以具有由Ti膜或者TiN膜构成的单层构造。Ti系金属膜也可以具有以任意的顺序包含Ti膜以及TiN膜的层叠构造。Al系金属膜优选比Ti系金属膜厚。Al系金属膜也可以包含纯Al膜(纯度为99％以上的Al膜)、AlCu合金膜、AlSi合金膜、以及AlSiCu合金膜中的至少一个。
半导体装置1H包括选择性地包覆主面绝缘膜25以及第一极性电极124的上述的上绝缘膜38。与第一实施方式的情况相同，上绝缘膜38具有包含从芯片2侧依次层叠的无机绝缘膜42以及有机绝缘膜43的层叠构造。在该方式中，上绝缘膜38具有在俯视时使第一极性电极124的内方部露出的接触开口125，且遍及整周地包覆第一极性电极124的周缘部。在该方式中，接触开口125在俯视时形成为四边形状。
上绝缘膜38从第一主面3的周缘(第一～第四侧面5A～5D)向内方空出间隔地形成，在与第一主面3的周缘之间划分出切割道41。切割道41在俯视时形成为沿第一主面3的周缘延伸的带状。在该方式中，切割道41在俯视时形成为包围第一主面3的内方部的环状(具体而言为四边环状)。
在该方式中，切割道41使第一主面3(第一半导体区域6)露出。当然，在主面绝缘膜25包覆第一主面3的周缘部的情况下，切割道41也可以使主面绝缘膜25露出。上绝缘膜38优选具有超过第一极性电极124的厚度的厚度。上绝缘膜38的厚度也可以小于芯片2的厚度。
半导体装置1H包括配置在第一极性电极124之上的端子电极126。端子电极126在第一极性电极124中以柱状竖立设置在从接触开口125露出的部分之上。端子电极126在俯视时具有小于第一极性电极124的面积的面积，也可以从第一极性电极124的周缘空出间隔地配置在第一极性电极124的内方部之上。在该方式中，端子电极126在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(在该方式中为四边形状)。
端子电极126具有端子面127以及端子侧壁128。端子面127沿第一主面3平坦地延伸。端子面127也可以由具有研磨痕的研磨面构成。在该方式中，端子侧壁128位于上绝缘膜38(具体而言为有机绝缘膜43)之上。
也就是，端子电极126包含与无机绝缘膜42以及有机绝缘膜43相接的部分。端子侧壁128沿法线方向Z大致铅垂地延伸。“大致铅垂”也包含一边弯曲(曲折)一边在层叠方向上延伸的形态。端子侧壁128包括隔着上绝缘膜38而与第一极性电极124对置的部分。端子侧壁128优选由不具有研磨痕的平滑面构成。
在该方式中，端子电极126在端子侧壁128的下端部具有朝向外方突出的突出部129。突出部129形成于比端子侧壁128的中间部靠上绝缘膜38(有机绝缘膜43)侧的区域。突出部129沿上绝缘膜38的外表面延伸，在剖视时形成为从端子侧壁128朝向前端部而厚度逐渐变小的尖细形状。由此，突出部129具有形成锐角的尖锐形状的前端部。当然，也可以形成不具有突出部129的端子电极126。
端子电极126优选具有超过第一极性电极124的厚度的厚度。端子电极126的厚度特别优选超过上绝缘膜38的厚度。在该方式中，端子电极126的厚度超过芯片2的厚度。当然，端子电极126的厚度也可以小于芯片2的厚度。
端子电极126的厚度也可以为10μm以上且300μm以下。端子电极126的厚度优选为30μm以上。端子电极126的厚度优选为80μm以上且200μm以下。端子电极126优选具有第一主面3的50％以上的平面面积。端子电极126的平面面积特别优选为第一主面3的75％以上。
端子电极126包括导体层130、至少一个(在该方式为多个)间隙部131以及至少一个(在该方式为多个)端子部132。在该方式中，导体层130在接触开口125内包覆上绝缘膜38以及第一极性电极124。在该方式中，导体层130具有包含从第一极性电极124侧依次层叠的第一导体膜133以及第二导体膜134的层叠构造。第一导体膜133也可以包含Ti系金属膜。第一导体膜133具有由Ti膜或者TiN膜构成的单层构造。
第一导体膜133也可以具有包含以任意的顺序层叠的Ti膜以及TiN膜的层叠构造。第一导体膜133具有小于第一极性电极124的厚度的厚度。第一导体膜133在接触开口125内以膜状包覆第一极性电极124，且以膜状引出至上绝缘膜38之上。第一导体膜133形成突出部129的一部分。第一导体膜133不一定必须形成，也可以去除。
第二导体膜134形成端子电极126的主体。第二导体膜134也可以包含Cu系金属膜。Cu系金属膜也可以是纯Cu膜(纯度为99％以上的Cu膜)或者Cu合金膜。在该方式中，第二导体膜134包含纯Cu镀膜。第二导体膜134优选具有超过第一极性电极124的厚度的厚度。第二导体膜134的厚度特别优选为超过上绝缘膜38的厚度。在该方式中，第二导体膜134的厚度超过芯片2的厚度。
第二导体膜134在接触开口125内隔着第一导体膜133包覆第一极性电极124，且隔着第一导体膜133以膜状引出至上绝缘膜38之上。第二导体膜134形成突出部129的一部分。也就是，突出部129具有包含第一导体膜133以及第二导体膜134的层叠构造。第二导体膜134在突出部129内具有超过第一导体膜133的厚度的厚度。
间隙部131在剖视时贯通导体层130，将导体层130划分为多个部分(区域)。间隙部131在俯视时形成于与第一极性电极124重叠的位置，且使第一极性电极124的一部分露出。在该方式中，间隙部131包括在相互不同的方向上延伸的第一间隙部131A以及第二间隙部131B。
第一间隙部131A在俯视时形成为在第一方向X上延伸的带状，在第二方向Y上分断导体层130。在该方式中，第一间隙部131A在俯视时在第一方向X上横穿导体层130的中央部。第二间隙部131B以在俯视时与第一间隙部131A交叉的方式形成为在第二方向Y上延伸的带状，在第一方向X上分断导体层130。在该方式中，第二间隙部131B在俯视时在第二方向Y上横穿导体层130的中央部。也就是，第二间隙部131B在导体层130的中央部与第一间隙部131A交叉。
当然，第一间隙部131A也可以从导体层130的中央部向第二方向Y偏移地形成。另外，第二间隙部131B也可以从导体层130的中央部向第一方向X偏移地形成。间隙部131不一定必须同时包括第一间隙部131A以及第二间隙部131B双方，也可以仅包括第一间隙部131A以及第二间隙部131B的任一方。
多个端子部132由在导体层130中由间隙部131划分出的多个部分构成。也就是，在该方式中，四个端子部132由第一～第二间隙部131A～131B划分。多个端子部132固定为与第一极性电极124同电位。也就是，在该方式中，端子电极126构成为经由多个端子部132对一个第一极性电极124赋予极性电位(单一电位)。
在该方式中，多个端子部132在俯视时分别形成为具有与第一～第四侧面5A～5D平行的四边的多边形状(在该方式中为四边形状)。多个端子部132的平面形状是任意的，也可以形成为四边形状以外的多边形状、圆形状或者椭圆形状。
多个端子部132分别具有由间隙部131划分出的间隙侧壁135。间隙侧壁135优选由不具有研磨痕的平滑面构成。在该方式中，多个端子部132在间隙侧壁135的下端部分别具有朝向外方突出的突出部129。间隙侧壁135侧的突出部129形成于第一极性电极124之上。
半导体装置1H包括包覆第一主面3的上述的封固绝缘体71。在该方式中，封固绝缘体71以在第一主面3之上使端子电极126的一部分露出的方式包覆端子电极126的周围。具体而言，封固绝缘体71使端子面127露出，且包覆端子侧壁128。在该方式中，封固绝缘体71包覆突出部129，且隔着突出部129而与上绝缘膜38对置。封固绝缘体71抑制端子电极126的脱落。
封固绝缘体71在第一主面3的周缘部包覆切割道41。在该方式中，封固绝缘体71在切割道41直接包覆第一主面3(第一半导体区域6)。当然，在主面绝缘膜25从切割道41露出的情况下，封固绝缘体71也可以在切割道41中直接包覆主面绝缘膜25。
封固绝缘体71具有绝缘主面72以及绝缘侧壁73。绝缘主面72沿第一主面3平坦地延伸。绝缘主面72与端子面127形成一个平坦面。绝缘主面72也可以由具有研磨痕的研磨面构成。该情况下，绝缘主面72优选与端子面127形成一个研磨面。
绝缘侧壁73从绝缘主面72的周缘朝向芯片2延伸，且与第一～第四侧面5A～5D相连。绝缘侧壁73相对于绝缘主面72形成为大致直角。绝缘侧壁73在与绝缘主面72之间所成的角度也可以为88°以上且92°以下。绝缘侧壁73也可以由具有研磨痕的研磨面构成。绝缘侧壁73也可以与第一～第四侧面5A～5D形成一个研磨面。
封固绝缘体71优选具有超过第一极性电极124的厚度的厚度。封固绝缘体71的厚度特别优选为超过上绝缘膜38的厚度。在该方式中，封固绝缘体71的厚度超过芯片2的厚度。当然，封固绝缘体71的厚度也可以小于芯片2的厚度。封固绝缘体71的厚度也可以为10μm以上且300μm以下。封固绝缘体71的厚度优选为30μm以上。封固绝缘体71的厚度特别优选为80μm以上且200μm以下。
半导体装置1H包括上述的间隙绝缘体74，该间隙绝缘体74以使端子电极126的一部分(多个端子部132的一部分)露出的方式埋设在间隙部131。与第一实施方式的情况相同，间隙绝缘体74包括第一～第二间隙绝缘体74A～74B。间隙绝缘体74在第一～第二间隙部131A～131B中包覆多个端子部132的间隙侧壁135。也就是，间隙绝缘体74在间隙部131内划分出多个端子部132。另外，间隙绝缘体74在俯视时以格子状(十字状)包覆第一极性电极124。
在该方式中，间隙绝缘体74维持多个端子部132固定为同电位的状态的同时，在第一极性电极124之上物理地分离多个端子部132。换言之，间隙绝缘体74允许多个端子部132以及第一极性电极124之间的纵向的电流移动，限制多个端子部之间的横向的电流移动。
在该方式中，间隙绝缘体74在间隙部131内直接包覆第一极性电极124。另外，间隙绝缘体74在间隙部131内包覆突出部129，且隔着突出部129包覆第一极性电极124。间隙绝缘体74抑制端子部132的脱落。间隙绝缘体74在间隙部131外与封固绝缘体71连接。
在该方式中，间隙绝缘体74由封固绝缘体71的一部分构成。也就是，间隙绝缘体74具有与端子面127相连的绝缘主面72。另外，间隙绝缘体74包含热固化性树脂、多个填充物以及多个可挠化颗粒。当然，间隙绝缘体74也可以由与封固绝缘体71不同的绝缘材料构成。
半导体装置1H包括包覆第二主面4的第二极性电极136(第二主面电极)。第二极性电极136在该方式中为“阴极电极”。第二极性电极136与第二主面4电连接。第二极性电极136与从第二主面4露出的第二半导体区域7形成欧姆接触。第二极性电极136也可以以与芯片2的周缘(第一～第四侧面5A～5D)相连的方式包覆第二主面4的全域。
第二极性电极136也可以从芯片2的周缘向内方空出间隔地包覆第二主面4。第二极性电极136构成为在与端子电极126(多个端子部132)之间施加有500V以上且3000V以下的电压。也就是，芯片2形成为向第一主面3以及第二主面4之间施加有500V以上且3000V以下的电压。
以上，半导体装置1H包括芯片2、第一极性电极124(主面电极)以及端子电极126。芯片2具有第一主面3。第一极性电极124配置在第一主面3之上。端子电极126配置在第一极性电极124之上，固定为与第一极性电极124同电位。端子电极126包含导体层130以及间隙部131。导体层130包覆第一极性电极124。间隙部131在剖视时在厚度方向上贯通导体层130。
根据该构造，端子电极126的体积通过间隙部131而削减，端子电极126引起的应力降低。间隙部131在遮断在端子电极126的宽度方向上连续地产生的应力方面也是有效的。由此，能够抑制端子电极126的应力引起的电的特性的变动、形状不良。因而，能够提供起到与半导体装置1A的效果相同的效果的半导体装置1H。
在半导体装置1H的制造方法中，准备在设备区域86中分别制作有与半导体装置1H对应的构造的晶片构造80，经过与半导体装置1A的制造方法相同的工序在第一极性电极124之上形成端子电极126。因此，根据半导体装置1H的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。
以下，示出应用于各实施方式的变形例。以下，示出在第一实施方式的半导体装置1A中应用了变形例的例子，以下的变形例、或者以下的变形例的组合形态适当应用于第一～第八实施方式的任一个。以下的变形例应用于第八实施方式的情况下，“源极间隙部65”、“源极端子电极60”等置换为“间隙部131”、“端子电极126”等。
图23是表示应用于各实施方式中的芯片2的变形例的剖视图。参照图23，半导体装置1A也可以在芯片2的内部不具有第二半导体区域7，而是仅包括第一半导体区域6。该情况下，第一半导体区域6从芯片2的第一主面3、第二主面4以及第一～第四侧面5A～5D露出。
也就是，在该方式中，芯片2不具有半导体基板，而是具有由外延层构成的单层构造。这样的芯片2通过在上述的图11H的工序中完全除去第二半导体区域7(半导体基板)而形成。第一～第八实施方式的构造在采用了这样的极薄的芯片2的情况下，在抑制该芯片2的变形的方面是有效的。
图24是表示应用于各实施方式中的源极间隙部65的变形例的俯视图。参照图24，源极间隙部65不一定必须在第一方向X以及/或者第二方向Y上分断源极导体层64。源极间隙部65也可以从源极端子侧壁62沿第一方向X以及/或者第二方向Y延伸，具有位于源极端子电极60的内方部的端部。也就是，源极间隙部65也可以形成为切口状。根据这样的构造也能够削减源极端子电极60的体积，降低源极端子电极60引起的应力。
图25是表示应用于各实施方式中的源极间隙部65的变形例的俯视图。参照图25，源极间隙部65不一定必须在第一方向X以及/或者第二方向Y上分断源极端子电极60。源极间隙部65也可以从源极端子侧壁62空出间隔地形成于源极端子电极60的内方部。该情况下，源极间隙部65也可以在第一方向X以及/或者第二方向Y上延伸，具有位于源极端子电极60的内方部的端部。也就是，源极间隙部65也可以形成为开口状。
间隙绝缘体74埋设在仅由源极间隙部65划分出的区域，该源极间隙部65由源极导体层64包围。也就是，间隙绝缘体74通过源极导体层64而从封固绝缘体71物理地分离地形成。根据这样的构造也能够削减源极端子电极60的体积，降低源极端子电极60引起的应力。
图26是表示应用于各实施方式的封固绝缘体71的变形例的剖视图。参照图26，也可以形成包覆上绝缘膜38的全域的封固绝缘体71。该情况下，形成不与上绝缘膜38相接的栅极端子电极50、以及不与上绝缘膜38相接的源极端子电极60。
图27是表示应用于各实施方式中的栅极端子电极50的变形例的俯视图。参照图27，栅极端子电极50也可以包括栅极导体层54、至少一个(在该方式中为一个)栅极间隙部140、以及至少一个(在该方式为多个)栅极端子部141。
栅极间隙部140在剖视时贯通栅极导体层54，且将栅极导体层54划分为多个部分(区域)。栅极间隙部140在俯视时形成于与栅极电极30重叠的位置，且使栅极电极30的一部分露出。栅极间隙部140也可以使上绝缘膜38的一部分露出。
栅极间隙部140也可以形成在第一方向X以及第二方向Y的任一方或者双方延伸的带状。在该方式中，栅极间隙部140在俯视时在第一方向X上横穿栅极导体层54的中央部，在第二方向Y上分断栅极导体层54。当然，栅极间隙部140也可以包括以相互交叉的方式在第一方向X以及第二方向Y上延伸的多个带状的部分。
多个栅极端子部141由在栅极导体层54中由栅极间隙部140划分出的多个部分构成。也就是，在该方式中，两个栅极端子部141由栅极间隙部140划分。多个栅极端子部141固定为与栅极电极30同电位。也就是，在该方式中，栅极端子电极50构成为经由多个栅极端子部141对一个栅极电极30赋予栅极电位(单一电位)。
多个栅极端子部141分别具有由栅极间隙部140划分出的栅极间隙侧壁142。栅极间隙侧壁142优选由不具有研磨痕的平滑面构成。在该方式中，多个栅极端子部141在栅极间隙侧壁142的下端部分别具有朝向外方突出的第一突出部53。栅极间隙侧壁142侧的第一突出部53形成于栅极电极30之上。
在该方式中，半导体装置1A包括埋设在栅极间隙部140的栅极间隙绝缘体143。栅极间隙绝缘体143以使栅极端子电极50的一部分(多个栅极端子部141的一部分)露出的方式，在栅极间隙部140中包覆多个栅极端子部141的栅极间隙侧壁142。
也就是，栅极间隙绝缘体143在栅极间隙部140内划分出多个栅极端子部141。在该方式中，栅极间隙绝缘体143在维持多个栅极端子部141固定为与栅极电极30同电位的状态的同时，在栅极电极30之上物理地分离多个栅极端子部141。
换言之，栅极间隙绝缘体143构成为允许多个栅极端子部141以及栅极电极30之间的纵向的电流移动，限制多个栅极端子部141之间的横向的电流移动。在该方式中，栅极间隙绝缘体143在栅极间隙部140内直接包覆栅极电极30。
另外，栅极间隙绝缘体143在栅极间隙部140内包覆第一突出部53，且隔着第一突出部53包覆栅极电极30。栅极间隙绝缘体143抑制栅极端子部141的脱落。栅极间隙绝缘体143也可以在栅极间隙部140具有包覆上绝缘膜38的部分。
栅极间隙绝缘体143在栅极间隙部140外与封固绝缘体71连接。在该方式中，栅极间隙绝缘体143由封固绝缘体71的一部分构成。也就是，栅极间隙绝缘体143具有与栅极端子面51以及源极端子面61相连的绝缘主面72。当然，栅极间隙绝缘体143也可以由与封固绝缘体71不同的绝缘材料构成。
以上，半导体装置1A包括芯片2、栅极电极30(主面电极)以及栅极端子电极50(端子电极)。芯片2具有第一主面3。栅极电极30配置在第一主面3之上。栅极端子电极50配置在栅极电极30之上，固定为与栅极电极30同电位。栅极端子电极50包括栅极导体层54以及栅极间隙部140。栅极导体层54包覆栅极电极30。栅极间隙部140在剖视时在厚度方向上贯通栅极导体层54。
根据该构造，栅极端子电极50的体积通过栅极间隙部140而削减，栅极端子电极50引起的应力降低。栅极间隙部140在遮断在栅极端子电极50的宽度方向上连续地产生的应力的方面也是有效的。由此，能够抑制栅极端子电极50的应力引起的电的特性的变动、形状不良。因而，能够提供能够提高信赖性的半导体装置1A。
具有栅极间隙部140(栅极间隙绝缘体143)的半导体装置1A通过变更抗蚀剂掩模90的布局来制造。因此，根据具有栅极间隙部140的半导体装置1A的制造方法也起到与半导体装置1A的制造方法的效果相同的效果。在形成具有栅极间隙部140的栅极端子电极50的情况下，也可以形成不具有源极间隙部65的源极端子电极60。
以下，示出搭载有第一～第八实施方式的半导体装置1A～1H的封装件的形态例。图28是表示搭载有第一～第七实施方式的半导体装置1A～1G的封装件201A的俯视图。封装件201A也可以称为“半导体封装件”或者“半导体模块”。
参照图28，封装件201A包括长方体形状的封装件主体202。封装件主体202由模制树脂构成，与封固绝缘体71相同，包含基质树脂(例如环氧树脂)、多个填充物以及多个可挠化颗粒(可挠化剂)。封装件主体202具有一方侧的第一面203、另一方侧的第二面204、以及将第一面203以及第二面204连接的第一～第四侧壁205A～205D。
第一面203以及第二面204在从它们的法线方向Z观察的俯视时形成为四边形状。第一侧壁205A以及第二侧壁205B在第一方向X上延伸，且在与第一方向X正交的第二方向Y上对置。第三侧壁205C以及第四侧壁205D在第二方向Y上延伸，且在第一方向X上对置。
封装件201A包括配置在封装件主体202内的金属板206(导体板)。金属板206也可以称为“芯片焊盘”。金属板206在俯视时形成为四边形状(具体而言为长方形状)。金属板206包括从第一侧壁205A引出到封装件主体202的外部的引出板部207。引出板部207具有圆形的贯通孔208。金属板206也可以从第二面204露出。
封装件201A包括从封装件主体202的内部引出到外部的多个(在该方式中为三个)引线端子209。多个引线端子209配置在第二侧壁205B侧。多个引线端子209分别形成为在第二侧壁205B的正交方向(也就是第二方向Y)上延伸的带状。多个引线端子209中的两侧的引线端子209从金属板206空出间隔地配置，中央的引线端子209与金属板206一体地形成。与金属板206连接的引线端子209的配置是任意的。
封装件201A包括在封装件主体202内配置在金属板206之上的半导体装置210。半导体装置210由第一～第七实施方式的半导体装置1A～1G的任一个构成。半导体装置210以使漏极电极77与金属板206对置的姿势配置在金属板206之上，且与金属板206电连接。
封装件201A包含导电粘接剂211，该导电粘接剂211介于漏极电极77以及金属板206之间，使半导体装置210与金属板206接合。导电粘接剂211也可以包含焊锡或者金属糊料。焊锡也可以是无铅焊锡。金属糊料也可以包含Au、Ag以及Cu中的至少一个。Ag糊料也可以由Ag烧结糊料构成。Ag烧结糊料由在有机溶剂中添加有纳米尺寸或者微米尺寸的Ag颗粒的糊料构成。
封装件201A包括在封装件主体202内与引线端子209以及半导体装置210电连接的至少一个(在该方式为多个)导线212(导电连接部件)。在该方式中，导线212由金属丝线(也就是接合引线)构成。导线212也可以包括金丝线、铜丝线以及铝丝线中的至少一个。当然，导线212也可以由金属卡夹等金属板来代替金属丝线。
至少一个(在该方式中为一个)导线212与栅极端子电极50以及引线端子209电连接。至少一个(在该方式中为四个)导线212与源极端子电极60以及引线端子209电连接。在该方式中，四个导线212使四个源极端子部66与一个引线端子209连接。在源极端子电极60包括感测端子部102(参照图13)的情况下，还设有与感测端子部102对应的引线端子209、以及与感测端子部102及引线端子209连接的导线212。
图29是表示搭载有第八实施方式的半导体装置1H的封装件201B的俯视图。封装件201B也可以称为“半导体封装件”或者“半导体模块”。参照图29，封装件201B包括封装件主体202、金属板206、多个(在该方式中为两个)引线端子209、半导体装置213、导电粘接剂211以及多个导线212。以下，对与封装件201A不同的方面进行说明。
多个引线端子209中的一方的引线端子209从金属板206空出间隔地配置，另一方的引线端子209与金属板206一体地形成。半导体装置213在封装件主体202内配置在金属板206之上。半导体装置213由第八实施方式的半导体装置1H构成。半导体装置213以使第二极性电极136与金属板206对置的姿势配置在金属板206之上，且与金属板206电连接。
导电粘接剂211介于第二极性电极136以及金属板206之间，使半导体装置213与金属板206接合。至少一个(在该方式中为四个)导线212与端子电极126以及引线端子209电连接。在该方式中，四个导线212使四个端子部132与一个引线端子209连接。
图30是表示搭载有第一～第七实施方式的半导体装置1A～1G以及第八实施方式的半导体装置1H的封装件201C的立体图。图31是图30所示的封装件201C的分解立体图。图32是沿图30所示的XXXII-XXXII线的剖视图。封装件201C也可以称为“半导体封装件”或者“半导体模块”。
参照图30～图32，封装件201C包括长方体形状的封装件主体222。封装件主体222由模制树脂构成，与封固绝缘体71相同，包括基质树脂(例如环氧树脂)、多个填充物以及多个可挠化颗粒(可挠化剂)。封装件主体222具有一方侧的第一面223、另一方侧的第二面224、以及将第一面223以及第二面224连接的第一～第四侧壁225A～225D。
第一面223以及第二面224在从它们的法线方向Z观察的俯视时形成为四边形状(在该方式中为长方形状)。第一侧壁225A以及第二侧壁225B在沿第一面223的第一方向X上延伸，且在第二方向Y上对置。第一侧壁225A以及第二侧壁225B形成封装件主体222的长边。第三侧壁225C以及第四侧壁225D在第二方向Y上延伸，且在第一方向X上对置。第三侧壁225C以及第四侧壁225D形成封装件主体222的短边。
封装件201C包括配置在封装件主体222的内外的第一金属板226。第一金属板226配置在封装件主体222的第一面223侧，包括第一焊盘部227以及第一引线端子228。第一焊盘部227在封装件主体222内形成为在第一方向X上延伸的长方形状，且从第一面223露出。
第一引线端子228从第一焊盘部227朝向第一侧壁225A引出为在第二方向Y上延伸的带状，贯通第一侧壁225A而从封装件主体222露出。第一引线端子228在俯视时配置在第四侧壁225D侧。第一引线端子228从第一面223以及第二面224空出间隔地从第一侧壁225A露出。
封装件201C包括配置在封装件主体222的内外的第二金属板230。第二金属板230从第一金属板226沿法线方向Z空出间隔地配置在封装件主体222的第二面224侧，包括第二焊盘部231以及第二引线端子232。第二焊盘部231在封装件主体222内形成为在第一方向X上延伸的长方形状，且从第二面224露出。
第二引线端子232从第二焊盘部231朝向第一侧壁225A引出为在第二方向Y上延伸的带状，贯通第一侧壁225A而从封装件主体222露出。第二引线端子232在俯视时配置在第三侧壁225C侧。第二引线端子232从第一面223以及第二面224空出间隔地从第一侧壁225A露出。
第二引线端子232在法线方向Z上从与第一引线端子228不同的厚度位置引出。在该方式中，第二引线端子232从第一引线端子228向第二面224侧空出间隔地形成，在第一方向X上不与第一引线端子228对置。第二引线端子232在第二方向Y上具有与第一引线端子228不同的长度。
封装件201C包括从封装件主体222的内部引出到外部的多个(在该方式中为五个)第三引线端子234。在该方式中，多个第三引线端子234配置在第一焊盘部227以及第二焊盘部231之间的厚度范围。多个第三引线端子234以从封装件主体222内朝向第二侧壁225B沿第二方向Y延伸的带状引出，贯通第二侧壁225B而从封装件主体222露出。
多个第三引线端子234的配置是任意的。在该方式中，多个第三引线端子234以在俯视时与第二引线端子232位于同一直线上的方式配置在第三侧壁225C侧。多个第三引线端子234也可以在位于封装件主体222外的部分具有朝向第一面223以及/或者第二面224凹陷的弯曲部。
封装件201C包括配置在封装件主体222内的第一半导体装置235。第一半导体装置235由第一～第七实施方式的半导体装置1A～1G的任一个构成。第一半导体装置235配置在第一焊盘部227以及第二焊盘部231之间。第一半导体装置235在俯视时配置在第三侧壁225C侧。第一半导体装置235以使漏极电极77与第二金属板230(第二焊盘部231)对置的姿势配置在第二金属板230之上，且与第二金属板230电连接。
封装件201C包括从第一半导体装置235空出间隔地配置在封装件主体222内的第二半导体装置236。第二半导体装置236由第八实施方式的半导体装置1H构成。第二半导体装置236配置在第一焊盘部227以及第二焊盘部231之间。第二半导体装置236在俯视时配置在第四侧壁225D侧。第二半导体装置236以使第二极性电极136与第二金属板230(第二焊盘部231)对置的姿势配置在第二金属板230之上，且与第二金属板230电连接。
封装件201C包括分别配置在封装件主体222内的第一导体间隔物237(第一导电连接部件)以及第二导体间隔物238(第二导电连接部件)。第一导体间隔物237介于第一半导体装置235以及第一焊盘部227之间，与第一半导体装置235以及第一焊盘部227电连接。第二导体间隔物238介于第二半导体装置236以及第一焊盘部227之间，与第二半导体装置236以及第一焊盘部227电连接。
第一导体间隔物237以及第二导体间隔物238分别包括金属板(例如Cu系金属板)。在该方式中，第二导体间隔物238与第一导体间隔物237分体构成，但也可以与第一导体间隔物237一体地形成。
封装件201C包括第一～第六导电粘接剂239A～239F。第一～第六导电粘接剂239A～239F也可以包括焊锡或者金属糊料。焊锡也可以是无铅焊锡。金属糊料也可以包括Au、Ag以及Cu中的至少一个。Ag糊料也可以由Ag烧结糊料构成。Ag烧结糊料由在有机溶剂中添加了纳米尺寸或者微米尺寸的Ag颗粒的糊料构成。
第一导电粘接剂239A介于漏极电极77以及第二焊盘部231之间，将第一半导体装置235与第二焊盘部231连接。第二导电粘接剂239B介于第二极性电极136以及第二焊盘部231之间，将第二半导体装置236与第二焊盘部231连接。
第三导电粘接剂239C介于源极端子电极60以及第一导体间隔物237之间，将第一导体间隔物237与源极端子电极60连接。第四导电粘接剂239D介于端子电极126以及第二导体间隔物238之间，将第二导体间隔物238与端子电极126连接。
第五导电粘接剂239E介于第一焊盘部227以及第一导体间隔物237之间，将第一导体间隔物237与第一焊盘部227连接。第六导电粘接剂239F介于第一焊盘部227以及第二导体间隔物238之间，将第二导体间隔物238与第一焊盘部227连接。
封装件201C包括在封装件主体222内与第一半导体装置235的栅极端子电极50以及至少一个(在该方式为多个)第三引线端子234电连接的至少一个(在该方式为多个)导线240(导电连接部件)。在该方式中，导线240由金属丝线(也就是接合引线)构成。导线240也可以包含金丝线、铜丝线以及铝丝线中的至少一个。当然，导线240也可以由金属卡夹等金属板构成来代替金属丝线。
在该方式中，示出了一个第一导体间隔物237与多个源极端子部66连接的例子。但是，也可以设有多个第一导体间隔物237。该情况下，多个第一导体间隔物237也可以以一对一的对应关系分别与多个源极端子部66连接。当然，多个第一导体间隔物237中的至少一个也可以与多个源极端子部66连接。另外，多个源极端子部66也可以不经由第一导体间隔物237而是通过第三导电粘接剂239C与第一焊盘部227连接。
在该方式中，示出了一个第二导体间隔物238与多个端子部132连接的例子。但是，也可以设有多个第二导体间隔物238。该情况下，多个第二导体间隔物238也可以以一对一的对应关系分别与多个端子部132连接。当然，多个第二导体间隔物238中的至少一个也可以与多个端子部132连接。另外，多个端子部132也可以不经由第二导体间隔物238而是通过第四导电粘接剂239D与第一焊盘部227连接。在源极端子电极60包括感测端子部102(参照图13)的情况下，还设有与感测端子部102以及第三引线端子234连接的导线240。
上述的各实施方式还能够以其它形态实施。例如，上述的第一～第八实施方式中公开的特征能够在它们之间适当组合。即，也可以采用同时包括上述的第一～第八实施方式中公开的特征中的至少两个特征。
另外，在上述的各实施方式中，示出了在第一方向X以及第二方向Y的任一方或者双方延伸的源极间隙部65(第一源极间隙部65A以及第二源极间隙部65B)。但是，源极间隙部65(第一源极间隙部65A以及第二源极间隙部65B)延伸的方向是任意的，并不限制于第一方向X以及第二方向Y的任一方或者双方。
例如，也可以形成有在源极导体层64的对角方向上延伸的一个或者多个源极间隙部65(第一源极间隙部65A以及第二源极间隙部65B)。当然，也可以形成有在导体层130的对角方向上延伸的一个或者间隙部131。另外，也可以形成有在栅极导体层54的对角方向上延伸的一个或者多个栅极间隙部140。
在上述的各实施方式中，示出了具有台面部11的芯片2。但是，也可以采用不具有台面部11而是具有平坦地延伸的第一主面3的芯片2。该情况下，去除侧壁构造26。
在上述的各实施方式中，示出了具有源极配线37的形态。但是，也可以采用不具有源极配线37的形态。在上述的各实施方式中，示出了在芯片2的内部控制通道的沟槽栅极型的栅极构造15。但是，也可以采用从第一主面3之上控制通道的平面栅极型的栅极构造15。
在上述的各实施方式中，示出了形成为MISFET构造12以及SBD构造120不同的芯片2的形态。但是，MISFET构造12以及SBD构造120也可以在同一芯片2中形成于第一主面3的不同的区域。该情况下，SBD构造120也可以作为MISFET构造12的环流二极管而形成。
在上述的各实施方式中，示出了“第一导电型”为“n型”、“第二导电型”为“p型”的形态。但是，在上述的各实施方式中，也可以采用“第一导电型”为“p型”、“第二导电型”为“n型”的形态。该情况的具体的结构通过在上述的说明以及附图中将“n型”置换为“p型”的同时，将“p型”置换为“n型”而得到。
在上述的各实施方式中，示出了“n型”的第二半导体区域7。但是，第二半导体区域7也可以是“p型”。该情况下，形成IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)构造来代替MISFET构造12。该情况下，在上述的说明中，MISFET构造12的“源极”置换为IGBT构造的“发射极”，MISFET构造12的“漏极”置换为IGBT构造的“集电极”。当然，在具有芯片2由外延层构成的单层构造的情况下，“p型”的第二半导体区域7也可以具有通过离子注入法导入到芯片2(外延层)的第二主面4的表层部的p型杂质。
在上述的各实施方式中，第一方向X以及第二方向Y由第一～第四侧面5A～5D的延伸方向规定。但是，第一方向X以及第二方向Y只要维持相互交叉(具体而言为正交)的关系，则也可以是任意的方向。例如，第一方向X也可以是与第一～第四侧面5A～5D交叉的方向，第二方向Y也可以是与第一～第四侧面5A～5D交叉的方向。
以下，示出了从该说明书以及附图提取出的特征例。以下，数字等表示上述的实施方式中的对应构成要素等，并非将各项目的范围限定于实施方式的意思。以下的项目的“半导体装置”也可以根据需要置换为“宽带隙半导体装置”、“SiC半导体装置”、“半导体开关装置”或者“半导体整流装置”。
[A1]一种半导体装置1A～1H，包括：
芯片2，其具有主面3；主面电极30、32、124，其配置在上述主面3之上；以及端子电极50、60、126，其具有包覆上述主面电极30、32、124的导体层54、64、130、以及在剖视时在厚度方向上贯通上述导体层54、64、130的间隙部65、101、131、140，且固定为与上述主面电极30、32、124同电位。
[A2]根据A1所记载的半导体装置1A～1H，上述端子电极50、60、126包括多个端子部66、102、132、141，该多个端子部66、102、132、141由上述间隙部65、101、131、140划分，且分别固定为与上述主面电极30、32、124同电位。
[A3]根据A2所记载的半导体装置1A～1H，多个上述端子部66、102、132、141由上述间隙部65、101、131、140物理地分离。
[A4]根据A1～A3任一项中所记载的半导体装置1A～1H，上述间隙部65、101、131、140在俯视时形成于与上述主面电极30、32、124重叠的位置。
[A5]根据A1～A4任一项中所记载的半导体装置1A～1H，还包括间隙绝缘体74、105、143，该间隙绝缘体74、105、143以使上述端子电极50、60、126的一部分露出的方式埋设在上述间隙部65、101、131、140。
[A6]根据A5所记载的半导体装置1A～1H，上述端子电极50、60、126比上述主面电极30、32、124厚，上述间隙绝缘体74、105、143比上述主面电极30、32、124厚。
[A7]根据A5或A6所记载的半导体装置1A～1H，上述端子电极50、60、126具有端子面51、61、127，上述间隙绝缘体74、105、143具有与上述端子面51、61、127形成一个平坦面的绝缘主面72。
[A8]根据A7所记载的半导体装置1A～1H，上述端子面51、61、127由具有研磨痕的研磨面构成，上述绝缘主面72由具有研磨痕的研磨面构成。
[A9]根据A1～A8任一项中所记载的半导体装置1A～1H，上述主面电极32具有包覆上述主面3的下侧导体层35、以及在剖视时在厚度方向上贯通上述下侧导体层35的下侧间隙部107，上述间隙部65在俯视时形成于与上述下侧间隙部107重叠的位置。
[A10]根据A9所记载的半导体装置1A～1H，上述主面电极30、32、124包括由上述下侧间隙部107划分出的多个电极部108。
[A11]根据A9或A10所记载的半导体装置1A～1H，还包括配置在上述下侧间隙部107内的配线109。
[A12]根据A1～A11任一项中所记载的半导体装置1A～1H，还包含局部地包覆上述主面电极30、32、124的绝缘膜38，上述间隙部65、101、131、140使上述绝缘膜38露出。
[A13]根据A12所记载的半导体装置1A～1H，上述绝缘膜38包含无机绝缘膜42以及有机绝缘膜43的一方或者双方。
[A14]根据A1～A13任一项中所记载的半导体装置1A～1H，上述芯片2包含宽带隙半导体的单晶。
[A15]一种半导体装置1A～1H，包括：芯片2，其具有主面3；栅极电极30，其配置在上述主面3之上；源极电极32，其从上述栅极电极30空出间隔地配置在上述主面3之上；栅极端子电极50，其配置在上述栅极电极30之上；以及源极端子电极60，其具有配置在上述源极电极32之上的源极导体层64、以及在剖视时在厚度方向上贯通上述源极导体层64的间隙部65、101。
[A16]根据A15所记载的半导体装置1A～1H，上述源极端子电极60具有比上述栅极端子电极50大的平面面积。
[A17]根据A15或A16所记载的半导体装置1A～1H，上述栅极端子电极50具有包覆上述栅极电极30的栅极导体层54，不具有在剖视时在厚度方向上贯通上述栅极导体层54的间隙部。
[A18]根据A15～A17任一项中所记载的半导体装置1A～1H，上述源极端子电极60包括由上述间隙部65、101划分出的多个端子部66、102。
[A19]根据A15～A18任一项中所记载的半导体装置1A～1H，还包括：上述源极电极32，其具有包覆上述主面3的下侧导体层35、以及在剖视时在厚度方向上贯通上述下侧导体层35的下侧间隙部107；栅极配线109，其从上述栅极电极30引出到上述下侧间隙部107内；以及上述源极端子电极60，其具有在俯视时形成于与上述栅极配线109重叠的位置的上述间隙部65、101。
[A20]根据A15～A19任一项中所记载的半导体装置1A～1H，还包括间隙绝缘体74、105，该间隙绝缘体74、105以使上述源极端子电极60的一部分露出的方式埋设在上述间隙部65、101。
[B1]一种半导体装置1A～1H的制造方法，包括以下工序：准备晶片构造80的工序，该晶片构造80包括具有主面82的晶片81、以及配置在上述主面82之上的主面电极30、32、124；形成掩模90的工序，该掩模90具有使上述主面电极30、32、124露出的开口92，且具有在上述开口92内局部地包覆上述主面电极30、32、124的壁部93；以及形成端子电极50、60、126的工序，该端子电极50、60、126通过使导电体堆积在上述主面电极30、32、124中从掩模90露出的部分之上来包覆上述主面电极30、32、124的导体层54、64、130、以及由上述壁部93划分出的间隙部65、101、131、140，且固定为与上述主面电极30、32、124同电位。
[B2]根据B1所记载的半导体装置1A～1H的制造方法，上述壁部93具有在俯视时在一方方向上延伸的部分。
[B3]根据B2所记载的半导体装置1A～1H的制造方法，上述壁部93具有在俯视时在与上述一方方向交叉的交叉方向上延伸的部分。
[B4]根据B1～B3任一项中所记载的半导体装置1A～1H的制造方法，上述壁部93在上述开口92内划分出多个开口部94。
[B5]根据B1～B4任一项中所记载的半导体装置1A～1H的制造方法，上述端子电极50、60、126的形成工序包括通过镀敷法使上述导电体堆积的工序。
[B6]根据B1～B5任一项中所记载的半导体装置1A～1H的制造方法，在上述端子电极50、60、126的形成工序后，还包括除去上述掩模90的工序。
[B7]根据B1～B6任一项中所记载的半导体装置1A～1H的制造方法，在上述端子电极50、60、126的形成工序后，还包括将上述晶片81薄化的工序。
[B8]根据B1～B7任一项中所记载的半导体装置1A～1H的制造方法，在上述端子电极50、60、126的形成工序后，还包括形成封固绝缘体71的工序，该封固绝缘体71以使上述端子电极50、60、126露出的方式包覆上述晶片构造80。
[B9]根据B8所记载的半导体装置1A～1H的制造方法，上述封固绝缘体71的形成工序包括：形成包覆上述端子电极50、60、126的全域的上述封固绝缘体71的工序；以及除去上述封固绝缘体71直至上述端子电极50、60、126露出的工序。
[B10]根据B9所记载的半导体装置1A～1H的制造方法，上述封固绝缘体71的除去工序包括通过研磨法除去上述封固绝缘体71的工序。
[C1]一种半导体装置1A～1H，包括：芯片2，其包含宽带隙半导体的单晶，具有在俯视时具有1mm见方以上的面积的主面3，且在剖视时具有100μm以下的厚度；主面电极30、32、124，其以在俯视时包覆上述主面3的50％以上的区域的方式配置在上述主面3之上；以及端子电极50、60、126，其具有配置在上述主面电极30、32、124之上的导体层54、64、130、以及在剖视时在厚度方向上贯通上述导体层54、64、130的间隙部65、101、131、140，且在俯视时包覆上述主面3的50％以上的区域。
[C2]根据C1所记载的半导体装置1A～1H，上述芯片2具有50μm以下的厚度。
[C3]根据C1或C2所记载的半导体装置1A～1H，上述主面3在俯视时具有10mm见方以下的面积。
[C4]根据C1～C3任一项中所记载的半导体装置1A～1H，上述端子电极50、60、126包括由上述间隙部65、101、131、140划分出的多个端子部66、102、132、141。
[C5]根据C1～C4任一项中所记载的半导体装置1A～1H，还包括间隙绝缘体74、105、143，该间隙绝缘体74、105、143以使上述端子电极50、60、126的一部分露出的方式埋设在上述间隙部65、101、131、140。
[C6]根据C5所记载的半导体装置1A～1H，还包括封固绝缘体71，该封固绝缘体71以使上述端子电极50、60、126的一部分露出的方式在上述主面3之上包覆上述端子电极50、60、126的周围，上述间隙绝缘体74、105、143由上述封固绝缘体71的一部分构成。
[C7]根据C6所记载的半导体装置1A～1H，上述端子电极50、60、126比上述主面电极30、32、124厚，上述封固绝缘体71比上述主面电极30、32、124厚。
[C8]根据C6或C7所记载的半导体装置1A～1H，上述端子电极50、60、126比上述芯片2厚，上述封固绝缘体71比上述芯片2厚。
[C9]根据C6～C8任一项中所记载的半导体装置1A～1H，上述封固绝缘体71包含热固化性树脂。
[C10]根据C1～C9任一项中所记载的半导体装置1A～1H，上述芯片2具有包括半导体基板以及外延层的层叠构造。
[C11]根据C10所记载的半导体装置1A～1H，上述外延层比上述半导体基板厚。
[C12]根据C1～C9任一项中所记载的半导体装置1A～1H，上述芯片2具有由外延层构成的单层构造。
[C13]根据C1～C12任一项中所记载的半导体装置1A～1H，在上述芯片2施加有500V以上且3000V以下的电压。
以上，对实施方式进行了详细说明，但这些只不过是为了明确技术内容而使用的具体例，本发明不应被限定为这些具体例来解释，本发明的范围由附带的技术方案的范围来限定。
符号说明
1A—半导体装置，1B—半导体装置，1C—半导体装置，1D—半导体装置，1E—半导体装置，1F—半导体装置，1G—半导体装置，1H—半导体装置，2—芯片，3—第一主面，30—栅极电极(主面电极)，32—源极电极(主面电极)，35—下侧导体层，38—上绝缘膜(绝缘膜)，42—无机绝缘膜，43—有机绝缘膜，50—栅极端子电极，51—栅极端子面，54—栅极导体层，60—源极端子电极，61—源极端子面，64—源极导体层，65—源极间隙部，66—源极端子部，71—封固绝缘体，72—绝缘主面，74—间隙绝缘体，80—晶片构造，81—晶片，82—第一晶片主面，90—抗蚀剂掩模，92—第二开口，93—壁部，94—开口部，101—感测间隙部，102—感测端子部，105—感测间隙绝缘体，107—下侧间隙部，108—下侧电极部，109—栅极配线，124—第一极性电极(主面电极)，126—端子电极，127—端子面，130—导体层，131—间隙部，132—端子部，140—栅极间隙部，141—栅极端子部，143—栅极间隙绝缘体。

Claims (20)

1.一种半导体装置，其特征在于，包括：
芯片，其具有主面；
主面电极，其配置在上述主面之上；以及
端子电极，其具有包覆上述主面电极的导体层、以及在剖视时在厚度方向上贯通上述导体层的间隙部，且固定为与上述主面电极同电位。
2.根据权利要求1所述的半导体装置，其特征在于，
上述端子电极包括多个端子部，该多个端子部由上述间隙部划分出，且分别固定为与上述主面电极同电位。
3.根据权利要求2所述的半导体装置，其特征在于，
多个上述端子部由上述间隙部物理地分离。
4.根据权利要求1～3任一项中所述的半导体装置，其特征在于，
上述间隙部在俯视时形成于与上述主面电极重叠的位置。
5.根据权利要求1～4任一项中所述的半导体装置，其特征在于，
还包括间隙绝缘体，该间隙绝缘体以使上述端子电极的一部分露出的方式埋设在上述间隙部。
6.根据权利要求5所述的半导体装置，其特征在于，
上述端子电极比上述主面电极厚，
上述间隙绝缘体比上述主面电极厚。
7.根据权利要求5或6所述的半导体装置，其特征在于，
上述端子电极具有端子面，
上述间隙绝缘体具有与上述端子面形成一个平坦面的绝缘主面。
8.根据权利要求7所述的半导体装置，其特征在于，
上述端子面由具有研磨痕的研磨面构成，
上述绝缘主面由具有研磨痕的研磨面构成。
9.根据权利要求1～8任一项中所述的半导体装置，其特征在于，
上述主面电极具有包覆上述主面的下侧导体层、以及在剖视时在厚度方向上贯通上述下侧导体层的下侧间隙部，
上述间隙部在俯视时形成于与上述下侧间隙部重叠的位置。
10.根据权利要求9所述的半导体装置，其特征在于，
上述主面电极包括由上述下侧间隙部划分出的多个电极部。
11.根据权利要求9或10所述的半导体装置，其特征在于，
还包括配置在上述下侧间隙部内的配线。
12.根据权利要求1～11任一项中所述的半导体装置，其特征在于，
还包含局部地包覆上述主面电极的绝缘膜，
上述间隙部使上述绝缘膜露出。
13.根据权利要求12所述的半导体装置，其特征在于，
上述绝缘膜包含无机绝缘膜以及有机绝缘膜的任一方或者双方。
14.根据权利要求1～13任一项中所述的半导体装置，其特征在于，
上述芯片包含宽带隙半导体的单晶。
15.一种半导体装置，其特征在于，包括：
芯片，其具有主面；
栅极电极，其配置在上述主面之上；
源极电极，其从上述栅极电极空出间隔地配置在上述主面之上；
栅极端子电极，其配置在上述栅极电极之上；以及
源极端子电极，其具有配置在上述源极电极之上的源极导体层、以及在剖视时在厚度方向上贯通上述源极导体层的间隙部。
16.根据权利要求15所述的半导体装置，其特征在于，
上述源极端子电极具有比上述栅极端子电极大的平面面积。
17.根据权利要求15或16所述的半导体装置，其特征在于，
上述栅极端子电极具有包覆上述栅极电极的栅极导体层，不具有在剖视时在厚度方向上贯通上述栅极导体层的间隙部。
18.根据权利要求15～17任一项中所述的半导体装置，其特征在于，
上述源极端子电极包括由上述间隙部划分出的多个端子部。
19.根据权利要求15～18任一项中所述的半导体装置，其特征在于，还包括：
上述源极电极，其具有包覆上述主面的下侧导体层、以及在剖视时在厚度方向上贯通上述下侧导体层的下侧间隙部；
栅极配线，其从上述栅极电极引出到上述下侧间隙部内；以及
上述源极端子电极，其具有在俯视时形成于与上述栅极配线重叠的位置的上述间隙部。
20.根据权利要求15～19任一项中所述的半导体装置，其特征在于，
还包括间隙绝缘体，该间隙绝缘体以使上述源极端子电极的一部分露出的方式埋设在上述间隙部。
CN202280073195.5A 2021-11-05 2022-10-28 半导体装置 Pending CN118176592A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021181312 2021-11-05
JP2021-181312 2021-11-05
PCT/JP2022/040493 WO2023080081A1 (ja) 2021-11-05 2022-10-28 半導体装置

Publications (1)

Publication Number Publication Date
CN118176592A true CN118176592A (zh) 2024-06-11

Family

ID=86241138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280073195.5A Pending CN118176592A (zh) 2021-11-05 2022-10-28 半导体装置

Country Status (2)

Country Link
CN (1) CN118176592A (zh)
WO (1) WO2023080081A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
JP6729003B2 (ja) * 2015-10-19 2020-07-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US10896863B2 (en) * 2017-01-13 2021-01-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
TWI761740B (zh) * 2018-12-19 2022-04-21 日商新唐科技日本股份有限公司 半導體裝置

Also Published As

Publication number Publication date
WO2023080081A1 (ja) 2023-05-11

Similar Documents

Publication Publication Date Title
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220336598A1 (en) Semiconductor device
US20220181447A1 (en) SiC SEMICONDUCTOR DEVICE
US11626490B2 (en) SiC semiconductor device
US11916112B2 (en) SiC semiconductor device
JP6795032B2 (ja) 半導体装置
US9460995B2 (en) Semiconductor device and structure therefor
US20230223433A1 (en) SiC SEMICONDUCTOR DEVICE
US20230103655A1 (en) Electronic component
CN118176592A (zh) 半导体装置
CN118176591A (zh) 半导体装置
CN118202471A (zh) 半导体装置
CN118160100A (zh) 半导体装置
WO2023080092A1 (ja) 半導体装置
WO2023080085A1 (ja) 半導体装置の製造方法
CN118176589A (zh) 半导体装置
CN118176587A (zh) 半导体装置
CN118176590A (zh) 半导体装置
US12021120B2 (en) SiC semiconductor device
CN118176578A (zh) 半导体封装体
WO2023080089A1 (ja) 半導体装置の製造方法
US20230097629A1 (en) Semiconductor device
WO2023080093A1 (ja) 半導体モジュール
WO2023080091A1 (ja) 半導体装置の製造方法
JP6630410B1 (ja) ＳｉＣ半導体装置

Legal Events

Date Code Title Description
PB01 Publication