CN118160102A - 半导体装置和光检测器 - Google Patents

半导体装置和光检测器 Download PDF

Info

Publication number
CN118160102A
CN118160102A CN202280071557.7A CN202280071557A CN118160102A CN 118160102 A CN118160102 A CN 118160102A CN 202280071557 A CN202280071557 A CN 202280071557A CN 118160102 A CN118160102 A CN 118160102A
Authority
CN
China
Prior art keywords
semiconductor region
semiconductor
region
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280071557.7A
Other languages
English (en)
Inventor
大理洋征龙
服部浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN118160102A publication Critical patent/CN118160102A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

[问题]为了缩短PN结二极管的反向恢复时间。[解决方案]一种半导体装置包括：PN结二极管，其包括在PN结表面处彼此接触设置的N型第一半导体区域和P型第二半导体区域；第三半导体区域，其与所述第一半导体区域和所述第二半导体区域分离，并且当向所述PN结二极管施加反向偏置电压时排出在所述PN结表面周围设置的耗尽层中的电荷；第一电极，其连接至所述第一半导体区域；第二电极，其连接至所述第二半导体区域；以及第三电极，其连接至所述第三半导体区域。

Description

半导体装置和光检测器
技术领域
本公开涉及半导体装置和光检测器。
背景技术
通常使用包括连接至开关元件的PN结二极管的半导体装置(参见专利文献1)。
然而，在施加反向偏置电压时，PN结二极管可能会生成用于排出在PN结表面周围形成的耗尽层中的电荷的反向电流，从而可能导致下游电路元件(例如，电容器)的充电损失。反向电流是通过将在正向偏置电压状态下沿正向方向流动的电荷变为沿反向方向流动而生成的。
引用文献列表
专利文献
专利文献1：JP 2019-161125A
发明内容
技术问题
为了抑制反向电流，在专利文献1中，在PN结二极管周围设置寿命抑制器(lifetime killer)，并且使少数载流子重新结合以减少反向电流。寿命抑制器可以通过例如特意在半导体基板中设置晶体缺陷层来实现。然而，为了形成晶体缺陷层，需要将金属等注入半导体基板中。如果在半导体基板上安装有PN结二极管以外的半导体元件，则该晶体缺陷层可能会对所安装的其他半导体元件的电气特性产生不利影响。
因此，本公开提供了在不会对所安装的其他半导体元件产生不利影响的情况下，能够缩短PN结二极管的反向恢复时间的半导体装置和光检测器。
问题的解决方案
为了解决上述问题，本公开提供了一种半导体装置，包括：
PN结二极管，其包括在PN结表面处彼此接触设置的N型第一半导体区域和P型第二半导体区域；
第三半导体区域，其与所述第一半导体区域和所述第二半导体区域分离，并且设置为用于当向所述PN结二极管施加反向偏置电压时排出在所述PN结表面周围形成的耗尽层中的电荷；
第一电极，其连接至所述第一半导体区域；
第二电极，其连接至所述第二半导体区域；以及
第三电极，其连接至所述第三半导体区域。
所述第三半导体区域可以设置为与所述第一半导体区域和所述第二半导体区域一样高，并且可以设置为与靠近所述第一半导体区域相比更靠近所述第二半导体区域。
所述第三半导体区域可以设置为与所述第一半导体区域和所述第二半导体区域一样高，并且可以设置为包围所述第一半导体区域和所述第二半导体区域。
所述第一半导体区域和所述第二半导体区域可以设置在半导体基板的第一主表面侧，并且所述第三半导体区域可以设置在所述半导体基板的与所述第一主表面相反的第二主表面侧。
所述第一半导体区域和所述第二半导体区域可以设置在半导体基板的第一主表面侧，并且所述第三半导体区域可以设置在所述半导体基板的与所述第一主表面相反的第二主表面侧，并且可以设置为从所述第二主表面侧到所述第一主表面侧包围所述第一半导体区域和所述第二半导体区域。
所述第一半导体区域、所述第二半导体区域和所述第三半导体区域可以以相同的层高度设置，
所述第二半导体区域可以设置为包围所述第一半导体区域，并且
所述第三半导体区域可以设置为包围所述第二半导体区域。
所述半导体装置还可以包括：
阱区域，所述第一半导体区域、所述第二半导体区域和所述第三半导体区域设置在所述阱区域中；以及
元件隔离区域，其设置为包围所述阱区域。
所述元件隔离区域可以与所述第一半导体区域和所述第二半导体区域一样深或比所述第一半导体区域和所述第二半导体区域更深。
所述元件隔离区域可以与所述阱区域一样深或比所述阱区域更深。
所述元件隔离区域可以设置为贯穿设置有所述阱区域的半导体基板。
所述第三半导体区域可以为N型，并且
当向所述PN结二极管施加所述反向偏置电压时，所述第三电极可以通过所述第三半导体区域排出所述耗尽层中的电子。
所述第一电极可以是阴极电极，并且
当向所述PN结二极管施加所述反向偏置电压时，可以将所述第三电极设置在比所述阴极电极高的电压。
当向所述PN结二极管施加正向偏置电压时，可以将所述第三电极设置在与所述阴极电极相同的电压，并且当向所述PN结二极管施加所述反向偏置电压时，可以将所述第三电极设置在比所述阴极电极高的电压。
所述第三半导体区域可以为P型，并且
当向所述PN结二极管施加所述反向偏置电压时，所述第三电极可以通过所述第三半导体区域排出所述耗尽层中的空穴。
所述第二电极可以是阳极电极，并且
当向所述PN结二极管施加所述反向偏置电压时，可以将所述第三电极设置在比所述阳极电极低的电压。
当向所述PN结二极管施加正向偏置电压时，可以将所述第三电极设置在与所述阳极电极相同的电压，并且当向所述PN结二极管施加所述反向偏置电压时，可以将所述第三电极设置在比所述阳极电极低的电压。
本公开提供了一种光检测器，包括：
光接收元件，其接收输入的光信号；以及
电压生成单元，其生成将施加至所述光接收元件的反向偏置电压，
其中所述电压生成单元包括电荷泵，所述电荷泵通过以多级级联连接上述半导体装置中的所述PN结二极管来生成所述反向偏置电压。
所述光检测器还可以包括：
第一基板；以及
第二基板，其堆叠在所述第一基板上，
其中所述第一基板可以具有所述电荷泵的至少一部分和光接收单元，所述光接收单元包括在一维或二维方向上布置的多个所述光接收元件，并且
所述第二基板可以具有以低于所述反向偏置电压的绝对值的电压电平驱动的逻辑电路。
所述电荷泵可以包括：
多个电容器，各所述电容器连接在级联连接的多级的所述PN结二极管的级之间；以及
多个开关，其切换所述多个电容器的一端的电压，
其中所述多个电容器可以设置在所述第一基板上，并且
所述多个开关可以设置在所述第二基板上。
所述第一基板可以具有隔离层，所述隔离层设置在多级的所述PN结二极管的至少一些级之间并且在所述第一基板的深度方向上延伸。
附图说明
图1A是根据第一实施方案的半导体装置的断面图。
图1B是根据第一实施方案的半导体装置的平面图。
图2是根据第一实施方案的半导体装置的各端子的电压波形图。
图3示出了当向PN结二极管施加正向偏置电压或反向偏置电压时阴极电流的变化。
图4A示出了当施加正向偏置电压时P层和N层中的电荷状态。
图4B示出了当施加反向偏置电压时P层和N层中的电荷状态。
图4C示出了当在P层或N层中形成包括晶体缺陷的复合能级(recombinationlevel)时的电荷状态。
图5示出了阳极电压和阴极电流随时间的变化。
图6A是根据第二实施方案的半导体装置的断面图。
图6B是根据第二实施方案的半导体装置的平面图。
图7是根据第三实施方案的半导体装置的断面图。
图8是根据第四实施方案的半导体装置的断面图。
图9A是根据第五实施方案的半导体装置的断面图。
图9B是根据第五实施方案的半导体装置的平面图。
图10是根据第六实施方案的半导体装置的断面图。
图11A是示出了包括多个PN结二极管的电荷泵的示意性构成的框图。
图11B是图11A的电荷泵中的由虚线表示的部分的断面图。
图12是根据第八实施方案的半导体装置的断面图。
图13是根据第九实施方案的半导体装置的断面图。
图14是阳极电压、阴极电压和排出用端子电压的波形图。
图15是根据第十一实施方案的半导体装置的断面图。
图16是根据第十一实施方案的半导体装置的各端子的电压波形图。
图17是根据第十二实施方案的半导体装置的时序图。
图18A是根据第十三实施方案的半导体装置的断面图。
图18B是根据第十三实施方案的半导体装置的平面图。
图19是根据第十三实施方案的半导体装置的各端子的电压波形图。
图20是示出了光检测器的示意性构成的框图。
图21是示意性示出了半导体芯片的层叠结构的立体图。
图22A是电荷泵的电路图。
图22B示出了电荷泵中的多个开关的具体构成示例。
图23是图20中的光检测器的第一基板的断面图。
图24是示出了与电荷泵中的一个PN结二极管相对应的电容器的断面结构的断面图。
图25是示出了测距装置的示意性构成的框图。
图26是示出了车辆控制系统的示意性构成示例的框图。
图27是示出了车外信息检测单元和摄像单元的安装位置的示例的说明图。
具体实施方式
下面将参照附图说明半导体装置和光检测器的实施方案。在下文中，将主要说明半导体装置和光检测器的主要部件。半导体装置和光检测器可以包括未图示或未说明的部件和功能。以下说明并不排除未图示或未说明的部件和功能。
(第一实施方案)
图1A是示出了根据第一实施方案的半导体装置1的断面图。图1B是根据第一实施方案的半导体装置1的平面图。图2是根据第一实施方案的半导体装置1的各端子的电压波形图。
如图1A所示，根据第一实施方案的半导体装置1包括PN结二极管2。PN结二极管2包括在PN结表面3处彼此接触设置的N型第一半导体区域4和P型第二半导体区域5。
根据第一实施方案的半导体装置1还包括N型第三半导体区域6、连接至第一半导体区域4的第一电极7、连接至第二半导体区域5的第二电极8以及连接至第三半导体区域6的第三电极9。
第三半导体区域6与第一半导体区域4和第二半导体区域5分离，并且当向PN结二极管2施加反向偏置电压时，第三半导体区域6设置为用于排出在PN结表面3周围形成的耗尽层中的电荷。第一半导体区域4至第三半导体区域6的表面被保护层49覆盖。
如图1A和图1B所示，第三半导体区域6设置为与第一半导体区域4和第二半导体区域5一样高，并且设置为靠近第二半导体区域5一侧。图1B示出了第一半导体区域4至第三半导体区域6为矩形的示例。第一半导体区域4至第三半导体区域6的形状和尺寸不限于图1A和图1B所示的形状和尺寸。
第一半导体区域4至第三半导体区域6例如是设置在半导体基板10上的N型阱区域11中的扩散层。半导体基板10可以为N型或P型。
在下文中，可以将第一电极7称为阴极电极7，可以将第二电极8称为阳极电极8，并且可以将第三电极9称为排出用端子9。此外，可以将第一半导体区域4称为N层，可以将第二半导体区域5称为P层，并且可以将第三半导体区域6称为N层。
如图2所示，阴极电极7固定在基准电压(例如，接地电压)。如果向PN结二极管2施加正向偏置电压，则将阳极电极8设置在高于接地电压的电压，而如果向PN结二极管2施加反向偏置电压，则将阳极电极8设置在低于接地电压的电压。将排出用端子9设置在高于阴极电压的电压。在图2的示例中，排出用端子9的电压是固定的。
如果向PN结二极管2施加反向偏置电压，则在PN结表面3附近形成耗尽层，并且反向电流流动直到空穴和电子在耗尽层中消失。反向电流是由流入与阴极电极7连接的第一半导体区域4的电子和流入与阳极电极8连接的第二半导体区域5的空穴生成的电流。
当向PN结二极管2施加反向偏置电压时，向排出用端子9施加高于阴极电压的电压，使得耗尽层中的电子流入第三半导体区域6而不流入第一半导体区域4。因此，可以抑制电子向阴极电极7的逆流。
图3示出了当向PN结二极管2施加正向偏置电压或反向偏置电压时阴极电流的变化。在图3中，横轴表示时间，纵轴表示阴极电流。图3中从时刻t1至t2的时段表示正向偏置电压施加时段，从时刻t2至t3的时段表示反向偏置电压施加时段。波形w1表示根据第一实施方案的PN结二极管2的特性，波形w2表示根据其中没有设置第三半导体区域6和排出用端子9的比较例的PN结二极管的特性。
在根据本实施方案的PN结二极管2中，如波形w1所示，当将正向偏置电压切换到反向偏置电压时，在时刻t2不生成反向电流，而在根据比较例的PN结二极管2中，如波形w2所示，在时刻t2生成过冲反向电流。当生成反向电流时，电子流入例如阴极电极7，从而会对连接至阴极电极7的下游电路的操作产生不利影响。
图4A、图4B和图4C是根据比较例的PN结二极管2的电荷状态的说明图。图4A示出了当施加正向偏置电压时P层5和N层4中的电荷状态。图4B示出了当施加反向偏置电压时P层5和N层4中的电荷状态。如图4B所示，当施加反向偏置电压时，在PN结表面3周围形成耗尽层12，耗尽层12中的电荷移动至阴极电极7和阳极电极8，并且反向电流流动直到获得完全耗尽状态。
为了抑制反向电流，例如，如图4C所示，可以在P层5或N层4中形成包括晶体缺陷的复合能级13。复合能级13捕获耗尽层12中的空穴或电子，因此可以减少反向电流。然而，为了在P层5或N层4中形成晶体缺陷，需要在半导体基板10中注入重金属等并使其扩散，从而对半导体基板10造成损坏。因此，同一半导体基板10上的PN结二极管2以外的半导体元件的电气特性可能会劣化。因此，在根据本公开的半导体装置1中，通过形成复合能级13以外的技术来抑制反向电流。
图5示出了阳极电压和阴极电流随时间的变化。在图5中，虚线波形w3表示阳极电压波形，实线波形w4表示阴极电流波形。图5中时刻t1至t2表示正向偏置电压的施加时段，时刻t2至t3表示反向偏置电压的施加时段。将在从时刻t2至时刻t3的时段中反向电流流动的时段也称为反向恢复时段。生成了在从时刻t2至时刻t3的时段中流动的反向电流，直到耗尽层12中的电子和空穴返回到N层或P层并且从阴极电极7和阳极电极8排出为止。
在本实施方案中，如图1所示，当施加反向偏置电压时，将排出用端子9设置在高于阴极电压的电压，使得耗尽层12中的电子流入第三半导体区域6而不流入第一半导体区域4。这可以抑制在施加反向偏置电压期间流向阴极电极7的反向电流，从而缩短反向恢复时间。通过抑制流向阴极电极7的反向电流，可以抑制流过与图1中的PN结二极管2的阴极电极7连接的未示出下游电路的反向电流，从而防止对下游电路产生不利影响。例如，如果下游电路包括电容器，则可以抑制由流入电容器的电子导致的充电损失。
如上所述，在根据第一实施方案的半导体装置1中，除了构成PN结二极管2的第一半导体区域4和第二半导体区域5之外，还设置有第三半导体区域6，并且当施加反向偏置电压时，向与第三半导体区域6连接的排出用端子9施加高于阴极电压的电压，使得耗尽层12中的电子从第三半导体区域6流入排出用端子9而不从第一半导体区域4流入阴极电极7。这可以抑制流向阴极电极7的反向电流，从而缩短反向恢复时间并且防止对PN结二极管2的下游电路产生不利影响。
(第二实施方案)
图6A是示出了根据第二实施方案的半导体装置1a的断面图。图6B是根据第二实施方案的半导体装置1a的平面图。与根据第一实施方案的半导体装置1相同，根据第二实施方案的半导体装置1a包括以相同层高度设置的第一半导体区域4、第二半导体区域5和第三半导体区域6。
如图6A和图6B所示，根据第二实施方案的半导体装置1a与根据第一实施方案的半导体装置1的不同之处在于，第三半导体区域6设置在第一半导体区域4和第二半导体区域5周围。
在根据第二实施方案的半导体装置1a中，当向半导体装置1a中的PN结二极管2施加反向偏置电压时，与在第一实施方案中相同，向连接至第三半导体区域6的排出用端子9施加高于阴极电压的电压。
由于第三半导体区域6设置在第一半导体区域4和第二半导体区域5周围，因此在施加反向偏置电压期间，PN结二极管2的耗尽层12中的电子更有可能从第三半导体区域6流入排出用端子9，从而进一步抑制流向阴极电极7的反向电流。
如上所述，根据第二实施方案的半导体装置1a具有包围第一半导体区域4和第二半导体区域5的第三半导体区域6，从而提高了在向PN结二极管2施加反向偏置电压时排出反向电流的能力。
(第三实施方案)
图7是根据第三实施方案的半导体装置1b的断面图。图7的半导体装置1b与根据第一实施方案和第二实施方案的半导体装置1和1a的不同之处在于第三半导体区域6的位置。图7的第三半导体区域6设置在与设置有第一半导体区域4和第二半导体区域5的第一主表面相反的第二主表面上。此外，连接至第一半导体区域4的第一电极7(阴极电极7)和连接至第二半导体区域5的第二电极8(阳极电极8)设置在第一主表面上，而连接至第三半导体区域6的第三电极9(排出用端子9)设置在第二主表面上。
在根据第三实施方案的半导体装置1b中，不需要沿着同一表面设置第一电极7至第三电极9。因此，半导体装置1b的面积可以小于半导体装置1和1a的面积，从而实现小型化。此外，第三半导体区域6可以设置为面向PN结二极管2的PN结表面3。因此，在施加反向偏置电压期间向排出用端子9施加高于阴极电压的电压，使得可以通过第三半导体区域6将PN结二极管2的耗尽层12中的电子更高效地排出至排出用端子9。这可以抑制流向阴极电极7的反向电流，从而缩短反向恢复时间。
(第四实施方案)
图8是根据第四实施方案的半导体装置1c的断面图。在图8的半导体装置1c中，第一半导体区域4和第二半导体区域5设置在半导体基板10的第一主表面侧。第三半导体区域6设置在半导体基板10的与第一主表面相反的第二主表面侧，并且设置为从第二主表面侧到第一主表面侧立体地包围第一半导体区域4和第二半导体区域5。
更具体地，第一半导体区域4和第二半导体区域5设置在N型阱区域11中，并且第三半导体区域6设置为覆盖N型阱区域11的底面和侧面。
如上所述，在图8的半导体装置1c中，第三半导体区域6设置为立体地包围第一主表面侧的第一半导体区域4和第二半导体区域5。因此，第三半导体区域6设置在连接至阴极电极7的第一半导体区域4的侧面侧和底面侧。在施加反向偏置电压期间，向排出用端子9施加高于阴极电压的电压，使得PN结二极管2的耗尽层12中的电子更有可能流入第三半导体区域6。因此，与根据第一实施方案至第三实施方案的半导体装置1、1a和1b相比，根据第四实施方案的半导体装置1c可以提高通过排出用端子9排出电子的能力，并且可以抑制流向阴极电极7的反向电流。
(第五实施方案)
根据第五实施方案的半导体装置1d对根据第二实施方案的半导体装置1a的结构进行了部分改变。
图9A是根据第五实施方案的半导体装置1d的断面图。图9B是根据第五实施方案的半导体装置1d的平面图。
如图9A和图9B所示，根据第五实施方案的半导体装置1d包括设置在第一半导体区域4周围的第二半导体区域5。因此，第一半导体区域4和第二半导体区域5的PN结表面3设置为包围第一半导体区域4。第一电极7(阴极电极7)连接至第一半导体区域4，并且第二电极8(阳极电极8)连接至第二半导体区域5。
如图9A和图9B所示，根据第五实施方案的半导体装置1d还包括设置在第二半导体区域5周围的第三半导体区域6。换言之，第三半导体区域6设置为包围PN结表面3。第三电极9(排出用端子9)连接至第三半导体区域6。
当向PN结二极管2施加反向偏置电压时，可以将形成在PN结表面3周围的耗尽层12中的电子更高效地从第三半导体区域6排出至排出用端子9。
具体地，在根据第五实施方案的半导体装置1d中，PN结表面3的面积扩大，并且第三半导体区域6设置为面向整个PN结表面3，使得形成在PN结表面3周围的耗尽层12中的电子容易移动至第三半导体区域6。此外，在根据第五实施方案的半导体装置1d中，半导体装置1d中的PN结二极管2的PN结表面3具有较大面积，从而能增加施加正向偏置电压时的正向电流。因此，缩短了由来自根据第五实施方案的半导体装置1d的正向电流充电的下游电路的充电时间，使得下游电路能够高速操作。
(第六实施方案)
在第六实施方案中，在根据第一实施方案至第五实施方案中的任何一者的半导体装置1e周围设置元件隔离区域。
图10是根据第六实施方案的半导体装置1e的断面图。图10中的半导体装置1e的断面结构与图1A的断面结构相同。根据第六实施方案的半导体装置1e的断面结构可以与图6A、图7、图8或图9的断面结构相同。
如图10所示，根据第六实施方案的半导体装置1e包括元件隔离区域14，其设置为面向设置有第一半导体区域4、第二半导体区域5和第三半导体区域6的阱区域11的侧面。换言之，元件隔离区域14设置为包围根据第六实施方案的半导体装置1e。将图10中的元件隔离区域14也称为STI(浅沟槽隔离)。
元件隔离区域14的深度小于阱区域11的深度，并且例如与第一半导体区域4至第三半导体区域6的深度一样大。元件隔离区域14是通过蚀刻等从半导体基板10的表面在深度方向上形成沟槽，并且利用绝缘材料，例如SiO2填充沟槽而形成的。元件隔离区域14可以具有通过利用绝缘材料和导电材料填充沟槽而形成的多层结构。
图10中元件隔离区域14的设置可以限制在向半导体装置1e中的PN结二极管2施加正向偏置电压期间正向载流子扩散的区域，使得耗尽层12中的电荷在施加反向偏置电压期间能通过第三半导体区域6容易排出至排出用端子9。
(第七实施方案)
半导体装置1f可以包括多个PN结二极管2。如果半导体装置1f包括多个PN结二极管2，则期望通过元件隔离区域14来隔离各PN结二极管2。
图11A是示出了包括多个PN结二极管2的电荷泵15的示意性构成的框图。图11A中的电荷泵15包括级联连接的多级PN结二极管2；多个电容器16，各电容器连接在级联连接的多级PN结二极管2的级之间；以及多个驱动电路17，其与多个电容器16串联连接。
电容器16的一端连接至相应的两个PN结二极管2的连接节点。电容器16的另一端连接至相应的驱动电路17。驱动电路17例如切换向相应的电容器16的另一端施加预定电压还是接地电压。
图11B是图11A的电荷泵15中的由虚线表示的部分的断面图。例如，图11B的电荷泵15中的PN结二极管2具有与图1A相同的断面结构。图11A中的PN结二极管2可以具有与图6A、图7、图8或图9A相同的断面结构。如图11B所示，在半导体基板10的平面方向上交替设置电荷泵15中的多级PN结二极管2和多个电容器16。
如图11B所示，电荷泵15中的各级PN结二极管2被从半导体基板10的表面在深度方向上延伸的元件隔离区域14包围。因此，当向PN结二极管2施加正向偏置电压时，元件隔离区域14可以抑制正向电流的扩散。因此，在向PN结二极管2施加反向偏置电压期间形成的耗尽层12中的电荷可以通过第三半导体区域6快速地排出至排出用端子9。
(第八实施方案)
元件隔离区域14可以形成为比根据第六实施方案和第七实施方案的元件隔离区域14深。
图12是根据第八实施方案的半导体装置1g的断面图。图12的半导体装置1g包括元件隔离区域14a，其设置到比图10的半导体装置1e中的元件隔离区域14更深的位置。图12的元件隔离区域14a是从半导体基板10的表面在深度方向上形成沟槽，并且利用绝缘材料，例如SiO2填充沟槽而形成的。与图10的元件隔离区域14相同，图12的元件隔离区域14a设置为包围形成有第一半导体区域4至第三半导体区域6的阱区域11。
元件隔离区域14a设置到比阱区域11更深的位置，并且将元件隔离区域14a也称为DTI(深沟槽隔离)。然而，元件隔离区域14a还未达到贯穿半导体基板10的深度。
如上所述，元件隔离区域14a设置到更深的位置，使得在向PN结二极管2施加正向偏置电压期间，元件隔离区域14a可以抑制正向电流的电荷的扩散，并且耗尽层12中的电荷可以更容易通过第三半导体区域6从排出用端子9排出。
(第九实施方案)
在第九实施方案中，设置贯穿半导体基板10的元件隔离区域14b。具体地，设置为包围根据第一实施方案至第五实施方案的半导体装置1至1d的元件隔离区域14d可以设置为贯穿半导体基板10。
图13是根据第九实施方案的半导体装置1h的断面图。图13的半导体装置1h被贯穿半导体基板10的元件隔离区域14d包围。图13的元件隔离区域14d是利用绝缘材料，例如SiO2填充贯穿半导体基板10形成的沟槽而形成的。将图13的元件隔离区域14d也称为FTI(全沟槽隔离)。
图13中元件隔离区域14d的设置可以将半导体装置1h与其他半导体元件物理隔离，从而在向半导体装置1h中的PN结二极管2施加正向偏置电压时，元件隔离区域14d可以完全限制正向电流的电荷的扩散。因此，在向PN结二极管2施加反向偏置电压期间耗尽层12中的电荷可以通过第三半导体区域6快速地排出至排出用端子9。
(第十实施方案)
第一实施方案至第九实施方案说明了向排出用端子9施加高于阴极电压的固定电压的示例。可以向排出用端子9施加与阳极电压同步的电压。
图14是阳极电压、阴极电压和排出用端子9的电压的波形图。从时刻t1至时刻t2的时段和从时刻t3至时刻t4的时段是PN结二极管2的正向偏置电压的施加时段。从时刻t2至时刻t3的时段是PN结二极管2的反向偏置电压的施加时段。
在向PN结二极管2施加正向偏置电压的时段中，向阳极电极8施加正电压，并且将排出用端子9设置在例如接地电压。在向PN结二极管2施加反向偏置电压的时段中，向阳极电极8施加负电压，并且向排出用端子9施加比阴极电压高的正电压。在向PN结二极管2施加正向偏置电压和反向偏置电压时，将阴极电极7设置在接地电压。
因此，在第十实施方案中，仅在向根据第一实施方案至第九实施方案的PN结二极管2施加反向偏置电压时，才向排出用端子9施加高于阴极电压的电压，并且在向PN结二极管2施加正向偏置电压时将排出用端子9设置在接地电压。因此，可以缩短向排出用端子9施加正电压的时段。更具体地，在向PN结二极管2施加正向偏置电压时，可以减少从排出用端子9通过第三半导体区域6流向第二半导体区域5的电流，从而减少在向PN结二极管2施加正向偏置电压期间消耗的电流。
(第十一实施方案)
第一实施方案至第十实施方案说明了第三半导体区域6是N型区域的示例。相反，可以设置P型第三半导体区域6a。
图15是根据第十一实施方案的半导体装置1i的断面图。图16是根据第十一实施方案的半导体装置1i的各端子的电压波形图。图15的半导体装置1i包括设置有第一半导体区域4、第二半导体区域5和第三半导体区域6a的阱区域11。与在第一实施方案至第十实施方案中相同，与第一电极7(阴极电极7)连接的第一半导体区域4为N型，并且与第二电极8(阳极电极8)连接的第二半导体区域5为P型。与在第一实施方案至第十实施方案中不同，与第三电极9(排出用端子9)连接的第三半导体区域6a为P型，并且阱区域11a也为P型。
如图16所示，在施加反向偏置电压期间，将排出用端子9设置在低于阳极电压的电压。在向PN结二极管2施加反向偏置电压期间，将排出用端子9设置在低于阳极电压的电压，使得耗尽层12中的空穴不流入阳极电极8，而是通过第三半导体区域6a排出至排出用端子9。这可以减少流向阳极电极8的反向电流，从而缩短反向恢复时间。
例如，如果PN结二极管2的下游电路具有其中从阳极电极8输出的空穴可能导致充电损失的电路构成，则图15的半导体装置1i是有效的。如果PN结二极管2的下游电路具有例如其中从阴极电极7输出的电子可能导致充电损失的电路构成，则根据第一实施方案至第十实施方案中的任何一者的半导体装置1至1h是有效的。
(第十二实施方案)
图16示出了向排出用端子9施加固定电压的示例。排出用端子9的电压可以与阳极电压同步地改变。
根据第十二实施方案的半导体装置1j具有与图15相同的断面结构。图17是根据第十二实施方案的半导体装置1j的时序图。图17中从时刻t1至时刻t2的时段和从时刻t3至时刻t4的时段是向PN结二极管2施加正向偏置电压的时段。从时刻t2至时刻t3的时段是向PN结二极管2施加反向偏置电压的时段。
在向PN结二极管2施加正向偏置电压的时段中，将排出用端子9设置在接地电压。在向PN结二极管2施加反向偏置电压的时段中，向排出用端子9施加低于阳极电压的电压。
如上所述，在向PN结二极管2施加反向偏置电压的时段中，向排出用端子9施加低于阳极电压的电压，并且在向PN结二极管2施加正向偏置电压的时段中，将排出用端子9设置在接地电压。因此，在向PN结二极管2施加正向偏置电压的时段中，可以减少从第三半导体区域6流向第二半导体区域5的电流，从而减少功耗。
可以以各种形式对根据第十一实施方案和第十二实施方案的半导体装置1i和1j的结构进行变形。例如，与在图6A中相同，图15中的第三半导体区域6可以设置为包围第一半导体区域4和第二半导体区域5。或者，与在图7中相同，图15中的第三半导体区域6可以设置在与设置有第一半导体区域4和第二半导体区域5的第一主表面相反的第二主表面侧。或者，与在图8中相同，图15中的第三半导体区域6可以设置在第二主表面侧，并且设置为从第二主表面侧到第一主表面侧立体地包围第一半导体区域4和第二半导体区域5。或者，与在图9A中相同，图15中的第一半导体区域4可以设置为包围第二半导体区域5，并且图15中的第三半导体区域6可以设置为包围第一半导体区域4。或者，如图10至图13所示，元件隔离区域14可以设置为包围根据第十二实施方案的半导体装置1j。
(第十三实施方案)
在根据第一实施方案至第十二实施方案的半导体装置1至1j中，当向PN结二极管2施加反向偏置电压时，仅耗尽层12中的电子和空穴中的一者通过第三半导体区域6排出至排出用端子9。相比之下，在根据下述第十三实施方案的半导体装置1k中，耗尽层12中的电子和空穴都排出至排出用端子9。
图18A是根据第十三实施方案的半导体装置1k的断面图。图18B是根据第十三实施方案的半导体装置1k的平面图。图19是根据第十三实施方案的半导体装置1k的各端子的电压波形图。
除了构成PN结二极管2的第一半导体区域4和第二半导体区域5之外，根据第十三实施方案的半导体装置1k还包括第三半导体区域6、第四半导体区域18、连接至第三半导体区域6的第三电极9以及连接至第四半导体区域18的第四电极19。
第三半导体区域6是用于在向PN结二极管2施加反向偏置电压时排出耗尽层12中的电子的N型区域。在本说明书中，可以将连接至第三半导体区域6的第三电极9称为第一排出用端子9。
第四半导体区域18是用于在向PN结二极管2施加反向偏置电压时排出耗尽层12中的空穴的P型区域。在本说明书中，可以将连接至第四半导体区域18的第四电极19称为第二排出用端子19。
如图18A所示，第一半导体区域至第四半导体区域18设置在N型阱区域11中。第三半导体区域6设置为与靠近第一半导体区域4相比更靠近第二半导体区域5。第四半导体区域18设置为与靠近第二半导体区域5相比更靠近第一半导体区域4。
图19是根据第十三实施方案的半导体装置1k的各端子的电压波形图。将第一排出用端子9设置在高于阴极电压的电压。将第二排出用端子19设置在低于阳极电压的电压。
因此，在向PN结二极管2施加反向偏置电压期间，耗尽层12中的电子通过第三半导体区域6排出至第一排出用端子9，并且耗尽层12中的空穴通过第四半导体区域18排出至第二排出用端子19。这可以减少由于耗尽层12中的电子而导致的流向阴极电极7的反向电流和由于耗尽层12中的空穴而导致的流向阳极电极8的反向电流。
根据第一实施方案至第十三实施方案的半导体装置1至1k中的半导体基板10可以由硅或其他半导体材料制成。例如，硅以外的半导体材料可以是SiGe、Ge和SiC以及诸如InGaAs和GaAsSb等III-V族半导体材料。
(第十四实施方案)
根据第一实施方案至第十三实施方案的半导体装置1可应用于例如光检测器。图20是示出了光检测器21的示意性构成的框图。图20的光检测器21包括像素阵列单元(光接收单元)22和负电压生成电路(电压生成单元)23。
像素阵列单元22包括在一维或二维方向上布置的多个像素24。各像素24包括SPAD(单光子雪崩二极管)25。SPAD 25可以在盖革(Geiger)模式下操作，在盖革模式下可以以光子为单位检测光。为了在盖革模式下操作SPAD 25，需要向SPAD 25施加预定的反向偏置电压。负电压生成电路23生成将施加至各SPAD 25的反向偏置电压。
图20的光检测器21可以通过具有层叠结构的半导体芯片26来实现。图21是示意性示出了半导体芯片26的层叠结构的立体图。图21的半导体芯片26包括彼此堆叠的第一基板27和第二基板28。第一基板27设置在光入射面侧。第一基板27和第二基板28通过例如过孔或凸块彼此接合并且传输信号。
在第一基板27上，设置有像素阵列单元22的至少一部分和负电压生成电路23的至少一部分。在第一基板27的周缘上，设置有用于外部配线的多个焊盘20p。在第二基板28上，设置有逻辑电路29以对从像素阵列单元22中的各像素24输出的光接收信号执行AD转换的处理，以及对AD转换后的像素数据执行各种类型的信号处理。逻辑电路29的电源电压电平远低于在负电压生成电路23中生成的负电压的绝对值。负电压生成电路23的一部分可以设置在第一基板27上，并且另一部分可以设置在第二基板28上。
根据本实施方案，在第一基板27和第二基板28上分别设置有电压电平不同的电路，从而提高抗噪声性。
图22A和图22B是示出了负电压生成电路23的示例的电路图。负电压生成电路23包括电荷泵15。图22A是电荷泵15的电路图。图22A的电荷泵15包括级联连接的多级PN结二极管2；多个电容器16，各电容器连接在级联连接的多级PN结二极管2的级之间；以及多个开关30，其与多个电容器16串联连接。图11A的电荷泵15包括多个驱动电路17而不是多个开关30。然而，驱动电路17可以由开关30构成，因此图22A的电荷泵15由与图11A的电荷泵15大致相同的电路构成。
在多级的PN结二极管2中，将第一级的PN结二极管2的阴极电极7设置在接地电压，并且将负载电阻器R1和输出电容器C1并联连接在最后一级的PN结二极管2的阳极电极8与接地节点之间。输出电容器C1可以从外部安装在第一基板27上。
开关30各自切换向相应的电容器16的另一端施加预定电压还是接地电压。将开关30依次导通，使得与PN结二极管2的级数相对应的负电压可以从最后一级的二极管2的阳极输出。负电压的电压电平可以通过改变所连接的PN结二极管2的级数或控制施加至各开关30的另一端的预定电压的电压电平来调节。
图22B示出了电荷泵15中的多个开关30的具体构成示例。如图22B所示，各开关30包括级联连接在用于供给预定电压的节点和接地节点之间的PMOS晶体管28a和NMOS晶体管28b。向开关30中的PMOS晶体管28a和NMOS晶体管28b的栅极输入相应的切换控制信号SC1至SCn。当切换控制信号SC1至SCn达到高电平时，相应的PMOS晶体管28a截止，相应的NMOS晶体管28b导通，并且相应的电容器16的另一端具有接地电压。当切换控制信号SC1至SCn达到低电平时，相应的PMOS晶体管28a导通，相应的NMOS晶体管28b截止，并且相应的电容器16的另一端具有预定电压V1。
如图22B所示，电荷泵15中的多级PN结二极管2和多个电容器16设置在第一基板27上，并且多个开关30设置在第二基板28上。由开关30切换的预定电压V1或接地电压Vss通过包括过孔或凸块的接合部48传输至第一基板27。多个开关30可以设置在第一基板27上。
图23是示出了图20的光检测器21的第一基板27的断面图。如图23所示，在第一基板27中，从光入射面开始在深度方向上依次设置有元件形成区域31、氧化层32和配线区域33。元件形成区域31沿着平面方向包括设置有像素阵列单元22的第一区域(在下文中也称为SPAD像素区域)34和设置有诸如负电压生成电路23等外围电路的第二区域(在下文中也称为像素外围区域)35。
SPAD像素区域34包括在一维或二维方向上布置有多个SPAD 25的像素阵列单元22。在相邻的两个SPAD 25之间设置有在深度方向上延伸的元件隔离区域14。SPAD像素区域34中的元件隔离区域14可以具有层叠结构，其包括内侧的多晶硅层36和外侧的由SiO2等制成的绝缘层37。多晶硅层36经由接触部38和过孔39连接至第二基板28中的接触部40。将多晶硅层36设置在例如接地电压。
在像素外围区域35中，沿着平面方向交替设置电荷泵15中的各级的PN结二极管2和相应的电容器16。在深度方向上延伸的元件隔离区域14设置在PN结二极管2和相应的电容器16之间。元件隔离区域14与元件形成区域31一样深。
电荷泵15中的各级的PN结二极管2在断面结构上与根据第一实施方案至第十三实施方案中的任何一者的PN结二极管2相同或相似。图23示出了PN结二极管2具有与图9A相同的断面结构的示例。
连接在PN结二极管2的级之间的电容器16包括垂直设置的两个电极层41和42，同时氧化层32介入这两个电极层之间。电极层41和42例如由多晶硅或导电材料制成。此外，设置在接地电位的半导体区域43设置在电极层41附近。
PN结二极管2的阳极和在相应电容器16的一端的电极层41经由在深度方向上延伸的接触部44a和44b在与第二基板28的接合部45处彼此电气连接。接合部45例如由诸如Cu等导电材料制成。
在电容器16的另一端的电极层42经由接触部46在接合部48处接合至第二基板28的接触部47。第二基板28的接触部47连接至第二基板28的开关30。在图23中，省略了开关30的详细断面结构。
图23示出了光检测器21的第一基板27的示例性断面结构。可以以各种形式对该结构进行变形。因此，第一基板27的断面结构不限于图23的断面结构。
图24是示出了与电荷泵15中的一个PN结二极管2相对应的电容器16的断面结构的断面图。图24的PN结二极管2具有与图9A的PN结二极管2相同的断面结构。
如图24所示，PN结二极管2中与阴极电极7连接的第一半导体区域4为N型，与阳极电极8连接的第二半导体区域5为P型，并且与排出用端子9连接的第三半导体区域6为N型。与在第一实施方案至第十实施方案中相同，向排出用端子9施加比阴极电极7的电压高的电压。因此，当向PN结二极管2施加反向偏置电压时，耗尽层12中的电子通过第三半导体区域6快速地排出至排出用端子9。
具有ToF(飞行时间)传感器的测距装置50可以通过组合图21的光检测器21和发射光信号的发光装置来构建。图25是示出了测距装置50的示意性构成的框图。
测距装置50包括发光单元51、光接收单元52、光接收侧光学系统(聚光透镜)53、驱动单元54、电源电路55、发光侧光学系统56、信号处理单元57、控制单元58和温度检测单元59。
发光单元51使用多个光源来发光。发光单元51包括例如使用VCSEL(垂直腔面发射激光器)作为光源的多个发光元件，并且构造为使得发光元件以预定形式(例如，矩阵)布置。发光单元51对应于图1中的光检测器21。
驱动单元54具有用于驱动发光单元51的电源电路55。电源电路55基于例如来自测距装置50中未示出的电池等的输入电压来生成驱动单元54的电源电压。驱动单元54基于电源电压来驱动发光单元51。
从发光单元51发射的光通过发光侧光学系统56投射到作为测距目标的被摄体S。从被摄体S反射的光通过光接收侧光学系统53进入光接收单元52的光接收面。
光接收单元52可以由光检测器21构成。被反射光照射的摄像像素通过光接收侧光学系统53接收从被摄体S反射的光，将该光转换为电气信号，并且输出该信号。
对于通过光电转换接收到的光而获得的电气信号，例如，光接收单元52将由击穿导致的电压变化转换为数字信号，并且将该信号输出到下游的信号处理单元57。
此外，根据本实施方案的光接收单元52向驱动单元54输出帧同步信号。因此，驱动单元54可以使发光单元51中的发光元件以与光接收单元52的帧周期相对应的时序发光。
例如，信号处理单元57通过DSP(数字信号处理器)构造为信号处理器。信号处理单元57对从光接收单元52输入的数字信号执行各种类型的信号处理。
控制单元58由包括例如CPU(中央处理单元)、ROM(只读存储器)和RAM(随机存取存储器)的微型计算机构成，或者由诸如DSP等信息处理器构成。控制单元58控制驱动单元54以控制发光单元51的发光操作，并且控制单元58控制光接收单元52的光接收操作。
控制单元58具有作为测距单元60的功能。测距单元60基于通过信号处理单元57输入的信号(即，通过接收从被摄体S反射的光而获得的信号)来测量到被摄体S的距离。根据本实施方案的测距单元60测量到被摄体S的各部分的距离，以便识别被摄体S的三维形状。
温度检测单元59检测发光单元51的温度。温度检测单元59可以构造为通过使用例如二极管2来检测温度。
关于由温度检测单元59检测到的温度的信息被供给至驱动单元54，使得驱动单元54可以基于关于该温度的信息来驱动发光单元51。
如果采用所谓的直接ToF(dTOF)方法作为ToF方法，则发光单元51执行脉冲驱动。在这种情况下，测距单元60基于通过信号处理单元57输入的信号来计算从发光单元51发射并且由光接收单元52接收的光的发射到接收的时间差，并且测距单元60基于该时间差和光速来计算到被摄体S的各部分的距离。
如果采用所谓的间接ToF(iTOF)方法作为ToF方法，则通过由光接收单元52接收的信号的相位差来检测距离。
<移动体的应用例>
本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以实现为安装在诸如汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶和机器人等任意类型的移动体上的装置。
图26是示出了作为可以应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性构成示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图26所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。作为集成控制单元12050的功能性构成，示出了微型计算机12051、声音/图像输出单元12052和车载网络I/F(接口)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作以下装置的控制装置：用于产生车辆驱动力的驱动力产生装置，诸如内燃机或驱动电机；用于将驱动力传递至车轮的驱动力传递机构；用于调节车辆转向角的转向机构；以及用于产生车辆制动力的制动装置等。
车身系统控制单元12020根据各种程序控制安装在车体中的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如车头灯、车尾灯、刹车灯、转向信号灯和雾灯等各种灯的控制装置。在这种情况下，从替代钥匙的便携式装置传输的无线电波或各种开关的信号可以输入到车身系统控制单元12020。车身系统控制单元12020接收无线电波或信号的输入，并且控制车辆的门锁装置、电动窗装置和灯。
车外信息检测单元12030检测关于其上安装有车辆控制系统12000的车辆外部的信息。例如，摄像单元12031连接至车外信息检测单元12030。车外信息检测单元12030使摄像单元12031拍摄车辆外部的图像并且接收所拍摄的图像。基于接收到的图像，车外信息检测单元12030可以对人、车辆、障碍物、标识和路面上的字符执行物体检测处理或距离检测处理。
摄像单元12031是接收光并且根据接收到的光量输出电气信号的光学传感器。摄像单元12031还能够将电气信号作为图像或测距信息输出。此外，摄像单元12031接收到的光可以是可见光或诸如红外光等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。例如，检测驾驶员状态的驾驶员状态检测单元12041连接至车内信息检测单元12040。驾驶员状态检测单元12041例如包括拍摄驾驶员的图像的相机，并且车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息来计算驾驶员的疲劳程度或专注程度，或者可以判断驾驶员是否正在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆内外的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现ADAS(高级驾驶员辅助系统)功能的协同控制，ADAS功能包括车辆碰撞规避、冲击缓和、基于车间距离的跟车驾驶、车辆速度维持驾驶、车辆碰撞警告和车辆偏离车道警告等。
此外，基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆周围的信息，微型计算机12051可以通过控制驱动力产生装置、转向机构或制动装置等来执行旨在不依赖驾驶员的操作使车辆自主行驶的自动驾驶等的协同控制。
此外，基于由车外信息检测单元12030获取的车辆外部的信息，微型计算机12051可以向车身系统控制单元12030输出控制命令。例如，根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置，微型计算机12051可以执行诸如通过控制车头灯从远光切换为近光等旨在防眩光的协同控制。
声音/图像输出单元12052将声音和图像中的至少一者的输出信号传输至能够在视觉上或听觉上将信息通知乘员或车辆外部的输出装置。在图26的示例中，示出了音频扬声器12061、显示单元12062和仪表板12063作为输出装置。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一者。
图27是示出了摄像单元12031的安装位置的示例的图。
在图27中，摄像单元12031包括摄像单元12101、12102、12103、12104和12105。
摄像单元12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠、后门和车内前挡风玻璃的上部等位置处。设置在前鼻的摄像单元12101和设置在车内前挡风玻璃的上部的摄像单元12105主要获取车辆12100前方的图像。设置在侧视镜的摄像单元12102和12103主要获取车辆12100侧方的图像。设置在后保险杠或后门的摄像单元12104主要获取车辆12100后方的图像。包括在车内前挡风玻璃上部的摄像单元12105主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志或车道等。
此外，图27示出了摄像单元12101至12104的摄像范围的示例。摄像范围12111表示设置在前鼻处的摄像单元12101的摄像范围，摄像范围12112和12113分别表示设置在侧视镜处的摄像单元12102和12103的摄像范围，并且摄像范围12114表示设置在后保险杠或后门处的摄像单元12104的摄像范围。例如，通过叠加摄像单元12101至12104拍摄的图像数据，可以获得从车辆12100的上方观察的鸟瞰图像。
摄像单元12101至12104中的至少一者可以具有用于获得距离信息的功能。例如，摄像单元12101至12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，基于从摄像单元12101至12104获得的距离信息，微型计算机12051可以通过获得到摄像范围12111至12114中的各三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)来提取特别是在车辆12100行驶的路径上最近的三维物体作为前方车辆，该最近的三维物体是以预定速度(例如，0km/h以上)在与车辆12100大致相同方向上行驶的三维物体。微型计算机12051还可以预先设置要保持的距前方车辆的跟随距离，并且进行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随启动控制)等。因此，可以执行例如旨在不依赖驾驶员的操作使车辆自主行驶的自动驾驶等的协同控制。
例如，微型计算机12051可以基于从摄像单元12101至12104获得的距离信息将与三维物体有关的三维数据分类并提取为两轮车辆、普通车辆、大型车辆、行人和诸如电线杆等其他三维物体，并且可以使用三维数据来执行自动规避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够看到的障碍物和难以看到的障碍物。然后，微型计算机12051确定表示与各障碍物碰撞的危险度的碰撞风险，并且在碰撞风险等于或高于设置值并且存在碰撞可能性的情况下，经由音频扬声器12061或显示单元12062向驾驶员输出警告，通过驱动系统控制单元12010进行强制减速或规避转向，因此可以进行针对规避碰撞的驾驶支持。
摄像单元12101至12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定摄像单元12101至12104的拍摄图像中是否存在行人来识别行人。例如，通过如下的过程进行这种行人识别：对作为红外相机的摄像单元12101至12104的拍摄图像中的特征点进行提取的过程；以及对表示物体轮廓的一系列特征点进行图案匹配处理以确定该物体是否是行人的过程。当微型计算机12051确定摄像单元12101至12104的拍摄图像中存在行人并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使得用于强调的矩形轮廓线与识别出的行人叠加显示。此外，声音/图像输出单元12052还可以控制显示单元12062，使得在期望的位置处显示表示行人的图标等。
以上已经说明了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可应用于上述构成中的摄像单元12031等。具体地，本公开的光检测器21可以应用于摄像单元12031。通过将根据本公开的技术应用于摄像单元12031，可以获得更清晰的拍摄图像，使得可以减轻驾驶员疲劳。
本技术可以如下构造：
(1)一种半导体装置，包括：
PN结二极管，其包括在PN结表面处彼此接触设置的N型第一半导体区域和P型第二半导体区域；
第三半导体区域，其与所述第一半导体区域和所述第二半导体区域分离，并且设置为用于当向所述PN结二极管施加反向偏置电压时排出在所述PN结表面周围形成的耗尽层中的电荷；
第一电极，其连接至所述第一半导体区域；
第二电极，其连接至所述第二半导体区域；以及
第三电极，其连接至所述第三半导体区域。
(2)根据(1)所述的半导体装置，其中所述第三半导体区域设置为与所述第一半导体区域和所述第二半导体区域一样高，并且设置为与靠近所述第一半导体区域相比更靠近所述第二半导体区域。
(3)根据(1)所述的半导体装置，其中所述第三半导体区域设置为与所述第一半导体区域和所述第二半导体区域一样高，并且设置为包围所述第一半导体区域和所述第二半导体区域。
(4)根据(1)所述的半导体装置，其中所述第一半导体区域和所述第二半导体区域设置在半导体基板的第一主表面侧，并且
所述第三半导体区域设置在所述半导体基板的与所述第一主表面相反的第二主表面侧。
(5)根据(1)所述的半导体装置，其中所述第一半导体区域和所述第二半导体区域设置在半导体基板的第一主表面侧，并且
所述第三半导体区域设置在所述半导体基板的与所述第一主表面相反的第二主表面侧，并且设置为从所述第二主表面侧到所述第一主表面侧包围所述第一半导体区域和所述第二半导体区域。
(6)根据(1)至(5)中任一项所述的半导体装置，其中所述第一半导体区域、所述第二半导体区域和所述第三半导体区域以相同的层高度设置，
所述第二半导体区域设置为包围所述第一半导体区域，并且
所述第三半导体区域设置为包围所述第二半导体区域。
(7)根据(1)至(6)中任一项所述的半导体装置，还包括：
阱区域，所述第一半导体区域、所述第二半导体区域和所述第三半导体区域设置在所述阱区域中；以及
元件隔离区域，其设置为包围所述阱区域。
(8)根据(7)所述的半导体装置，其中所述元件隔离区域与所述第一半导体区域和所述第二半导体区域一样深或比所述第一半导体区域和所述第二半导体区域更深。
(9)根据(7)所述的半导体装置，其中所述元件隔离区域与所述阱区域一样深或比所述阱区域更深。
(10)根据(7)所述的半导体装置，其中所述元件隔离区域设置为贯穿设置有所述阱区域的半导体基板。
(11)根据(1)至(10)中任一项所述的半导体装置，其中所述第三半导体区域为N型，并且
当向所述PN结二极管施加所述反向偏置电压时，所述第三电极通过所述第三半导体区域排出所述耗尽层中的电子。
(12)根据(11)所述的半导体装置，其中所述第一电极是阴极电极，并且
当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阴极电极高的电压。
(13)根据(12)所述的半导体装置，其中当向所述PN结二极管施加正向偏置电压时，将所述第三电极设置在与所述阴极电极相同的电压，并且当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阴极电极高的电压。
(14)根据(1)至(10)中任一项所述的半导体装置，其中所述第三半导体区域为P型，并且
当向所述PN结二极管施加所述反向偏置电压时，所述第三电极通过所述第三半导体区域排出所述耗尽层中的空穴。
(15)根据(14)所述的半导体装置，其中所述第二电极是阳极电极，并且
当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阳极电极低的电压。
(16)根据(15)所述的半导体装置，其中当向所述PN结二极管施加正向偏置电压时，将所述第三电极设置在与所述阳极电极相同的电压，并且当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阳极电极低的电压。
(17)一种光检测器，包括：
光接收元件，其接收输入的光信号；以及
电压生成单元，其生成将施加至所述光接收元件的反向偏置电压，
其中所述电压生成单元包括电荷泵，所述电荷泵通过以多级级联连接根据(1)至(16)中任一项所述的半导体装置中的所述PN结二极管来生成所述反向偏置电压。
(18)根据(17)所述的光检测器，还包括：
第一基板；以及
第二基板，其堆叠在所述第一基板上，
其中所述第一基板具有所述电荷泵的至少一部分和光接收单元，所述光接收单元包括在一维或二维方向上布置的多个所述光接收元件，并且
所述第二基板具有以低于所述反向偏置电压的绝对值的电压电平驱动的逻辑电路。
(19)根据(18)所述的光检测器，其中所述电荷泵包括：
多个电容器，各所述电容器连接在级联连接的多级的所述PN结二极管的级之间；以及
多个开关，其切换所述多个电容器的一端的电压，
其中所述多个电容器设置在所述第一基板上，并且
所述多个开关设置在所述第二基板上。
(20)根据(18)或(19)所述的光检测器，其中所述第一基板具有隔离层，所述隔离层设置在多级的所述PN结二极管的至少一些级之间并且在所述第一基板的深度方向上延伸。
(21)一种半导体装置的驱动方法，所述半导体装置包括：
PN结二极管，其包括在PN结表面处彼此接触设置的N型第一半导体区域和P型第二半导体区域；以及
第三半导体区域，其与所述第一半导体区域和所述第二半导体区域分离，所述方法包括：
为了向所述PN结二极管施加反向偏置电压，在连接至所述第一半导体区域的第一电极和连接至所述第二半导体区域的第二电极之间提供电位差；以及向连接至所述第三半导体区域的第三电极施加预定电压，以便将设置在所述PN结表面周围的耗尽层中的电荷移动至所述第三半导体区域。
本公开的各方面不限于上述各个实施方案，并且包括本领域技术人员能够实现的各种变形，并且本公开的效果也不限于上述细节。换言之，可以在不偏离能够从权利要求及其等同物限定的细节导出的本公开的概念思想和主旨的情况下进行各种添加、变形和部分删除。
附图标记列表
1、1a、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k半导体装置
2 PN结二极管
3 PN结表面
4 第一半导体区域
5 第二半导体区域
6、6a第三半导体区域
7第一电极(阴极电极)
8第二电极(阳极电极)
9第三电极(排出用端子、第一排出用端子)
10 半导体基板
11 N型阱区域
11a P型阱区域
12 耗尽层
13 复合能级
14、14a、14b、14d元件隔离区域
15 电荷泵
16 电容器
17 驱动电路
18 第四半导体区域
19第四电极(第二排出用端子)
20p 焊盘
21 光检测器
22 像素阵列单元
23 负电压生成电路
24 像素
26 半导体芯片
27 第一基板
28 第二基板
28a PMOS晶体管
28b NMOS晶体管
29 逻辑电路
30 开关
31 元件形成区域
32 氧化层
33 配线区域
34第一区域(SPAD像素区域)
35第二区域(像素外围区域)
36 多晶硅层
37 绝缘层
38 接触部
39 过孔
40 接触部
41 电极层
42 电极层
43 半导体区域
44a 接触部
44b 接触部
45 接合部
46 接触部
47 接触部
48 接合部
50 测距装置
51 发光单元
52 光接收单元
53光接收侧光学系统(聚光透镜)
53 光接收侧光学系统
54 驱动单元
55 电源电路
56 发光侧光学系统
57 信号处理单元
58 控制单元
59 温度检测单元
60 测距单元

Claims (20)

1.一种半导体装置，包括：
PN结二极管，其包括在PN结表面处彼此接触设置的N型第一半导体区域和P型第二半导体区域；
第三半导体区域，其与所述第一半导体区域和所述第二半导体区域分离，并且设置为用于当向所述PN结二极管施加反向偏置电压时排出在所述PN结表面周围形成的耗尽层中的电荷；
第一电极，其连接至所述第一半导体区域；
第二电极，其连接至所述第二半导体区域；以及
第三电极，其连接至所述第三半导体区域。
2.根据权利要求1所述的半导体装置，其中所述第三半导体区域设置为与所述第一半导体区域和所述第二半导体区域一样高，并且设置为与靠近所述第一半导体区域相比更靠近所述第二半导体区域。
3.根据权利要求1所述的半导体装置，其中所述第三半导体区域设置为与所述第一半导体区域和所述第二半导体区域一样高，并且设置为包围所述第一半导体区域和所述第二半导体区域。
4.根据权利要求1所述的半导体装置，其中所述第一半导体区域和所述第二半导体区域设置在半导体基板的第一主表面侧，并且
所述第三半导体区域设置在所述半导体基板的与所述第一主表面相反的第二主表面侧。
5.根据权利要求1所述的半导体装置，其中所述第一半导体区域和所述第二半导体区域设置在半导体基板的第一主表面侧，并且
所述第三半导体区域设置在所述半导体基板的与所述第一主表面相反的第二主表面侧，并且设置为从所述第二主表面侧到所述第一主表面侧包围所述第一半导体区域和所述第二半导体区域。
6.根据权利要求1所述的半导体装置，其中所述第一半导体区域、所述第二半导体区域和所述第三半导体区域以相同的层高度设置，
所述第二半导体区域设置为包围所述第一半导体区域，并且
所述第三半导体区域设置为包围所述第二半导体区域。
7.根据权利要求1所述的半导体装置，还包括：
阱区域，所述第一半导体区域、所述第二半导体区域和所述第三半导体区域设置在所述阱区域中；以及
元件隔离区域，其设置为包围所述阱区域。
8.根据权利要求7所述的半导体装置，其中所述元件隔离区域与所述第一半导体区域和所述第二半导体区域一样深或比所述第一半导体区域和所述第二半导体区域更深。
9.根据权利要求7所述的半导体装置，其中所述元件隔离区域与所述阱区域一样深或比所述阱区域更深。
10.根据权利要求7所述的半导体装置，其中所述元件隔离区域设置为贯穿设置有所述阱区域的半导体基板。
11.根据权利要求1所述的半导体装置，其中所述第三半导体区域为N型，并且
当向所述PN结二极管施加所述反向偏置电压时，所述第三电极通过所述第三半导体区域排出所述耗尽层中的电子。
12.根据权利要求11所述的半导体装置，其中所述第一电极是阴极电极，并且
当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阴极电极高的电压。
13.根据权利要求12所述的半导体装置，其中当向所述PN结二极管施加正向偏置电压时，将所述第三电极设置在与所述阴极电极相同的电压，并且当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阴极电极高的电压。
14.根据权利要求1所述的半导体装置，其中所述第三半导体区域为P型，并且
当向所述PN结二极管施加所述反向偏置电压时，所述第三电极通过所述第三半导体区域排出所述耗尽层中的空穴。
15.根据权利要求14所述的半导体装置，其中所述第二电极是阳极电极，并且
当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阳极电极低的电压。
16.根据权利要求15所述的半导体装置，其中当向所述PN结二极管施加正向偏置电压时，将所述第三电极设置在与所述阳极电极相同的电压，并且当向所述PN结二极管施加所述反向偏置电压时，将所述第三电极设置在比所述阳极电极低的电压。
17.一种光检测器，包括：
光接收元件，其接收输入的光信号；以及
电压生成单元，其生成将施加至所述光接收元件的反向偏置电压，
其中所述电压生成单元包括电荷泵，所述电荷泵通过以多级级联连接根据权利要求1所述的半导体装置中的所述PN结二极管来生成所述反向偏置电压。
18.根据权利要求17所述的光检测器，还包括：
第一基板；以及
第二基板，其堆叠在所述第一基板上，
其中所述第一基板具有所述电荷泵的至少一部分和光接收单元，所述光接收单元包括在一维或二维方向上布置的多个所述光接收元件，并且
所述第二基板具有以低于所述反向偏置电压的绝对值的电压电平驱动的逻辑电路。
19.根据权利要求18所述的光检测器，其中所述电荷泵包括：
多个电容器，各所述电容器连接在级联连接的多级的所述PN结二极管的级之间；以及
多个开关，其切换所述多个电容器的一端的电压，
其中所述多个电容器设置在所述第一基板上，并且
所述多个开关设置在所述第二基板上。
20.根据权利要求18所述的光检测器，其中所述第一基板具有隔离层，所述隔离层设置在多级的所述PN结二极管的至少一些级之间并且在所述第一基板的深度方向上延伸。
CN202280071557.7A 2021-11-22 2022-11-14 半导体装置和光检测器 Pending CN118160102A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021189619 2021-11-22
JP2021-189619 2021-11-22
PCT/JP2022/042166 WO2023090277A1 (ja) 2021-11-22 2022-11-14 半導体装置及び光検出装置

Publications (1)

Publication Number Publication Date
CN118160102A true CN118160102A (zh) 2024-06-07

Family

ID=86396956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280071557.7A Pending CN118160102A (zh) 2021-11-22 2022-11-14 半导体装置和光检测器

Country Status (4)

Country Link
JP (1) JPWO2023090277A1 (zh)
CN (1) CN118160102A (zh)
DE (1) DE112022005572T5 (zh)
WO (1) WO2023090277A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989482A (zh) * 1972-12-27 1974-08-27
JP4597284B2 (ja) * 1999-04-12 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2023090277A1 (ja) 2023-05-25
DE112022005572T5 (de) 2024-09-05
JPWO2023090277A1 (zh) 2023-05-25

Similar Documents

Publication Publication Date Title
US11546542B2 (en) Solid-state imaging device
CN110249624B (zh) 摄像装置和摄像系统
WO2021020472A1 (en) Light receiving element and electronic device
CN110036491B (zh) 雪崩光电二极管传感器
WO2022158288A1 (ja) 光検出装置
EP4276905A1 (en) Light-receiving element and ranging system
KR20210119972A (ko) 수광 장치 및 측거 시스템
TW202137523A (zh) 受光元件及測距系統
WO2022113733A1 (ja) 受光素子、測距システム、および、電子機器
US20230417920A1 (en) Ranging sensor, ranging system, and electronic device
WO2021100314A1 (ja) 固体撮像装置及び測距システム
WO2023090277A1 (ja) 半導体装置及び光検出装置
US20220375980A1 (en) Light receiving device and distance measuring device
WO2020202888A1 (ja) センサチップおよび測距装置
EP4361670A1 (en) Light-receiving element
KR20240089072A (ko) 광 검출 장치 및 전자기기
WO2022163373A1 (ja) 光検出装置および測距装置
US20230352512A1 (en) Imaging element, imaging device, electronic equipment
WO2024004222A1 (ja) 光検出装置およびその製造方法
WO2024004378A1 (ja) 受光装置および測距装置
WO2023062846A1 (ja) 光電変換素子及び撮像装置
JP2023059071A (ja) 光検出装置および測距装置
JP2023154356A (ja) 光検出装置および測距装置ならびに撮像装置

Legal Events

Date Code Title Description
PB01 Publication